JPH06244257A - 半導体基板不純物濃度の決定方法 - Google Patents
半導体基板不純物濃度の決定方法Info
- Publication number
- JPH06244257A JPH06244257A JP4997893A JP4997893A JPH06244257A JP H06244257 A JPH06244257 A JP H06244257A JP 4997893 A JP4997893 A JP 4997893A JP 4997893 A JP4997893 A JP 4997893A JP H06244257 A JPH06244257 A JP H06244257A
- Authority
- JP
- Japan
- Prior art keywords
- impurity concentration
- substrate
- semiconductor substrate
- concentration distribution
- depth direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 本発明は、基板不純物濃度の決定誤差を小さ
くできかつ、ばらつきも小さい半導体基板の不純物濃度
の決定方法の提供を目的とする。 【構成】 容量−電圧法（Ｃ−Ｖ法）を利用して半導体
基板不純物濃度を決定する方法において、Ｃ−Ｖ法を用
いて半導体基板中の深さ方向の不純物濃度分布を求め、
前記不純物濃度分布に対しある深さの範囲の不純物濃度
の算術平均値を算出し、該平均値を基板不純物濃度とす
ることを特徴とした半導体基板不純物濃度の決定方法。
くできかつ、ばらつきも小さい半導体基板の不純物濃度
の決定方法の提供を目的とする。 【構成】 容量−電圧法（Ｃ−Ｖ法）を利用して半導体
基板不純物濃度を決定する方法において、Ｃ−Ｖ法を用
いて半導体基板中の深さ方向の不純物濃度分布を求め、
前記不純物濃度分布に対しある深さの範囲の不純物濃度
の算術平均値を算出し、該平均値を基板不純物濃度とす
ることを特徴とした半導体基板不純物濃度の決定方法。
Description
【０００１】
【技術分野】本発明は、非破壊であり、簡便な方法であ
るＣ−Ｖ法を用いて、半導体基板中の深さ方向の不純物
濃度分布を求め、その結果を用いる基板不純物濃度の決
定方法に関するものである。
るＣ−Ｖ法を用いて、半導体基板中の深さ方向の不純物
濃度分布を求め、その結果を用いる基板不純物濃度の決
定方法に関するものである。
【０００２】
【従来技術】従来のＬＳＩプロセス開発において、一般
に、不純物濃度分布を求める方法は、ＳＩＭＳ、ＳＲ法
（拡がり抵抗法）＋ケミカルエッチングなどのサンプル
を破壊しなければならない方法と、ＣＶ法などのサンプ
ルを破壊することなく測定できる方法に区別されるが、
前者はウエハ状態での測定はできず、後者はそれが可能
である。ＬＳＩの心臓部にあたるトランジスタの素子特
性、特にしきい値電圧（Ｖｔｈ）を左右する半導体基板
の不純物濃度の決定に際し、Ｃ−Ｖ法を用いて半導体基
板中の深さ方向の不純物濃度分布を求め、その最大空乏
層幅の９割にあたる位置での不純物濃度を基板不純物濃
度とする方法が採用されていたが、この方法では、求め
る半導体基板中の深さ方向の不純物濃度分布の精度が重
要になる。一般に測定容量が小さくなると外乱による誤
差が大きくなり求めた不純物濃度分布の精度は悪くなる
為、その結果前記のような深さ方向一点での不純物濃度
を基板不純物濃度とすると、その値のばらつきが、大き
くなる場合がある。そしてＬＳＩプロセス開発において
は、そのプロセスの信頼性が重要であり数多くの測定数
が必要になる結果、測定におけるばらつきを極力小さく
していかなければプロセスに起因するばらつきを突き止
める事ができず、ＬＳＩプロセス開発の効率が悪くな
る。
に、不純物濃度分布を求める方法は、ＳＩＭＳ、ＳＲ法
（拡がり抵抗法）＋ケミカルエッチングなどのサンプル
を破壊しなければならない方法と、ＣＶ法などのサンプ
ルを破壊することなく測定できる方法に区別されるが、
前者はウエハ状態での測定はできず、後者はそれが可能
である。ＬＳＩの心臓部にあたるトランジスタの素子特
性、特にしきい値電圧（Ｖｔｈ）を左右する半導体基板
の不純物濃度の決定に際し、Ｃ−Ｖ法を用いて半導体基
板中の深さ方向の不純物濃度分布を求め、その最大空乏
層幅の９割にあたる位置での不純物濃度を基板不純物濃
度とする方法が採用されていたが、この方法では、求め
る半導体基板中の深さ方向の不純物濃度分布の精度が重
要になる。一般に測定容量が小さくなると外乱による誤
差が大きくなり求めた不純物濃度分布の精度は悪くなる
為、その結果前記のような深さ方向一点での不純物濃度
を基板不純物濃度とすると、その値のばらつきが、大き
くなる場合がある。そしてＬＳＩプロセス開発において
は、そのプロセスの信頼性が重要であり数多くの測定数
が必要になる結果、測定におけるばらつきを極力小さく
していかなければプロセスに起因するばらつきを突き止
める事ができず、ＬＳＩプロセス開発の効率が悪くな
る。
【０００３】
【目的】本発明は、基板不純物濃度の決定誤差を小さく
できかつ、ばらつきも小さい半導体基板の不純物濃度の
決定方法の提供を目的とする。
できかつ、ばらつきも小さい半導体基板の不純物濃度の
決定方法の提供を目的とする。
【０００４】
【構成】ＬＳＩプロセス開発においては、その心臓部に
あたるトランジスタの素子特性をどう安定に作り込める
かが重要になってくる。特にトランジスタの素子特性の
１つであるしきい値電圧（Ｖｔｈ）を決定するチャネル
部の不純物濃度分布の制御は重要であるが、ＭＯＳ構造
を用いるＬＳＩの場合、図１に示すように、チャネル部
ではウエルを構成する不純物と同じ伝導型の不純物をウ
エル濃度よりも高めにすることでしきい値電圧（Ｖｔ
ｈ）を制御している。一方、多くのトランジスタのチャ
ネル部を構成するＭＯＳ構造は、そのままの構造でＣ−
Ｖ特性を測定することができる。そしてそのＣ−Ｖ特性
から図２に示すようにＭＯＳ界面から下の深さ方向の不
純物濃度を求めることができる。本発明においては、Ｃ
−Ｖ法を用いて半導体基板中の深さ方向の不純物濃度分
布を求め半導体基板の不純物濃度を決定する際、前記の
ような従来技術のように深さ方向一点での不純物濃度を
基板不純物濃度とするのではなく、ＭＯＳ界面から下の
深さ方向のある範囲での不純物濃度の算術平均値を基板
不純物濃度とする。該深さ方向の範囲は、トランジスタ
がＯＮになる、すなわち半導体表面が強反転するまでに
要する空乏度の幅程度で良いという理由から半導体表面
から数十〜数百ｎｍの範囲の大きさが好ましい。一般
に、ＭＯＳのＣＶ特性の測定原理から、表面からデバイ
長（ＬD）以内では、界面に多数キャリアが蓄積してき
て、その範囲（デバイ長以内）の不純物濃度をＣＶ特性
に正確に反映することはできないので、正確に不純物濃
度を決定するためには、ＬDよりも深い、すなわち、不
純物濃度がＣＶ特性に正確に反映されている範囲で求め
ることが望ましい。前記範囲は、フラットバンド状態か
ら空乏状態を経て、弱反転状態の直前までである。以上
のように非破壊で簡便であるＣ−Ｖ法を用いて不純物濃
度分布を求めて、ばらつきの少ない本発明の方法により
チャネル部の不純物濃度を決定すれば、６インチウエハ
での測定を可能にし、また量産半導体基板（ウエハ）の
パターンの中に正確なＣ−Ｖ測定ができるパターンをい
れておけば、チャネル部の不純物濃度のプロセスモニタ
ーとして活用でき、素子特性異常などの予期せぬトラブ
ル発生に対する迅速な対応を可能にすることができる。
あたるトランジスタの素子特性をどう安定に作り込める
かが重要になってくる。特にトランジスタの素子特性の
１つであるしきい値電圧（Ｖｔｈ）を決定するチャネル
部の不純物濃度分布の制御は重要であるが、ＭＯＳ構造
を用いるＬＳＩの場合、図１に示すように、チャネル部
ではウエルを構成する不純物と同じ伝導型の不純物をウ
エル濃度よりも高めにすることでしきい値電圧（Ｖｔ
ｈ）を制御している。一方、多くのトランジスタのチャ
ネル部を構成するＭＯＳ構造は、そのままの構造でＣ−
Ｖ特性を測定することができる。そしてそのＣ−Ｖ特性
から図２に示すようにＭＯＳ界面から下の深さ方向の不
純物濃度を求めることができる。本発明においては、Ｃ
−Ｖ法を用いて半導体基板中の深さ方向の不純物濃度分
布を求め半導体基板の不純物濃度を決定する際、前記の
ような従来技術のように深さ方向一点での不純物濃度を
基板不純物濃度とするのではなく、ＭＯＳ界面から下の
深さ方向のある範囲での不純物濃度の算術平均値を基板
不純物濃度とする。該深さ方向の範囲は、トランジスタ
がＯＮになる、すなわち半導体表面が強反転するまでに
要する空乏度の幅程度で良いという理由から半導体表面
から数十〜数百ｎｍの範囲の大きさが好ましい。一般
に、ＭＯＳのＣＶ特性の測定原理から、表面からデバイ
長（ＬD）以内では、界面に多数キャリアが蓄積してき
て、その範囲（デバイ長以内）の不純物濃度をＣＶ特性
に正確に反映することはできないので、正確に不純物濃
度を決定するためには、ＬDよりも深い、すなわち、不
純物濃度がＣＶ特性に正確に反映されている範囲で求め
ることが望ましい。前記範囲は、フラットバンド状態か
ら空乏状態を経て、弱反転状態の直前までである。以上
のように非破壊で簡便であるＣ−Ｖ法を用いて不純物濃
度分布を求めて、ばらつきの少ない本発明の方法により
チャネル部の不純物濃度を決定すれば、６インチウエハ
での測定を可能にし、また量産半導体基板（ウエハ）の
パターンの中に正確なＣ−Ｖ測定ができるパターンをい
れておけば、チャネル部の不純物濃度のプロセスモニタ
ーとして活用でき、素子特性異常などの予期せぬトラブ
ル発生に対する迅速な対応を可能にすることができる。
【０００５】
【実施例】以下に本発明を実施例をもとに説明を加え
る。 実施例１ Ｐ型Ｓｉ基板上に次のようなプロセス工程を経て表面チ
ャネル型ｎＭＯＳトランジスタのチャネル部に相当する
不純物濃度分布を持つＭＯＳキャパシタを作製した。 ・Ｐウエル形成（ボロンイオン注入、５×１０13個／ｃ
ｍ2、４０ｋｅＶ） ・ボロンイオン活性化 ・チャネル部形成(ボロンイオン注入、４×１０12個／
ｃｍ2、３０ｋｅＶ) ・熱酸化膜形成（１５０Å） ・ｎ＋Ｐｏｌｙ−Ｓｉゲート形成（３０００Å） ・ｎ＋Ｐｏｌｙ−Ｓｉゲートパターニング（ゲート面
積：１ｍｍ2） ・層間絶縁膜形成など実プロセスと同じ温度履歴を加え
る。 上記ＭＯＳキャパシタについてＣ−Ｖ測定をおこない、
Ｃ−Ｖ結果から図２に示すような深さ方向の不純物濃度
分布を得た。図２のＢ点が、従来法による不純物濃度の
値であるのに対し、本発明による方法は、図２のＡ範囲
の不純物濃度分布の算術平均値を求め基板不純物濃度と
した。その結果、同じＭＯＳキャパシタを何度測っても
再現性良く基板不純物濃度を求めることができた。
る。 実施例１ Ｐ型Ｓｉ基板上に次のようなプロセス工程を経て表面チ
ャネル型ｎＭＯＳトランジスタのチャネル部に相当する
不純物濃度分布を持つＭＯＳキャパシタを作製した。 ・Ｐウエル形成（ボロンイオン注入、５×１０13個／ｃ
ｍ2、４０ｋｅＶ） ・ボロンイオン活性化 ・チャネル部形成(ボロンイオン注入、４×１０12個／
ｃｍ2、３０ｋｅＶ) ・熱酸化膜形成（１５０Å） ・ｎ＋Ｐｏｌｙ−Ｓｉゲート形成（３０００Å） ・ｎ＋Ｐｏｌｙ−Ｓｉゲートパターニング（ゲート面
積：１ｍｍ2） ・層間絶縁膜形成など実プロセスと同じ温度履歴を加え
る。 上記ＭＯＳキャパシタについてＣ−Ｖ測定をおこない、
Ｃ−Ｖ結果から図２に示すような深さ方向の不純物濃度
分布を得た。図２のＢ点が、従来法による不純物濃度の
値であるのに対し、本発明による方法は、図２のＡ範囲
の不純物濃度分布の算術平均値を求め基板不純物濃度と
した。その結果、同じＭＯＳキャパシタを何度測っても
再現性良く基板不純物濃度を求めることができた。
【０００６】Ｃ−Ｖ法を利用して基板不純物濃度を決定
する方法において、Ｃ−Ｖ法を用いて半導体基板中の深
さ方向の不純物濃度分布を求め、前記不純物濃度分布に
対しある深さの範囲にある不純物濃度の算術平均値を基
板不純物濃度とすれば、誤差を小さく、かつばらつきも
小さくでき、基板不純物濃度を検出できる。また、前記
不純物濃度の算術平均値を求めるための深さ方向の範囲
を基板表面からデバイ長よりも深い領域に設けることで
Ｃ−Ｖ法の原理的な誤差を除去する事ができる。
する方法において、Ｃ−Ｖ法を用いて半導体基板中の深
さ方向の不純物濃度分布を求め、前記不純物濃度分布に
対しある深さの範囲にある不純物濃度の算術平均値を基
板不純物濃度とすれば、誤差を小さく、かつばらつきも
小さくでき、基板不純物濃度を検出できる。また、前記
不純物濃度の算術平均値を求めるための深さ方向の範囲
を基板表面からデバイ長よりも深い領域に設けることで
Ｃ−Ｖ法の原理的な誤差を除去する事ができる。
【図１】表面チャネル型ＣＭＯＳトランジスタの構造を
模式的に示す図である。
模式的に示す図である。
【図２】Ｃ−Ｖ特性から求めた不純物濃度分布を示す図
である。
である。
【図３】本発明と従来法との不純物濃度算出結果の比較
を示す図である。
を示す図である。
１ ゲート電極（過剰Ｎ型ポリＳｉゲート） １′ ゲート電極（過剰Ｐ型ポリＳｉゲート） ２ ゲート酸化膜 ３ ソース ４ ドレイン ５ 過剰Ｐ型層 ６ 過剰Ｎ型層 ７ Ｐ型ウエル ８ Ｎ型ウエル ９ Ｓｉ基板 １０ チャネル部 Ａ 実施例で採用した不純物濃度の算術平均値の算出に
使用した深さ方向の範囲を示す。 Ｂ 実施例において、従来法によって求めた基板不純物
濃度の値を示す。
使用した深さ方向の範囲を示す。 Ｂ 実施例において、従来法によって求めた基板不純物
濃度の値を示す。
Claims (5)
- 【請求項１】 容量−電圧法（以下Ｃ−Ｖ法）を利用し
て半導体基板不純物濃度を決定する方法において、Ｃ−
Ｖ法を用いて半導体基板中の深さ方向の不純物濃度分布
を求め、前記不純物濃度分布に対しある深さの範囲の不
純物濃度の算術平均値を算出し、該平均値を基板不純物
濃度とすることを特徴とした半導体基板不純物濃度の決
定方法。 - 【請求項２】 前記不純物濃度の算術平均値を求めるた
めの深さ方向の範囲は、基板表面からデバイ長よりも深
い領域に設けることを特徴とする請求項１記載の半導体
基板不純物濃度の決定方法。 - 【請求項３】 前記不純物は、チャネル部とウエル部を
構成するものであって、かつ同じ伝導型の不純物である
ことを特徴とした半導体基板不純物濃度の決定方法。 - 【請求項４】 ＭＯＳ構造トランジスタのチャネル部の
不純物濃度の決定を請求項１、２または３記載の方法に
より行うことを特徴とする前記トランジスタのチャネル
部の不純物濃度の決定方法。 - 【請求項５】 半導体基板中に請求項１，２、３または
４記載のＣ−Ｖ法により正確に測定可能な不純物濃度パ
ターンを形成したことを特徴とする半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4997893A JPH06244257A (ja) | 1993-02-16 | 1993-02-16 | 半導体基板不純物濃度の決定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4997893A JPH06244257A (ja) | 1993-02-16 | 1993-02-16 | 半導体基板不純物濃度の決定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06244257A true JPH06244257A (ja) | 1994-09-02 |
Family
ID=12846111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4997893A Pending JPH06244257A (ja) | 1993-02-16 | 1993-02-16 | 半導体基板不純物濃度の決定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06244257A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289534A (ja) * | 2001-03-26 | 2002-10-04 | Sony Corp | 半導体装置の製造方法および固体撮像装置の選別方法 |
| JPWO2007132769A1 (ja) * | 2006-05-17 | 2009-09-24 | パナソニック株式会社 | 細胞電位測定デバイスとそれに用いる基板、細胞電位測定デバイス用基板の製造方法 |
| US8030059B2 (en) | 2003-11-21 | 2011-10-04 | Panasonic Corporation | Apparatus for measuring extracellular potential |
| US8071363B2 (en) | 2006-05-25 | 2011-12-06 | Panasonic Corporation | Chip for cell electrophysiological sensor, cell electrophysiological sensor using the same, and manufacturing method of chip for cell electrophysiological sensor |
| US8202439B2 (en) | 2002-06-05 | 2012-06-19 | Panasonic Corporation | Diaphragm and device for measuring cellular potential using the same, manufacturing method of the diaphragm |
| US8232084B2 (en) | 2002-06-05 | 2012-07-31 | Panasonic Corporation | Device for measuring extracellular potential and method of manufacturing device |
| US8257962B2 (en) | 2003-03-07 | 2012-09-04 | Panasonic Corporation | Extracellular potential measuring device and its manufacturing method |
| US8314466B2 (en) | 2007-09-11 | 2012-11-20 | Panasonic Corporation | Silicon structure, method for manufacturing the same, and sensor chip |
| US8318477B2 (en) | 2005-06-07 | 2012-11-27 | Panasonic Corporation | Cellular electrophysiological measurement device and method for manufacturing the same |
| US8445263B2 (en) | 2006-07-06 | 2013-05-21 | Panasonic Corporation | Device for cellular electrophysiology sensor, cellular electrophysiology sensor using the device, and method for manufacturing the cellular electrophysiology sensor device |
-
1993
- 1993-02-16 JP JP4997893A patent/JPH06244257A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289534A (ja) * | 2001-03-26 | 2002-10-04 | Sony Corp | 半導体装置の製造方法および固体撮像装置の選別方法 |
| US8202439B2 (en) | 2002-06-05 | 2012-06-19 | Panasonic Corporation | Diaphragm and device for measuring cellular potential using the same, manufacturing method of the diaphragm |
| US8232084B2 (en) | 2002-06-05 | 2012-07-31 | Panasonic Corporation | Device for measuring extracellular potential and method of manufacturing device |
| US8257962B2 (en) | 2003-03-07 | 2012-09-04 | Panasonic Corporation | Extracellular potential measuring device and its manufacturing method |
| US8030059B2 (en) | 2003-11-21 | 2011-10-04 | Panasonic Corporation | Apparatus for measuring extracellular potential |
| US8247218B2 (en) | 2003-11-21 | 2012-08-21 | Panasonic Corporation | Extracellular potential sensing element, device for measuring extracellular potential, apparatus for measuring extracellular potential and method of measuring extracellular potential by using the same |
| US8318477B2 (en) | 2005-06-07 | 2012-11-27 | Panasonic Corporation | Cellular electrophysiological measurement device and method for manufacturing the same |
| JP2011022153A (ja) * | 2006-05-17 | 2011-02-03 | Panasonic Corp | 細胞電位測定デバイスとそれに用いる基板、細胞電位測定デバイス用基板の製造方法 |
| JP4582146B2 (ja) * | 2006-05-17 | 2010-11-17 | パナソニック株式会社 | 細胞電位測定デバイスとそれに用いる基板、細胞電位測定デバイス用基板の製造方法 |
| JPWO2007132769A1 (ja) * | 2006-05-17 | 2009-09-24 | パナソニック株式会社 | 細胞電位測定デバイスとそれに用いる基板、細胞電位測定デバイス用基板の製造方法 |
| US8071363B2 (en) | 2006-05-25 | 2011-12-06 | Panasonic Corporation | Chip for cell electrophysiological sensor, cell electrophysiological sensor using the same, and manufacturing method of chip for cell electrophysiological sensor |
| US8445263B2 (en) | 2006-07-06 | 2013-05-21 | Panasonic Corporation | Device for cellular electrophysiology sensor, cellular electrophysiology sensor using the device, and method for manufacturing the cellular electrophysiology sensor device |
| US8314466B2 (en) | 2007-09-11 | 2012-11-20 | Panasonic Corporation | Silicon structure, method for manufacturing the same, and sensor chip |
| US8816450B2 (en) | 2007-09-11 | 2014-08-26 | Panasonic Corporation | Fibrous projections structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7019343B2 (en) | SnO2 ISFET device, manufacturing method, and methods and apparatus for use thereof | |
| JPH06244257A (ja) | 半導体基板不純物濃度の決定方法 | |
| US6514778B2 (en) | Method for measuring effective gate channel length during C-V method | |
| US6867059B2 (en) | A-C:H ISFET device manufacturing method, and testing methods and apparatus thereof | |
| US4978627A (en) | Method of detecting the width of lightly doped drain regions | |
| US7033846B2 (en) | Method for manufacturing semiconductor devices by monitoring nitrogen bearing species in gate oxide layer | |
| US5010029A (en) | Method of detecting the width of spacers and lightly doped drain regions | |
| US6731130B1 (en) | Method of determining gate oxide thickness of an operational MOSFET | |
| JP2003243468A (ja) | 半導体装置，その評価方法およびその製造方法 | |
| US10074578B2 (en) | Semiconductor device and method for producing the same | |
| US6403979B1 (en) | Test structure for measuring effective channel length of a transistor | |
| JP4083878B2 (ja) | 不純物量の測定方法 | |
| JP2976624B2 (ja) | 半導体の担体濃度分布測定方法 | |
| JPS5953702B2 (ja) | 電界効果トランジスタの諸元を測定する方法 | |
| US7043328B2 (en) | Method for manufacturing semiconductor device utilizing monitor wafers | |
| JP3530357B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03208375A (ja) | 半導体圧力センサ | |
| JPH0799223A (ja) | 不純物濃度評価方法及び量産半導体基板 | |
| KR20040044725A (ko) | 저농도 이온 도핑된 실리콘 저항 측정용 샘플 및 이의제조 방법 | |
| Kasai et al. | Electrical gate length measurement test structure for short channel MOSFET characteristics evaluation | |
| JP2661641B2 (ja) | 半導体の不純物分布測定方法 | |
| JPH01169347A (ja) | 導電型層特性の評価方法 | |
| JPS6083345A (ja) | 電界効果型トランジスタの特性測定方法 | |
| JPH06196436A (ja) | 半導体装置とその検査方法 | |
| JPH0574908A (ja) | 半導体装置におけるシリコン基板の評価方法 |