JPH0574908A - 半導体装置におけるシリコン基板の評価方法 - Google Patents
半導体装置におけるシリコン基板の評価方法Info
- Publication number
- JPH0574908A JPH0574908A JP23752391A JP23752391A JPH0574908A JP H0574908 A JPH0574908 A JP H0574908A JP 23752391 A JP23752391 A JP 23752391A JP 23752391 A JP23752391 A JP 23752391A JP H0574908 A JPH0574908 A JP H0574908A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- depth
- cathode
- substrate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 15
- 239000010703 silicon Substances 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 238000005259 measurement Methods 0.000 abstract description 4
- 238000011156 evaluation Methods 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 ｎ型シリコン基板における表面ｎ+層深さを
非破壊的にかつ簡便にモニターする評価方法を得る。 【構成】 あらかじめ所定のパターンにｐ型層を形成し
たｎ形基板をモニター基板として用いｎ形内のｎ+層深
さを電気特性測定結果より求める。
非破壊的にかつ簡便にモニターする評価方法を得る。 【構成】 あらかじめ所定のパターンにｐ型層を形成し
たｎ形基板をモニター基板として用いｎ形内のｎ+層深
さを電気特性測定結果より求める。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の検査方法に
係り、特に半導体素子におけるシリコン基板の評価方法
に関するものである。
係り、特に半導体素子におけるシリコン基板の評価方法
に関するものである。
【０００２】
【従来の技術】半導体デバイスはシリコン基板にｐ形あ
るいはｎ形の不純物を所定の構造にドーピングすること
により主として構成される。従って、作製されたデバイ
スの内部構造が所定の設計通りになっているかを計測す
ることは重要なプロセスである。
るいはｎ形の不純物を所定の構造にドーピングすること
により主として構成される。従って、作製されたデバイ
スの内部構造が所定の設計通りになっているかを計測す
ることは重要なプロセスである。
【０００３】一般に製造プロセス管理の一環として、デ
バイスをカットし、断面研磨・エッチングの後、顕微鏡
を用いて計測される（ステイン法）や特別な場合とし
て、ＩＭＡ（イオン・マイクロプローブ分析法）を用い
ることもある。
バイスをカットし、断面研磨・エッチングの後、顕微鏡
を用いて計測される（ステイン法）や特別な場合とし
て、ＩＭＡ（イオン・マイクロプローブ分析法）を用い
ることもある。
【０００４】
【発明が解決しようとする課題】ステイン法はシリコン
のエッチングのされ方がｐ形とｎ形とでは異なることを
利用してコントラストをつけて光学的に測定する方法で
ある。この方法の欠点は、ｎ型基板のｎ+層のように、
同じタイプの構造はほとんど判断できないことである。
また、ＩＭＡは非常に高価な装置であり、深さ方向にエ
ッチングしながら質量分析するため時間がかかり、生産
管理の一環として行う手法とは言えない。
のエッチングのされ方がｐ形とｎ形とでは異なることを
利用してコントラストをつけて光学的に測定する方法で
ある。この方法の欠点は、ｎ型基板のｎ+層のように、
同じタイプの構造はほとんど判断できないことである。
また、ＩＭＡは非常に高価な装置であり、深さ方向にエ
ッチングしながら質量分析するため時間がかかり、生産
管理の一環として行う手法とは言えない。
【０００５】本発明は上述の問題点に鑑みてなされたも
ので、その目的は、ｎ型シリコン基板における表面ｎ+
層深さを非破壊的にかつ簡便にモニターする評価方法を
提供することである。
ので、その目的は、ｎ型シリコン基板における表面ｎ+
層深さを非破壊的にかつ簡便にモニターする評価方法を
提供することである。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するために、半導体素子の予め所定のパターンにｐ型
層を形成したｎ型基板をモニター基板として用い、該ｎ
型基板内のｎ+層深さを電気特性結果から求める。
成するために、半導体素子の予め所定のパターンにｐ型
層を形成したｎ型基板をモニター基板として用い、該ｎ
型基板内のｎ+層深さを電気特性結果から求める。
【０００７】
【作用】ｎ型基板のｎ+層深さを、当初の特性図作成と
モニター基板の準備により、化学的な方法によらず電気
特性測定により推定する。
モニター基板の準備により、化学的な方法によらず電気
特性測定により推定する。
【０００８】
【実施例】以下に本発明の実施例を図１〜図２を参照し
ながら説明する。
ながら説明する。
【０００９】図１は本発明の実施例による半導体装置に
おけるシリコン基板の評価方法を実施するための特性
図、図２は評価対象とする半導体装置である静電誘導サ
イリスタ（ＳＩサイリスタ）の模式パターン図である。
おけるシリコン基板の評価方法を実施するための特性
図、図２は評価対象とする半導体装置である静電誘導サ
イリスタ（ＳＩサイリスタ）の模式パターン図である。
【００１０】図２において１はｐ+層からなるシリコン
（Ｓｉ）基板、２はｎ+層、３はｎ-層、４はｎ+層、５
はｐ+層である。シリコン基板１にはｎ-層３とこれより
薄いｎ+層２が形成され、さらにｎ-層３にはｎ+層４と
ｐ+層５が拡散されており、これによってエピ基板６が
形成される。７はｐ+層１に形成された金属層でアノー
ドＡを形成し、８はｎ+層４に設けられた金属層でカソ
ードＫを形成すると共に、９はｐ+層５に形成された金
属層でカソードＧ１，Ｇ２を形成する。１０は酸化膜で
ある。
（Ｓｉ）基板、２はｎ+層、３はｎ-層、４はｎ+層、５
はｐ+層である。シリコン基板１にはｎ-層３とこれより
薄いｎ+層２が形成され、さらにｎ-層３にはｎ+層４と
ｐ+層５が拡散されており、これによってエピ基板６が
形成される。７はｐ+層１に形成された金属層でアノー
ドＡを形成し、８はｎ+層４に設けられた金属層でカソ
ードＫを形成すると共に、９はｐ+層５に形成された金
属層でカソードＧ１，Ｇ２を形成する。１０は酸化膜で
ある。
【００１１】例えば、図２に示すＳＩサイリスタの場
合、ゲート拡散深さｘｊとチャンネル幅の組合せで特性
が設計される。特に、オフ状態のアノード・カソード間
の耐電圧（ブロッキング電圧）は拡散状態によって大き
く左右される。
合、ゲート拡散深さｘｊとチャンネル幅の組合せで特性
が設計される。特に、オフ状態のアノード・カソード間
の耐電圧（ブロッキング電圧）は拡散状態によって大き
く左右される。
【００１２】モニター用ｎ型シリコン基板は、予め図２
に示すゲート領域にｐ型不純物を拡散し、ｎ+層（カソ
ード）形成用の窓を残して酸化膜でマスクしておく。こ
の基板をｎ+層形成プロセスをモニターとして通し、ア
ノード，ゲート，カソード電極を付けた後ゲートに負電
圧を印加して、アノードとカソード間の耐電圧を測定す
る。測定例を図１の特性図に示す。この耐電圧はカソー
ド深さｘｊｋによって大きく変化するので、当初ゲート
拡散深さｘｊとカソード深さｘｊｋを予め測定して図１
に示すような特性図を作成しておく。この特性図によっ
てアノードとカソード間の耐電圧特性からｎ+層深さを
ｘｊｋより求めることができる。
に示すゲート領域にｐ型不純物を拡散し、ｎ+層（カソ
ード）形成用の窓を残して酸化膜でマスクしておく。こ
の基板をｎ+層形成プロセスをモニターとして通し、ア
ノード，ゲート，カソード電極を付けた後ゲートに負電
圧を印加して、アノードとカソード間の耐電圧を測定す
る。測定例を図１の特性図に示す。この耐電圧はカソー
ド深さｘｊｋによって大きく変化するので、当初ゲート
拡散深さｘｊとカソード深さｘｊｋを予め測定して図１
に示すような特性図を作成しておく。この特性図によっ
てアノードとカソード間の耐電圧特性からｎ+層深さを
ｘｊｋより求めることができる。
【００１３】
【発明の効果】本発明は、上述の如くであって、あらか
じめ所定のパターンにｐ型層を形成したｎ形基板をモニ
ター基板として用いｎ形内のｎ+層深さを電気特性測定
結果より求めるものであるから、短時間にして生産管理
口として有効なシリコン基板の評価方法が得られる。
じめ所定のパターンにｐ型層を形成したｎ形基板をモニ
ター基板として用いｎ形内のｎ+層深さを電気特性測定
結果より求めるものであるから、短時間にして生産管理
口として有効なシリコン基板の評価方法が得られる。
【図１】本発明の実施例による半導体装置におけるシリ
コン基板の評価方法を示す特性図。
コン基板の評価方法を示す特性図。
【図２】本発明を適用する半導体装置の一例である静電
誘導サイリスタの模式パターン図。
誘導サイリスタの模式パターン図。
１…ｐ+層，２…ｎ+層，３…ｎ-層，４…ｐ+層，５…ｎ
+層、６…Ｓｉエピ基板，７，８，９…金属層，１０…
酸化膜，Ａ…アノード，Ｋ…カソード，Ｇ１，Ｇ２…ゲ
ート。
+層、６…Ｓｉエピ基板，７，８，９…金属層，１０…
酸化膜，Ａ…アノード，Ｋ…カソード，Ｇ１，Ｇ２…ゲ
ート。
Claims (1)
- 【請求項１】 半導体素子の予め所定のパターンにｐ型
層を形成したｎ型基板をモニター基板として用い、該ｎ
型基板内のｎ+層深さを電気特性結果から求めることを
特徴とする半導体装置におけるシリコン基板の評価方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23752391A JPH0574908A (ja) | 1991-09-18 | 1991-09-18 | 半導体装置におけるシリコン基板の評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23752391A JPH0574908A (ja) | 1991-09-18 | 1991-09-18 | 半導体装置におけるシリコン基板の評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574908A true JPH0574908A (ja) | 1993-03-26 |
Family
ID=17016593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23752391A Pending JPH0574908A (ja) | 1991-09-18 | 1991-09-18 | 半導体装置におけるシリコン基板の評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574908A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104882390A (zh) * | 2014-02-27 | 2015-09-02 | 台积太阳能股份有限公司 | 用于识别超浅结的结深度的方法和系统 |
-
1991
- 1991-09-18 JP JP23752391A patent/JPH0574908A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104882390A (zh) * | 2014-02-27 | 2015-09-02 | 台积太阳能股份有限公司 | 用于识别超浅结的结深度的方法和系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2801674B2 (ja) | シリコン薄膜およびその製造方法 | |
| EP1902282B1 (de) | Sensor | |
| US4978627A (en) | Method of detecting the width of lightly doped drain regions | |
| JP2011100909A (ja) | 半導体基板の評価方法及び半導体デバイスの製造方法 | |
| CN108918599B (zh) | 一种气敏传感器及其形成方法 | |
| JP2775021B2 (ja) | 電界効果トランジスタを製造する方法 | |
| JPH06244257A (ja) | 半導体基板不純物濃度の決定方法 | |
| JPH0574908A (ja) | 半導体装置におけるシリコン基板の評価方法 | |
| US20040256244A1 (en) | Selective electrochemical etching method for two-dimensional dopant profiling | |
| JPH0740607B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03208375A (ja) | 半導体圧力センサ | |
| JPH0645617A (ja) | 単結晶薄膜部材の製造方法 | |
| JP7713198B2 (ja) | 半導体試料の評価方法 | |
| JPS60210876A (ja) | 半導体装置の製造方法 | |
| JP2001050702A (ja) | 変位センサ | |
| JPH10178023A (ja) | 半導体装置およびその製造方法 | |
| JPH09260591A (ja) | 半導体集積回路の製造方法 | |
| JP3876846B2 (ja) | 絶縁膜の評価方法 | |
| JPH05206051A (ja) | イオン注入モニター方法 | |
| JP2002164397A (ja) | 半導体基板のｃ−ｖ測定方法 | |
| JPS63138772A (ja) | シヨツトキバリア形半導体装置およびその製造方法 | |
| JPH0640592B2 (ja) | ｐｎ接合近傍の不純物濃度制御方法 | |
| KR20040044725A (ko) | 저농도 이온 도핑된 실리콘 저항 측정용 샘플 및 이의제조 방법 | |
| JPH05144800A (ja) | 半導体装置の製造方法 | |
| JPS6043653B2 (ja) | 半導体装置の製造方法 |