JPH06244340A - 半導体装置およびその製造方法並びにそれに使用されるリードフレーム - Google Patents

半導体装置およびその製造方法並びにそれに使用されるリードフレーム

Info

Publication number
JPH06244340A
JPH06244340A JP50A JP4740593A JPH06244340A JP H06244340 A JPH06244340 A JP H06244340A JP 50 A JP50 A JP 50A JP 4740593 A JP4740593 A JP 4740593A JP H06244340 A JPH06244340 A JP H06244340A
Authority
JP
Japan
Prior art keywords
resin
lead
lead frame
solder coating
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50A
Other languages
English (en)
Inventor
Toshiharu Takahashi
敏治 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Akita Electronics Systems Co Ltd
Original Assignee
Hitachi Ltd
Akita Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Akita Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP50A priority Critical patent/JPH06244340A/ja
Publication of JPH06244340A publication Critical patent/JPH06244340A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体装置においてリードのアウタ部に予め
被着されたはんだ被膜の表面状態が組立工程において変
化(酸化等)するのを防止する。 【構成】 樹脂封止パッケージ14の外側に突出されて
いるリードのアウタ部9bに被着されているはんだ被膜
10上にポリウレタン樹脂から成る耐熱保護層20が形
成されている。半導体装置70のプリント配線基板71
へのはんだ付け実装に際しては、耐熱保護層20は塩酸
や硫酸等の薬品によって除去される。 【効果】 はんだ被膜10は耐熱保護層20によって被
覆されているので、リードフレーム1が加熱されても酸
化したり変色したりしない。はんだ被膜10は酸化した
りしないので、実装時に効果的にはんだ付けされる。予
め、はんだ被膜10を被着しておくことができるので、
樹脂封止パッケージ成形後の湿式はんだ被着処理を省略
できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造技
術、特に、半導体ペレットに作り込まれた電子回路を外
部に取り出すリードのアウタ部についてのはんだ技術に
関し、例えば、樹脂封止パッケージを備えている半導体
集積回路装置の製造に利用して有効なものに関する。
【0002】
【従来の技術】一般に、樹脂封止型パッケージを備えて
いる半導体装置は、半導体ペレットと、半導体ペレット
の周囲に配設されている複数本のリードと、半導体ペレ
ットのボンディングパッドおよび各リードのインナ部に
両端部をボンディングされて橋絡されているワイヤと、
半導体ペレット、リードの一部、およびワイヤを樹脂封
止するパッケージとを備えている。
【0003】この樹脂封止型パッケージを備えている半
導体装置においては、半導体装置のプリント配線基板へ
の実装時における接続性を向上させるために、樹脂封止
型パッケージの成形後、はんだ被膜がリード群のアウタ
部に、めっき処理、または、はんだディップ処理等のよ
うな適当な手段により被着されている。
【0004】しかし、樹脂封止型パッケージの成形後
に、はんだめっき処理、またははんだディップ処理等の
ような湿式処理が実施されると、樹脂封止型パッケージ
の耐湿性能が低下され、また、製品完成までの時間が長
期化される。
【0005】そこで、はんだ被膜をリード群のアウタ部
に、予め被着形成しておくことにより、樹脂封止パッケ
ージ成形後における湿式によるはんだ処理を省略化する
ことが考えられる。
【0006】なお、はんだ被膜をリード群のアウタ部に
予め被着形成しておく技術を述べてある例としては、特
開昭60−241241号公報、がある。
【0007】
【発明が解決しようとする課題】しかし、はんだ被膜を
リード群のアウタ部に予め被着しておくと、後工程のワ
イヤボンディング工程やペレットボンディング工程がか
なりの高温度で実施されるために、はんだ被膜が後工程
において表面が酸化されたり、変色したりするなど、は
んだ被膜の表面状態が変化してしまう問題がある。
【0008】本発明の目的は、予めリード群のアウタ部
に被着されたはんだ被膜が、後の組立工程において、表
面状態が変化(酸化等)するのを未然に防止することが
できる半導体装置の製造技術を提供することにある。
【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0010】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【0011】すなわち、半導体ペレットと、半導体ペレ
ットの周囲に配設されており、半導体ペレットの電極に
電気的に接続されている複数本のリードと、半導体ペレ
ットおよびリードの一部を樹脂封止するパッケージとを
備えており、パッケージの外側に突出されている前記リ
ードのアウタ部にはんだ被膜が被着されている半導体装
置において、前記各リードのアウタ部のはんだ被膜にお
ける少なくとも実装に際してはんだ付けされる部分に耐
熱保護層が形成されていることを特徴とする。
【0012】
【作用】前記した手段によれば、リード群の各アウタ部
に被着されているはんだ被膜上に耐熱保護層が形成され
ているため、ペレットボンディング工程などの組立工程
がかなりの高温度で実施されても、耐熱保護層によって
覆われているはんだ被膜はその表面状態が変化(酸化
等)するのは防止されることになる。
【0013】
【実施例】図1は本発明の一実施例である樹脂封止型パ
ッケージをそなえている半導体装置を示す一部切断正面
図、図2〜図9は本発明の一実施例である半導体装置の
製造方法を示す各説明図である。
【0014】本実施例において、本発明に係る半導体装
置は、高密度実装を実現するための半導体集積回路装置
(以下、ICという。)である樹脂封止型ミニ・スクエ
ア・パッケージを備えているIC(以下、MSP・I
C、または、単に、ICということがある。)として構
成されている。
【0015】この樹脂封止型MSP・ICはシリコン半
導体ペレット(以下、ペレットという。)12と、ペレ
ットの周囲に配設されている複数本のリード9と、ペレ
ットの各ボンディングパッド12a、および各リード9
のインナ部9aにその両端部をそれぞれボンディングさ
れて橋絡されているワイヤ13と、これらを樹脂封止す
るパッケージ14とを備えている。そして、各リード9
のパッケージ14の周辺部よりも外側部分にははんだめ
っき被膜10が被着され、かつ、はんだめっき被膜10
の上に耐熱保護層20が被着されている。
【0016】以下、本発明の一実施例であるこの樹脂封
止型MSP・ICの製造方法を説明する。この説明によ
り、前記MSP・ICについての構成の詳細が共に明ら
かにされる。
【0017】本実施例において、本発明に係る樹脂封止
型MSP・ICの製造方法には、図2および図3に示さ
れている多連リードフレーム1が使用されている。この
多連リードフレーム1は銅系(銅またはその合金)材料
からなる薄板を用いて、打ち抜きプレス加工またはエッ
チング加工等のような適当な手段により一体成形されて
いる。
【0018】この多連リードフレーム1には複数の単位
リードフレーム2が横方向に1列に並設されている。単
位リードフレーム2は位置決め孔3aが開設されている
外枠3を一対備えており、両外枠3は所定の間隔で平行
になるように配されて一連にそれぞれ延設されている。
隣り合う単位リードフレーム2、2間には一対のセクシ
ョン枠4が両外枠3、3間に互いに平行に配されて一体
的に架設されており、これら外枠、セクション枠により
形成される略正方形の枠体内に単位リードフレーム2が
構成されている。
【0019】各単位リードフレーム2において、外枠3
およびセクション枠4の接続部にはダム吊り部材5が略
直角方向にそれぞれ配されて一体的に突設されており、
ダム吊り部材5には4本のダム部材6が略正方形の枠形
状になるように配されて、一体的に吊持されている。
【0020】セクション枠4側の各ダム部材6にはタブ
吊りリード7が両端に配されて、略45度方向に一体的
に突設されており、各タブ吊りリード7の先端には略正
方形の平板形状に形成されたタブ8が、ダム部材6群の
枠形状と略同心的に配されて一体的に吊持されている。
【0021】ダム部材6には複数本のリード9が長手方
向に等間隔に配されて、互いに平行で、ダム部材6と直
交するように一体的に突設されており、各リード9の内
側端部は先端がタブ8に近接されてこれを取り囲むよう
に配されることにより、インナ部9aをそれぞれ構成し
ている。他方、各リード9の外側延長部分は、その先端
が外枠3およびセクション枠4から離間して切り離さ
れ、アウタ部9bをそれぞれ構成している。
【0022】そして、ダム部材6における隣り合うリー
ド9、9間の部分は後述するパッケージ成形時にレジン
の流れをせき止めるダム6aを実質的に構成している。
【0023】本実施例において、多連リードフレーム1
におけるリード9群のアウタ部9bには、はんだ被膜と
してのはんだめっき被膜10が電解めっき処理等のよう
な適当な手段により被着されている。このはんだめっき
被膜10は、リード9の表面における外側先端からダム
部材6よりも内側寄り位置にかけてを全体的に被覆する
ように形成されている。はんだめっき被膜10がリード
9の表面におけるダム部材6の内側寄り位置まで形成さ
れている理由は、後述する樹脂封止型パッケージの成形
工程においてリードフレームと成形型との位置ずれを吸
収するための余裕を持たせることにある。
【0024】また、このはんだめっき被膜の被着工程
は、多連リードフレーム1の打ち抜き工程以後に実施さ
れるように設定することが望ましい。けだし、打ち抜き
工程以後にはんだめっき処理することにより、アウタ部
9bに打ち抜きによって発生する切り口面にもはんだめ
っき被膜10を形成させることができるためである。
【0025】そして、このはんだめっき被膜10を形成
する材料としては、融点が比較的高い温度、例えば、1
80℃程度の融点を有するはんだ材料が使用されてい
る。これは、後述するようにワイヤボンディング工程に
おいてリードフレームが加熱される際に、リード群のア
ウタ部に形成されたはんだめっき被膜10が当該加熱に
よって溶融されてしまう事態が発生するのを防止するた
めである。このような融点のはんだ材料としては、例え
ば、錫(Sn)75〜95%−鉛(Pb)25〜5%、
を成分とするはんだ材料がある。
【0026】ちなみに、本実施例において、リード9群
のインナ部9aにははんだめっき被膜が形成されていな
いばかりでなく、通常、ボンダビリティーを向上させる
ために形成される銀(Ag)めっき被膜も形成されてい
ない。したがって、リード9群のインナ部9aにおいて
は、多連リードフレームの母材を形成している銅系材料
の表面が露出されていることになる。
【0027】また、タブ8ははんだめっき被膜形成工程
以前または以後に、リード9群の面よりも半導体ペレッ
トの厚み分程裏面方向に下げられている(所謂タブ下
げ)。
【0028】本実施例においては、はんだめっき被膜1
0の上に耐熱保護層20が被着されている。耐熱保護層
20は素材として、例えばポリウレタン樹脂が使用さ
れ、多連リードフレーム1のはんだめっき被膜10以外
の部分をマスキングして、ポリウレタン樹脂が貯留され
た樹脂槽に浸漬されることによってはんだめっき被膜1
0上に被着される。
【0029】浸漬後、取り出された多連リードフレーム
1は乾燥処理される。乾燥処理は加熱乾燥炉や温風乾燥
装置等が使用される強制乾燥によって実施してもよい
し、自然乾燥によって実施してもよい。これによって、
ポリウレタン樹脂が乾燥される。
【0030】前記構成にかかる多連リードフレームには
各単位リードフレーム2毎にペレット・ボンディング作
業、続いて、ワイヤ・ボンディング作業が実施され、こ
れら作業により、図4および図5に示されているような
組立体が製造されることになる。これらのボンディング
作業は多連リードフレームが横方向にピッチ送りされる
ことにより、各単位リードフレーム2毎に順次実施され
る。
【0031】まず、ペレットボンディング作業により、
前工程においてバイポーラ形の集積回路素子等(図示せ
ず)を作り込まれた半導体集積回路構造体としてのペレ
ット12が、各単位リードフレーム2におけるタブ8上
の略中央部に配されて、銀ペースト等の適当なボンディ
ング材料を用いられて形成されるボンディング層11を
介して固着される。銀ペーストは、エポキシ系樹脂接着
剤、硬化促進剤、および溶剤に銀粉が混入されて構成さ
れているボンディング材料であり、リードフレーム上に
塗布された銀ペーストにペレットが押接された後、適当
な温度により硬化(キュア)されることにより、ボンデ
ィング層11を形成するようになっている。
【0032】銀ペーストが硬化される際、リードフレー
ムが加熱されるが、はんだめっき被膜10は耐熱保護層
20によって被覆されているため、はんだめっき被膜1
0が酸化したり、変色することはない。つまり、はんだ
めっき被膜10は耐熱保護層20によって熱による悪影
響から保護されている。
【0033】そして、タブ8に固定的にボンディングさ
れたペレット12のボンディングパッド12aと、単位
リードフレーム2における各リード9のインナ部9aと
の間に、金系材料、銅系材料およびアルミニウム系材料
等を使用されて形成されているワイヤ13が、超音波熱
圧着式等のような適当なワイヤボンディング装置が使用
されることにより、その両端部をそれぞれボンディング
されて橋絡される。これにより、ペレット12に作り込
まれている集積回路は、ボンディングパッド12a、ワ
イヤ13、リード9のインナ部9aおよびアウタ部9b
を介して電気的に外部に引き出されることになる。
【0034】ワイヤボンディングが熱圧着式や超音波熱
圧着式によって実施される際、リードフレームは加熱さ
れるが、はんだめっき被膜10は耐熱保護層20によっ
て被覆されているため、酸化したり、変色したりするこ
とはない。
【0035】このようにしてペレットおよびワイヤ・ボ
ンディングされた多連リードフレームには、各単位リー
ドフレーム毎に樹脂封止するパッケージ群が、図6に示
されているようなトランスファ成形装置を使用されて単
位リードフレーム群について同時成形される。
【0036】図6に示されているトランスファ成形装置
50はシリンダ装置等(図示せず)によって互いに型締
めされる一対の上型51と下型52とを備えており、上
型51と下型52との合わせ面には上型キャビティー凹
部53aと下型キャビティー凹部53bとが互いに協働
してキャビティー53を形成するようにそれぞれ複数組
没設されている。但し、一単位のみが図示されている。
【0037】上型51の合わせ面にはポット54が開設
されており、ポット54にはシリンダ装置(図示せず)
により進退されるプランジャ55が成形材料としての樹
脂から成るタブレットが投入され、このタブレットが溶
融されて成る樹脂(以下、レジンという。)を送給し得
るようになっている。
【0038】下型52の合わせ面にはカル56がポット
54との対向位置に配されて没設されているとともに、
複数条のランナ57がポット54にそれぞれ接続するよ
うに放射状に配されて没設されている。各ランナ57の
他端部は下側キャビティー凹部53bにそれぞれ接続さ
れており、その接続部にはゲート58がレジンをキャビ
ティー53内に注入し得るように形成されている。ま
た、下型52の合わせ面には逃げ凹所59がリードフレ
ームの厚みを逃げ得るように、多連リードフレーム1の
外形よりも若干大きめの長方形で、その厚さと略等しい
寸法の一定深さに没設されている。
【0039】前記構成にかかる多連リードフレーム1を
用いて樹脂封止型パッケージをトランスファ成形する場
合、上型51および下型52における各キャビティー5
3は各単位リードフレーム2における一対のダム6a、
6a間の空間にそれぞれ対応される。
【0040】トランスファ成形時において、前記構成に
かかる多連リードフレーム1は下型52に没設されてい
る逃げ凹所59内に、各単位リードフレーム2における
ペレット12が各キャビティー53内にそれぞれ収容さ
れるように配されてセットされる。続いて、上型51と
下型52とが型締めされ、ポット54からプランジャ5
5により成形材料としてのレジン60がランナ57およ
びゲート58を通じて各キャビティー53に送給されて
圧入される。
【0041】注入後、レジンが熱硬化されて樹脂封止型
パッケージ10が成形されると、上型51および下型5
2は型開きされるとともに、エジェクタ・ピン(図示せ
ず)によりパッケージ10群が離型される。このように
して、図7に示されているように、パッケージ14群を
成形された多連リードフレーム1はトランスファ成形装
置50から脱装される。
【0042】そして、このように樹脂成形されたパッケ
ージ14の内部には、ペレット12、リード9のインナ
部9aおよびワイヤ13が樹脂封止されることになる。
また、各リード9に被着された耐熱保護層20の一部は
はんだめっき被膜10と共にパッケージ14の外周辺部
に封止された状態になる。
【0043】樹脂封止パッケージを成形された多連リー
ドフレーム1は、リード切断成形工程において各単位リ
ードフレーム毎に順次、リード切断装置(図示せず)に
より、外枠3およびダム6aを切り落された後、リード
成形装置(図示せず)により、リード9のアウタ部9b
を下向きに屈曲成形される(図8参照)。
【0044】以上のようにして製造された樹脂封止型M
SP・IC70は図9に示されているようにプリント配
線基板に実装される。
【0045】このプリント配線基板への実装時に、リー
ド郡のアウタ部9bに形成されているはんだめっき被膜
10上の耐熱保護層20は取り除かれ、はんだめっき被
膜10が露出される。
【0046】耐熱保護層20の除去作業は、塩酸あるい
は硫酸が貯留されている薬品槽にIC70が浸漬される
ことによって行われ、薬品槽から取り出されたIC70
は洗浄、乾燥後、プリント配線基板への実装作業に移さ
れる。
【0047】図9において、プリント配線基板71には
ランド72が複数個、実装対象物となる樹脂封止型MS
P・IC70における各リード9に対応するように配さ
れて、はんだ材料を用いて略長方形の薄板形状に形成さ
れており、このランド72にこのIC70のリード9の
アウタ部9b群がそこに整合されて当接されているとと
もに、各リード9のアウタ部9bとランド72とがリフ
ローはんだ処理により形成されたはんだ盛り層73によ
って電気的かつ機械的に接続されている。
【0048】このとき、リードのアウタ部9bにははん
だめっき被膜10が全体にわたって予め被着されている
ため、ランド72のはんだ材料が効果的に吸い上がり、
はんだ盛り層73はきわめて適正に形成されることにな
る。また、耐熱保護層20は既に除去されているため、
耐熱保護層20によってはんだ付け性能が低下されるこ
とはない。
【0049】以上説明した前記実施例によれば次の効果
が得られる。 リードのアウタ部に被着されたはんだ被膜上に耐熱
保護層を形成することにより、ワイヤボンディング工程
やペレットボンディング工程がかなりの高温度で実施さ
れても、はんだ被膜は耐熱保護層によって保護されてい
るため、はんだ被膜の表面状態が酸化したり変色したり
するのを防止することができる。
【0050】 半導体装置のプリント配線基板への実
装以前に耐熱保護層を除去することにより、耐熱保護層
によってはんだ被膜におけるはんだ付け性能が低下する
のを回避することができるため、実装時には所期のはん
だ付け性能を得ることができる。
【0051】 リード群のアウタ部に予めはんだ被膜
を被着しておくことができるため、樹脂封止パッケージ
成形後の湿式処理によるはんだ被着処理を省略すること
ができ、樹脂封止パッケージの耐湿性能の低下を未然に
回避することができ、また、製品の完成までの時間の長
期化を抑制することができる。
【0052】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【0053】例えば、耐熱保護層を形成する材料はポリ
ウレタン樹脂に限定されるものではなく、他の耐熱性樹
脂を使用することができる。
【0054】また、樹脂槽中に浸漬することによって耐
熱保護層を形成したが、スプレー法やスクリーン印刷
法、オフセット印刷法等によって形成するようにしても
よい。
【0055】また、浸漬法やスプレー法、印刷法によっ
て耐熱保護層を形成するに限らず、耐熱性樹脂テープを
使用し、これを貼着することによって耐熱保護層を形成
するようにしてもよい。
【0056】また、耐熱保護層を取り除くために使用さ
れる薬品は塩酸や硫酸に限定されるものではなく、樹脂
封止パッケージを溶解させずに耐熱保護層を溶解させる
薬品であればよい。
【0057】耐熱保護層ははんだ被膜全体を被覆するよ
うに形成するに限らず、実装時にはんだ付けされる部分
にのみ被覆するように形成してもよい。
【0058】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるIリー
デッド形状のリードを有する樹脂封止型MSP・ICに
適用した場合について説明したが、それに限定されるも
のではなく、ガルウイング形状やJリーデッド形状のリ
ード等を有する樹脂封止パッケージや気密封止パッケー
ジを備えているICやトランジスタ等のような半導体装
置全般に適用することができる。特に、本発明はリフロ
ーはんだ付け処理によって実装される場合の半導体装置
に使用して優れた効果が得られる。
【0059】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【0060】リードのアウタ部に被着されているはんだ
被膜上に耐熱保護層が形成されていることにより、ペレ
ットボンディング工程やワイヤボンディング工程等の組
立工程において、はんだ被膜の表面状態が変化(酸化
等)するのを防止することができる。
【図面の簡単な説明】
【図1】本発明の一実施例である樹脂封止型MSP・I
Cを示す一部切断正面図である。
【図2】樹脂封止型MSP・ICの製造に使用される多
連リードフレームを示す一部省略平面図である。
【図3】図2のIII-III 線に沿う正面断面図である。
【図4】ペレットおよびワイヤボンディング後を示す一
部省略拡大部分平面図である。
【図5】図4のV−V線に沿う正面断面図である。
【図6】樹脂封止型パッケージの成形工程を示す縦断面
図である。
【図7】樹脂封止型パッケージ成形後の多連リードフレ
ームを示す一部省略平面図である。
【図8】樹脂封止型MSP・ICを示す一部省略一部切
断斜視図である。
【図9】その実装状態を示す一部省略拡大縦断面図であ
る。
【符号の説明】
1…多連リードフレーム、2…単位リードフレーム、3
…外枠、4…セクション枠、5…ダム吊り部材、6…ダ
ム部材、6a…ダム、7…タブ吊りリード、8…タブ、
9…リード、9a…インナ部、9b…アウタ部、10…
はんだめっき被膜、11…ボンディング層、12…ペレ
ット、13…ボンディングワイヤ、14…樹脂封止型パ
ッケージ、20…耐熱保護層、50…トランスファ成形
装置、51…上型、52…下型、53…キャビティー、
54…ポット、55…プランジャ、56…カル、57…
ランナ、58…ゲート、59…リードフレーム逃げ凹
所、60…樹脂(レジン、成形材料)、70…樹脂封止
型MSP・IC(半導体装置)、71…プリント配線基
板、72…ランド、73…はんだ盛り層。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体ペレットと、半導体ペレットの周
    囲に配設されており、半導体ペレットの電極に電気的に
    接続されている複数本のリードと、半導体ペレットおよ
    びリードの一部を樹脂封止するパッケージとを備えてお
    り、パッケージの外側に突出されている前記リードのア
    ウタ部にはんだ被膜が被着されている半導体装置におい
    て、前記各リードのアウタ部のはんだ被膜における少な
    くとも実装に際してはんだ付けされる部分に耐熱保護層
    が形成されていることを特徴とする半導体装置。
  2. 【請求項2】 リードフレームが製作される工程と、リ
    ードフレームの少なくともアウタ部にはんだ被膜が被着
    される工程と、少なくともアウタ部のはんだ被膜におけ
    る少なくとも実装に際してはんだ付けされる部分に耐熱
    保護層が形成される工程とを備えていることを特徴とす
    る半導体装置の製造方法。
  3. 【請求項3】 各リードのアウタ部にはんだ被膜が被着
    されており、これらのはんだ被膜における少なくとも実
    装に際してはんだ付けされる部分に耐熱保護層が形成さ
    れていることを特徴とするリードフレーム。
JP50A 1993-02-12 1993-02-12 半導体装置およびその製造方法並びにそれに使用されるリードフレーム Pending JPH06244340A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50A JPH06244340A (ja) 1993-02-12 1993-02-12 半導体装置およびその製造方法並びにそれに使用されるリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50A JPH06244340A (ja) 1993-02-12 1993-02-12 半導体装置およびその製造方法並びにそれに使用されるリードフレーム

Publications (1)

Publication Number Publication Date
JPH06244340A true JPH06244340A (ja) 1994-09-02

Family

ID=12774217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50A Pending JPH06244340A (ja) 1993-02-12 1993-02-12 半導体装置およびその製造方法並びにそれに使用されるリードフレーム

Country Status (1)

Country Link
JP (1) JPH06244340A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989930B2 (en) 2007-10-25 2011-08-02 Infineon Technologies Ag Semiconductor package
WO2017046406A1 (en) * 2015-09-17 2017-03-23 Te Connectivity Germany Gmbh Electrical or electromechanical component with a covering member
CN109155349A (zh) * 2016-05-18 2019-01-04 亮锐控股有限公司 照明组件及用于制造照明组件的方法
CN115664087A (zh) * 2022-09-29 2023-01-31 东阳市联宜机电有限公司 防水电机引出线密封结构及密封方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989930B2 (en) 2007-10-25 2011-08-02 Infineon Technologies Ag Semiconductor package
WO2017046406A1 (en) * 2015-09-17 2017-03-23 Te Connectivity Germany Gmbh Electrical or electromechanical component with a covering member
CN109155349A (zh) * 2016-05-18 2019-01-04 亮锐控股有限公司 照明组件及用于制造照明组件的方法
JP2019522895A (ja) * 2016-05-18 2019-08-15 ルミレッズ ホールディング ベーフェー 照明アセンブリ及び照明アセンブリの製造方法
US11158772B2 (en) 2016-05-18 2021-10-26 Lumileds Llc Lighting assembly and method for manufacturing a lighting assembly
CN115664087A (zh) * 2022-09-29 2023-01-31 东阳市联宜机电有限公司 防水电机引出线密封结构及密封方法

Similar Documents

Publication Publication Date Title
US7410834B2 (en) Method of manufacturing a semiconductor device
US6410363B1 (en) Semiconductor device and method of manufacturing same
JPH07321139A (ja) 半導体装置およびその製造方法
US20090283884A1 (en) Lead frame, semiconductor package including the same, and method of manufacturing the lead frame and the semiconductor package
CN103972199B (zh) 线键合方法和结构
CN100511588C (zh) 导线架型芯片级封装方法
JP3025093B2 (ja) 半導体装置およびその実装構造体
JP2000150705A (ja) 半導体装置およびその製造方法
JP2596542B2 (ja) リードフレームおよびそれを用いた半導体装置
JP3747991B2 (ja) 半導体装置の製造方法
CN108010852B (zh) 导线架制作方法
JPH11340400A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH11195743A (ja) 半導体装置およびその製造方法
KR100342403B1 (ko) 솔더마스크가 장착된 리드프레임 및 그 제조방법
KR100230751B1 (ko) 반도체 패키지의 제조방법
JPH05114688A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH11354558A (ja) 半導体モジュールの製造方法
JPH11220087A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH0423459A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム
JPH077120A (ja) 半導体装置の実装構造体並びに実装基板および半導体装置
JP2743567B2 (ja) 樹脂封止型集積回路
JPH09312368A (ja) 半導体装置の製造方法およびそれに使用されるリードフレーム
JP2503053B2 (ja) Icモジュ―ルの製造方法
JP2001094027A (ja) 半導体装置及びその製造方法
JPH0774197A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム