JPH06244428A - Ｍｏｓ型半導体素子の製造方法 - Google Patents
Ｍｏｓ型半導体素子の製造方法Info
- Publication number
- JPH06244428A JPH06244428A JP2457593A JP2457593A JPH06244428A JP H06244428 A JPH06244428 A JP H06244428A JP 2457593 A JP2457593 A JP 2457593A JP 2457593 A JP2457593 A JP 2457593A JP H06244428 A JPH06244428 A JP H06244428A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- forming
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】放射線の照射を受けた場合にゲート絶縁膜に固
定電荷が生ずることにより、ＭＯＳ型半導体素子のゲー
ト電圧しきい値の変動やスイッチング機能の喪失が起き
るのを防止するために、ゲート絶縁膜の成膜および成膜
後の拡散などの工程で高温にならないようにする。 【構成】ゲート電極をマスクにしてベース層およびその
中のソース層をセルフアライン法で作る従来の方法に変
えて、熱酸化膜などで作った同一マスクを用いてセルフ
アライン法でベース層、ソース層を形成してから、ゲー
ト絶縁膜およびゲート電極を形成する。これにより、ベ
ース層、ソース層形成のための拡散あるいはアニールは
高温にできるので短時間になり、その後のゲート絶縁膜
の形成以後の工程は低温でできる。
定電荷が生ずることにより、ＭＯＳ型半導体素子のゲー
ト電圧しきい値の変動やスイッチング機能の喪失が起き
るのを防止するために、ゲート絶縁膜の成膜および成膜
後の拡散などの工程で高温にならないようにする。 【構成】ゲート電極をマスクにしてベース層およびその
中のソース層をセルフアライン法で作る従来の方法に変
えて、熱酸化膜などで作った同一マスクを用いてセルフ
アライン法でベース層、ソース層を形成してから、ゲー
ト絶縁膜およびゲート電極を形成する。これにより、ベ
ース層、ソース層形成のための拡散あるいはアニールは
高温にできるので短時間になり、その後のゲート絶縁膜
の形成以後の工程は低温でできる。
Description
【０００１】
【産業上の利用分野】本発明は、静止衛星に搭載される
など、宇宙空間で使用されたり、あるいは原子力施設で
使用されるＭＯＳ型半導体素子の製造方法に関する。
など、宇宙空間で使用されたり、あるいは原子力施設で
使用されるＭＯＳ型半導体素子の製造方法に関する。
【０００２】
【従来の技術】ＭＯＳ型半導体素子にはキャリアのみを
利用する電力用ＭＯＳＦＥＴと、電子と正孔の２種類の
キャリアによる伝導度変調を利用する絶縁ゲート型バイ
ポーラトランジスタなどがある。絶縁ゲート型バイポー
ラトランジスタはＩＧＴあるいはＣＯＭＦＥＴとも呼ば
れているが以下ＩＧＢＴと記す。
利用する電力用ＭＯＳＦＥＴと、電子と正孔の２種類の
キャリアによる伝導度変調を利用する絶縁ゲート型バイ
ポーラトランジスタなどがある。絶縁ゲート型バイポー
ラトランジスタはＩＧＴあるいはＣＯＭＦＥＴとも呼ば
れているが以下ＩＧＢＴと記す。
【０００３】図２は従来の電力用ＭＯＳＦＥＴの断面構
造を示し、一側にドレイン層としてのｎ+ 層２が隣接す
るｎ- 高抵抗層１の表面層にはｐ形ベース層３が選択的
に形成され、またそのベース層３の表面層にｎ+ ソース
層４が選択的に形成されている。ｎ- 層１の露出面上か
らｎ+ ソース層４の表面上にかけてゲート絶縁膜51を介
してゲート電極６が設けられ、このゲート電極６と絶縁
膜52で絶縁されるソース電極７はｐ形ベース層３とｎ+
ソース層４に共通に接触するが、その接触部には深いｐ
+ 拡散層８と浅いｐ+ 拡散層９が形成されている。そし
てｎ+ ドレイン層２にはドレイン電極10が接触してい
る。このＭＯＳＦＥＴは、通常次に示すような工程で製
造される。
造を示し、一側にドレイン層としてのｎ+ 層２が隣接す
るｎ- 高抵抗層１の表面層にはｐ形ベース層３が選択的
に形成され、またそのベース層３の表面層にｎ+ ソース
層４が選択的に形成されている。ｎ- 層１の露出面上か
らｎ+ ソース層４の表面上にかけてゲート絶縁膜51を介
してゲート電極６が設けられ、このゲート電極６と絶縁
膜52で絶縁されるソース電極７はｐ形ベース層３とｎ+
ソース層４に共通に接触するが、その接触部には深いｐ
+ 拡散層８と浅いｐ+ 拡散層９が形成されている。そし
てｎ+ ドレイン層２にはドレイン電極10が接触してい
る。このＭＯＳＦＥＴは、通常次に示すような工程で製
造される。
【０００４】先ず、ｎ+ ドレイン層２とｎ- 高抵抗層１
からなる半導体基板のｎ- 層１の表面からの不純物拡散
で深いｐ+ 拡散層８と浅いｐ+ 拡散層９を形成する。次
いで同じく高抵抗層１の表面にゲート絶縁膜51を介して
ゲート電極６を形成した後、フォトリソグラフィによっ
てゲート電極６に窓開けを行う。この窓開けしたゲート
電極６をマスクとしてｐ形ベース層３を拡散で形成す
る。このあと、再びゲート電極６をマスクの一部として
用いてｎ+ 形ソース層４を形成し、表面を絶縁膜52で覆
い接続のための窓開けを行ってソース電極７を、また裏
面のｎ+ 層２に接触させてドレイン電極10を形成する。
このようにして製造される半導体素子は、ゲート電極６
にソース電極７に対してしきい値を超える正の電圧を印
加すると、ゲート絶縁膜51直下のｐ形ベース層３の表面
にチャネル11が形成され、ソース層４からチャネル11を
通って高抵抗層１と低抵抗層２からなるドレイン層へと
電子が注入されることによって導通状態となり、またゲ
ート電極６をソース電極７と同電位または負にバイアス
することによって阻止状態となる、いわゆるスイッチン
グ素子としてのはたらきを持つ。
からなる半導体基板のｎ- 層１の表面からの不純物拡散
で深いｐ+ 拡散層８と浅いｐ+ 拡散層９を形成する。次
いで同じく高抵抗層１の表面にゲート絶縁膜51を介して
ゲート電極６を形成した後、フォトリソグラフィによっ
てゲート電極６に窓開けを行う。この窓開けしたゲート
電極６をマスクとしてｐ形ベース層３を拡散で形成す
る。このあと、再びゲート電極６をマスクの一部として
用いてｎ+ 形ソース層４を形成し、表面を絶縁膜52で覆
い接続のための窓開けを行ってソース電極７を、また裏
面のｎ+ 層２に接触させてドレイン電極10を形成する。
このようにして製造される半導体素子は、ゲート電極６
にソース電極７に対してしきい値を超える正の電圧を印
加すると、ゲート絶縁膜51直下のｐ形ベース層３の表面
にチャネル11が形成され、ソース層４からチャネル11を
通って高抵抗層１と低抵抗層２からなるドレイン層へと
電子が注入されることによって導通状態となり、またゲ
ート電極６をソース電極７と同電位または負にバイアス
することによって阻止状態となる、いわゆるスイッチン
グ素子としてのはたらきを持つ。
【０００５】図３は従来のＩＧＢＴを示し、ｎ- 高抵抗
層１の下側にはバッファ層としてのｎ+ 層２を介してｐ
+ ドレイン層12が存在し、このドレイン層12にドレイン
電極10が接触している。この素子は、ｐ+ ドレイン層12
とｎ+ バッファ層２およびｎ - 高抵抗層１からなる半導
体基板を用いて電力用ＭＯＳＦＥＴと同様の工程を通し
て製造することができる。ＩＧＢＴが電力用ＭＯＳＦＥ
Ｔと動作の異なる点は、ドレイン層12がｐ+ 層であるた
めに、ソース層４からチャネル11、ｎ- 層１、ｎ+ バッ
ファ層２を通ってｐ+ 層12に電子が注入されると、これ
に呼応してｐ+ドレイン層12からｎ+ バッファ層２を通
ってｎ- 層１に正孔が注入され、ｎ- 層１が伝導度変調
を起こして低抵抗となる点である。
層１の下側にはバッファ層としてのｎ+ 層２を介してｐ
+ ドレイン層12が存在し、このドレイン層12にドレイン
電極10が接触している。この素子は、ｐ+ ドレイン層12
とｎ+ バッファ層２およびｎ - 高抵抗層１からなる半導
体基板を用いて電力用ＭＯＳＦＥＴと同様の工程を通し
て製造することができる。ＩＧＢＴが電力用ＭＯＳＦＥ
Ｔと動作の異なる点は、ドレイン層12がｐ+ 層であるた
めに、ソース層４からチャネル11、ｎ- 層１、ｎ+ バッ
ファ層２を通ってｐ+ 層12に電子が注入されると、これ
に呼応してｐ+ドレイン層12からｎ+ バッファ層２を通
ってｎ- 層１に正孔が注入され、ｎ- 層１が伝導度変調
を起こして低抵抗となる点である。
【０００６】
【発明が解決しようとする課題】図２に示したＭＯＳＦ
ＥＴが、原子炉周囲のような多量の放射線が存在する雰
囲気中で用いられて放射線照射を受けた場合、しばしば
しきい値電圧の変動が生じ、スイッチング素子としての
機能をはたさなくなる。このしきい値電圧の変動の原因
を図４を用いて説明する。
ＥＴが、原子炉周囲のような多量の放射線が存在する雰
囲気中で用いられて放射線照射を受けた場合、しばしば
しきい値電圧の変動が生じ、スイッチング素子としての
機能をはたさなくなる。このしきい値電圧の変動の原因
を図４を用いて説明する。
【０００７】ＭＯＳＦＥＴのスイッチ機能の動作原理
は、ゲート電極６に、ソース電極７に対して正の電圧を
印加すると、ゲート絶縁膜51が誘電体として機能し、そ
の直下のｐ形ベース層３の表面に負電荷が誘起される。
さらにゲート電極６に印加する電圧を上げると、ｐ形ベ
ース層３の表面に誘起される負電荷の量も増加し、つい
に誘起された負電荷量濃度がｐ形ベース層３の不純物濃
度を超えるとチャネル11が形成され、ｎ+ ソース層４か
ら注入される電子が、チャネル11を通って、高抵抗層１
と低抵抗層２からなるｎ形ドレイン層へと流れ導通状態
となる。一方、ゲート電極６をソース電極７と同電位ま
たはソース電極に対して負にバイアスすると、ｐ形ベー
ス層３に負電荷は誘起されず、阻止状態となる。
は、ゲート電極６に、ソース電極７に対して正の電圧を
印加すると、ゲート絶縁膜51が誘電体として機能し、そ
の直下のｐ形ベース層３の表面に負電荷が誘起される。
さらにゲート電極６に印加する電圧を上げると、ｐ形ベ
ース層３の表面に誘起される負電荷の量も増加し、つい
に誘起された負電荷量濃度がｐ形ベース層３の不純物濃
度を超えるとチャネル11が形成され、ｎ+ ソース層４か
ら注入される電子が、チャネル11を通って、高抵抗層１
と低抵抗層２からなるｎ形ドレイン層へと流れ導通状態
となる。一方、ゲート電極６をソース電極７と同電位ま
たはソース電極に対して負にバイアスすると、ｐ形ベー
ス層３に負電荷は誘起されず、阻止状態となる。
【０００８】このような動作原理を持つＭＯＳＦＥＴに
放射線20が照射されると、ゲート絶縁膜51中に、電子と
正孔が誘起される。その内、特に正孔がゲート絶縁膜51
中にトラップされ、正電荷の固定電荷21が形成される。
このためｐ形ベース層３には、固定電荷21に相当する負
電荷22が誘起されることになり、あたかもゲート電極に
正電荷を印加したと同様な状態となる。結果として、ゲ
ート電極６に印加する電圧のしきい値の低下をもたら
す。例えば、吸収線量が106 rad 以上となる放射線照射
条件によっては、ゲート絶縁膜51中に発生する固定電荷
21の量が多く、ゲート電極とソース電極が同電位の場合
でも導電状態が生じ、見かけ上耐圧が無くなるような現
象が見られ、スイッチング機能の喪失をもたらすという
問題がある。
放射線20が照射されると、ゲート絶縁膜51中に、電子と
正孔が誘起される。その内、特に正孔がゲート絶縁膜51
中にトラップされ、正電荷の固定電荷21が形成される。
このためｐ形ベース層３には、固定電荷21に相当する負
電荷22が誘起されることになり、あたかもゲート電極に
正電荷を印加したと同様な状態となる。結果として、ゲ
ート電極６に印加する電圧のしきい値の低下をもたら
す。例えば、吸収線量が106 rad 以上となる放射線照射
条件によっては、ゲート絶縁膜51中に発生する固定電荷
21の量が多く、ゲート電極とソース電極が同電位の場合
でも導電状態が生じ、見かけ上耐圧が無くなるような現
象が見られ、スイッチング機能の喪失をもたらすという
問題がある。
【０００９】このＭＯＳ型素子に対する放射線照射によ
るしきい値電圧の変動もしくはスイッチング機能の喪失
の対策として、ゲート絶縁膜51の成膜工程およびゲート
絶縁膜成膜以後の工程における最高温度を、約900 ℃以
下の低温化することでゲート絶縁膜中に発生する固定電
荷量を少なくするという努力がなされている。しかし、
現在の製造工程では、ゲート電極６を同一マスクとして
ｐ形ベース層３とｎ+ ソース層４を形成するセルフアラ
イメント法を採用しており、ベース層３の拡散とソース
層４のアニールには高温中で短時間の工程条件を用いて
効率的製造を行っている。これに対し、耐放射線性を向
上させるために、ゲート絶縁膜成膜工程およびそれ以後
の工程の温度を低温化した場合、ゲート絶縁膜51成膜工
程、ｐ形ベース層３形成工程、ソース層４形成工程時等
の加熱あるいは拡散時間が通常の高温条件時より数十倍
〜数百倍と非常に長くなり、非効率的な製造工程とな
る。
るしきい値電圧の変動もしくはスイッチング機能の喪失
の対策として、ゲート絶縁膜51の成膜工程およびゲート
絶縁膜成膜以後の工程における最高温度を、約900 ℃以
下の低温化することでゲート絶縁膜中に発生する固定電
荷量を少なくするという努力がなされている。しかし、
現在の製造工程では、ゲート電極６を同一マスクとして
ｐ形ベース層３とｎ+ ソース層４を形成するセルフアラ
イメント法を採用しており、ベース層３の拡散とソース
層４のアニールには高温中で短時間の工程条件を用いて
効率的製造を行っている。これに対し、耐放射線性を向
上させるために、ゲート絶縁膜成膜工程およびそれ以後
の工程の温度を低温化した場合、ゲート絶縁膜51成膜工
程、ｐ形ベース層３形成工程、ソース層４形成工程時等
の加熱あるいは拡散時間が通常の高温条件時より数十倍
〜数百倍と非常に長くなり、非効率的な製造工程とな
る。
【００１０】一方、ゲート絶縁膜成膜以前にｐ形ベース
層３およびソース層４を形成する場合には、レジストマ
スクで不純物の導入を行うために、ｐ形ベース層形成時
に一旦、レジストを除去することからセルフアライメン
ト構造とはならず、結果的にチャネル長が長くなり、Ｒ
DS(on)が増加するという、素子の電気特性の低下を伴う
不利な工程となっていた。
層３およびソース層４を形成する場合には、レジストマ
スクで不純物の導入を行うために、ｐ形ベース層形成時
に一旦、レジストを除去することからセルフアライメン
ト構造とはならず、結果的にチャネル長が長くなり、Ｒ
DS(on)が増加するという、素子の電気特性の低下を伴う
不利な工程となっていた。
【００１１】この問題はＩＧＢＴにおいても同様であ
り、また宇宙空間で使用するために放射線を浴びる素子
に対しても同様に起こる。本発明の目的は、上述の問題
を解決し、拡散あるいはアニール工程は高温で短時間で
行うが、ゲート絶縁膜の成膜およびそれ以後の工程は高
温にならぬようにして、放射線照射による特性劣化を防
ぎ、かつチャネル長の長くなることによる特性低下もな
いＭＯＳ型半導体素子の効率的な製造方法を提供するこ
とにある。
り、また宇宙空間で使用するために放射線を浴びる素子
に対しても同様に起こる。本発明の目的は、上述の問題
を解決し、拡散あるいはアニール工程は高温で短時間で
行うが、ゲート絶縁膜の成膜およびそれ以後の工程は高
温にならぬようにして、放射線照射による特性劣化を防
ぎ、かつチャネル長の長くなることによる特性低下もな
いＭＯＳ型半導体素子の効率的な製造方法を提供するこ
とにある。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、第一導電形の半導体層の表面層に選択
的に第二導電形の第一領域を形成する工程と、前記半導
体層の表面層に選択的に第一導電形の第二領域を形成す
る工程と、前記半導体層の表面上にゲート絶縁膜を形成
し、そのゲート絶縁膜の上にゲート電極を形成する工程
とを含む、第一領域の表面層内に選択的に形成された第
二領域を有し、第一領域の第一導電形層の露出部と第二
領域とにはさまれた部分の上にゲート絶縁膜を介してゲ
ート電極を備えたＭＯＳ型半導体素子の製造方法におい
て、第一領域および第二領域を形成する工程を同一マス
クを用いての不純物導入によって行い、その工程の後で
ゲート絶縁膜およびゲート電極を形成する工程を行うも
のとする。そして、第一領域および第二領域の形成に用
いるマスクが熱酸化膜からなること、あるいは異なる材
料の膜を積層してなることが有効である。また、製造さ
れるＭＯＳ型半導体素子が人工衛星内もしくは原子力施
設内で用いられることが有効である。
めに、本発明は、第一導電形の半導体層の表面層に選択
的に第二導電形の第一領域を形成する工程と、前記半導
体層の表面層に選択的に第一導電形の第二領域を形成す
る工程と、前記半導体層の表面上にゲート絶縁膜を形成
し、そのゲート絶縁膜の上にゲート電極を形成する工程
とを含む、第一領域の表面層内に選択的に形成された第
二領域を有し、第一領域の第一導電形層の露出部と第二
領域とにはさまれた部分の上にゲート絶縁膜を介してゲ
ート電極を備えたＭＯＳ型半導体素子の製造方法におい
て、第一領域および第二領域を形成する工程を同一マス
クを用いての不純物導入によって行い、その工程の後で
ゲート絶縁膜およびゲート電極を形成する工程を行うも
のとする。そして、第一領域および第二領域の形成に用
いるマスクが熱酸化膜からなること、あるいは異なる材
料の膜を積層してなることが有効である。また、製造さ
れるＭＯＳ型半導体素子が人工衛星内もしくは原子力施
設内で用いられることが有効である。
【００１３】
【作用】ＭＯＳＦＥＴあるいはＩＧＢＴでベース層とな
る第一領域とソース層となる第二領域と同一マスクを用
いてセルフアライメント法で形成することにより、チャ
ネル形成領域をはさむ第二領域の縁部と第一領域の縁部
を精度よく近付けることができ、チャネル抵抗が非常に
小さくなってオン抵抗が低く抑えられる。そして、第
一、第二領域形成後、ゲート絶縁膜を形成するので、拡
散あるいはアニール工程は高温で行ってもゲート絶縁膜
の成膜およびその後の工程における最高温度を低く抑え
ることができ、放射線照射によりゲート絶縁膜中に発生
する固定電荷の量を少なくすることができる。
る第一領域とソース層となる第二領域と同一マスクを用
いてセルフアライメント法で形成することにより、チャ
ネル形成領域をはさむ第二領域の縁部と第一領域の縁部
を精度よく近付けることができ、チャネル抵抗が非常に
小さくなってオン抵抗が低く抑えられる。そして、第
一、第二領域形成後、ゲート絶縁膜を形成するので、拡
散あるいはアニール工程は高温で行ってもゲート絶縁膜
の成膜およびその後の工程における最高温度を低く抑え
ることができ、放射線照射によりゲート絶縁膜中に発生
する固定電荷の量を少なくすることができる。
【００１４】
【実施例】図１(a) 〜(i) は本発明の一実施例のｎチャ
ネルＭＯＳ型半導体素子の製造工程を順に示し、図２、
図３と共通の部分には同一の符号が付されている。先
ず、既に深いｐ+ 拡散層８を形成したｎ- シリコン基板
１の表面上に厚い酸化層13を成長させておく。そして、
フォトリソグラフィとエッチングによってマスク部分を
残して薄い酸化膜14を形成し、ほう素イオン( Ｂ+ )15
の注入を適当なエネルギーで行えば、Ｂ+ は薄い酸化膜
の部分にのみ注入される〔同図(a) 〕。次いで、拡散に
よりｐ形ベース層３を形成する〔同図(b) 〕。このあ
と、フォトリソグラフィによってレジストマスク16を形
成し、Ｂ+ 15の注入を適当なエネルギーで行い〔同図
(c) 〕、次いでレジストマスク16を剥離した後アニール
してｐ+ 層９を形成する〔同図(d) 〕。そのあと、再度
フォトリソグラフィによりレジストマスク17を形成し、
そのマスクと酸化層マスク13とを用いてひ素イオン(As
+ )18 の注入を適当なエネルギーで行い〔同図(e) 〕、
レジストマスク17を剥離した後アニールしてｎ+ ソース
層４を形成する〔同図(f) 〕。次に、酸化膜14および酸
化層マスク13をエッチングによって除去し〔同図(g)
〕、その表面にゲート絶縁膜51を形成する〔同図(h)
〕。そして、その上に多結晶シリコン層を形成し、フ
ォトリソグラフィ、エッチングを行ってゲート電極６を
形成し、絶縁層の成膜およびフォトリソグラフィ、エッ
チングによるパターニングを行って絶縁膜52を形成して
セル構造を完成する〔同図(i) 〕。
ネルＭＯＳ型半導体素子の製造工程を順に示し、図２、
図３と共通の部分には同一の符号が付されている。先
ず、既に深いｐ+ 拡散層８を形成したｎ- シリコン基板
１の表面上に厚い酸化層13を成長させておく。そして、
フォトリソグラフィとエッチングによってマスク部分を
残して薄い酸化膜14を形成し、ほう素イオン( Ｂ+ )15
の注入を適当なエネルギーで行えば、Ｂ+ は薄い酸化膜
の部分にのみ注入される〔同図(a) 〕。次いで、拡散に
よりｐ形ベース層３を形成する〔同図(b) 〕。このあ
と、フォトリソグラフィによってレジストマスク16を形
成し、Ｂ+ 15の注入を適当なエネルギーで行い〔同図
(c) 〕、次いでレジストマスク16を剥離した後アニール
してｐ+ 層９を形成する〔同図(d) 〕。そのあと、再度
フォトリソグラフィによりレジストマスク17を形成し、
そのマスクと酸化層マスク13とを用いてひ素イオン(As
+ )18 の注入を適当なエネルギーで行い〔同図(e) 〕、
レジストマスク17を剥離した後アニールしてｎ+ ソース
層４を形成する〔同図(f) 〕。次に、酸化膜14および酸
化層マスク13をエッチングによって除去し〔同図(g)
〕、その表面にゲート絶縁膜51を形成する〔同図(h)
〕。そして、その上に多結晶シリコン層を形成し、フ
ォトリソグラフィ、エッチングを行ってゲート電極６を
形成し、絶縁層の成膜およびフォトリソグラフィ、エッ
チングによるパターニングを行って絶縁膜52を形成して
セル構造を完成する〔同図(i) 〕。
【００１５】マスク13の材質としては、ベース層３を形
成する際の高温度に対しても安定であり、亀裂が入った
り、変形したり、膜質が変化したりすることが起こりに
くく、また図１(g) の工程でエッチングにより除去する
際にも、バッファドふっ酸溶液で比較的簡単に、しかも
ソース層４、高不純物濃度領域８、９を含むベース層３
およびドレイン層２の表面をエッチングすることなく実
施することができる点で熱酸化シリコン膜が優れてい
る。
成する際の高温度に対しても安定であり、亀裂が入った
り、変形したり、膜質が変化したりすることが起こりに
くく、また図１(g) の工程でエッチングにより除去する
際にも、バッファドふっ酸溶液で比較的簡単に、しかも
ソース層４、高不純物濃度領域８、９を含むベース層３
およびドレイン層２の表面をエッチングすることなく実
施することができる点で熱酸化シリコン膜が優れてい
る。
【００１６】これらの工程によれば、チャネル領域長さ
ｌがレジストマスクによる製造法に比べて２分の１以下
になり、チャネル抵抗も小さくなるのでＲDS(on)も小さ
くなる。また、ゲート絶縁膜51形成後にベース層３の拡
散や、高不純物濃度層９のアニール、ソース層４のアニ
ールを低温で行う製造法に比べて、ベース層３の拡散お
よびソース層４のアニールを高温で行うことができるの
で、工程時間を数分の１から数百分の１と非常に短時間
でできる。
ｌがレジストマスクによる製造法に比べて２分の１以下
になり、チャネル抵抗も小さくなるのでＲDS(on)も小さ
くなる。また、ゲート絶縁膜51形成後にベース層３の拡
散や、高不純物濃度層９のアニール、ソース層４のアニ
ールを低温で行う製造法に比べて、ベース層３の拡散お
よびソース層４のアニールを高温で行うことができるの
で、工程時間を数分の１から数百分の１と非常に短時間
でできる。
【００１７】図５(a) 〜(i) は、やはりｎチャネルのＭ
ＯＳ型半導体素子の製造のための別の実施例の工程を示
し、図１、図２、図３と共通の部分には同一の符号が付
されている。この場合は、ｎ- シリコン基板１上に薄め
の酸化膜14を形成し、その上にＣＶＤ法による酸化シリ
コン、多結晶シリコンあるいは窒化シリコンからなるマ
スク層23を被着し、フォトリソグラフィによって窓開け
を行い、マスクのパターンを形成し、適当なエネルギー
でＢ+ 15の注入を行う〔同図(a) 〕。このあとの、同図
(b) におけるベース層３の形成、同図(c) におけるレジ
ストマスクの16形成およびＢ+ 15の注入、同図(d) にお
けるレジストマスク16の剥離およびｐ+層９の形成、同
図(e) におけるレジストマスク形成およびAs+ 18の注
入、同図(f) におけるレジストマスク17の剥離およびソ
ース層４の形成、同図(g) における酸化膜14およびマス
ク層23の除去、同図(h) におけるゲート絶縁膜51の形
成、同図(i) におけるゲート電極６の形成、絶縁層52の
成膜およびパターニングは図１(b) 〜(i) と同様であ
る。
ＯＳ型半導体素子の製造のための別の実施例の工程を示
し、図１、図２、図３と共通の部分には同一の符号が付
されている。この場合は、ｎ- シリコン基板１上に薄め
の酸化膜14を形成し、その上にＣＶＤ法による酸化シリ
コン、多結晶シリコンあるいは窒化シリコンからなるマ
スク層23を被着し、フォトリソグラフィによって窓開け
を行い、マスクのパターンを形成し、適当なエネルギー
でＢ+ 15の注入を行う〔同図(a) 〕。このあとの、同図
(b) におけるベース層３の形成、同図(c) におけるレジ
ストマスクの16形成およびＢ+ 15の注入、同図(d) にお
けるレジストマスク16の剥離およびｐ+層９の形成、同
図(e) におけるレジストマスク形成およびAs+ 18の注
入、同図(f) におけるレジストマスク17の剥離およびソ
ース層４の形成、同図(g) における酸化膜14およびマス
ク層23の除去、同図(h) におけるゲート絶縁膜51の形
成、同図(i) におけるゲート電極６の形成、絶縁層52の
成膜およびパターニングは図１(b) 〜(i) と同様であ
る。
【００１８】これらの工程によったものも前述のものと
同じく、チャネル領域長さｌはレジストマスクのみによ
る製造法に比べて２分の１以下になり、チャネル抵抗も
小さくなってＲDS(on)が小さくなると共に、ゲート絶縁
膜51形成後にベース層３の拡散、高不純物濃度層９のア
ニールあるいはソース層４のアニールを低温で行う製造
法に比べて非常に短時間で形成できる。
同じく、チャネル領域長さｌはレジストマスクのみによ
る製造法に比べて２分の１以下になり、チャネル抵抗も
小さくなってＲDS(on)が小さくなると共に、ゲート絶縁
膜51形成後にベース層３の拡散、高不純物濃度層９のア
ニールあるいはソース層４のアニールを低温で行う製造
法に比べて非常に短時間で形成できる。
【００１９】以上の実施例ではｎチャネルの素子だけに
関して述べたわけであるが、これがｐチャネルの素子に
も応用できること、電力用ＭＯＳＦＥＴやＩＧＢＴ以外
のＭＯＳ型半導体素子にも応用できることはいうまでも
ない。
関して述べたわけであるが、これがｐチャネルの素子に
も応用できること、電力用ＭＯＳＦＥＴやＩＧＢＴ以外
のＭＯＳ型半導体素子にも応用できることはいうまでも
ない。
【００２０】
【発明の効果】本発明によれば、ＭＯＳ型半導体素子の
一部がゲート電極直下のチャネル形成領域となる第一領
域およびチャネルへ電荷を供給するための第二領域の形
成を、ゲート電極をマスクとしないで、表面上に形成し
たマスクを用いてのセルフアライメント法による不純物
導入によって行うことにより、それらの領域の形成ある
いはラッチアップ防止のための高不純物濃度層の形成の
工程がゲート絶縁膜形成の前に行われるため、高温で実
施でき、工程時間が短くなる。そして、ゲート絶縁膜は
900 ℃以下の低温で形成することができ、それ以後の工
程で900 ℃を超える高温にさらされることもないため、
放射線照射時にゲート絶縁膜に発生する固定電荷量を低
減することができ、耐放射線性を備えたＭＯＳ型半導体
素子が低いコストで製造可能になる。しかも、第一、第
二領域がセルフアライメント法で形成できるため、両者
の位置関係の精度が良好でチャネル長が短くなり、オン
抵抗が小さい素子が得られる。
一部がゲート電極直下のチャネル形成領域となる第一領
域およびチャネルへ電荷を供給するための第二領域の形
成を、ゲート電極をマスクとしないで、表面上に形成し
たマスクを用いてのセルフアライメント法による不純物
導入によって行うことにより、それらの領域の形成ある
いはラッチアップ防止のための高不純物濃度層の形成の
工程がゲート絶縁膜形成の前に行われるため、高温で実
施でき、工程時間が短くなる。そして、ゲート絶縁膜は
900 ℃以下の低温で形成することができ、それ以後の工
程で900 ℃を超える高温にさらされることもないため、
放射線照射時にゲート絶縁膜に発生する固定電荷量を低
減することができ、耐放射線性を備えたＭＯＳ型半導体
素子が低いコストで製造可能になる。しかも、第一、第
二領域がセルフアライメント法で形成できるため、両者
の位置関係の精度が良好でチャネル長が短くなり、オン
抵抗が小さい素子が得られる。
【図１】本発明の一実施例のＭＯＳ型半導体素子製造工
程を(a) から(i) までの順に示す断面図
程を(a) から(i) までの順に示す断面図
【図２】電力用ＭＯＳＦＥＴの構造を示す断面図
【図３】ＩＧＢＴの構造を示す断面図
【図４】ＭＯＳ型半導体素子への放射線照射時の挙動を
示す断面図
示す断面図
【図５】本発明の別の実施例のＭＯＳ型半導体素子製造
工程を(a) から(i) までの順に示す断面図
工程を(a) から(i) までの順に示す断面図
１ ｎ- シリコン基板 ３ ｐ形ベース層 ４ ｎ+ ソース層 ５１ ゲート絶縁膜 ６ ゲート電極 １３ 酸化層マスク １４ 酸化膜 １５ ほう素イオン １７ レジストマスク １８ ひ素イオン ２３ マスク層
Claims (5)
- 【請求項１】第一導電形の半導体層の表面層に選択的に
第二導電形の第一領域を形成する工程と、前記半導体層
の表面層に選択的に第一導電形の第二領域を形成する工
程と、前記半導体層の表面上にゲート絶縁膜を形成し、
そのゲート絶縁膜の上にゲート電極を形成する工程とを
含む、第一領域の表面層内に選択的に形成された第二領
域を有し、第一領域の第一導電形層と第二領域とにはさ
まれた部分の上にゲート絶縁膜を介してゲート電極を備
えたＭＯＳ型半導体素子の製造方法において、第一領域
および第二領域を形成する工程を同一マスクを用いての
不純物導入によって行い、その工程の後でゲート絶縁膜
およびゲート電極を形成する工程を行うことを特徴とす
るＭＯＳ型半導体素子の製造方法。 - 【請求項２】第一領域および第二領域の形成に用いるマ
スクが熱酸化膜からなる請求項１記載のＭＯＳ型半導体
素子の製造方法。 - 【請求項３】第一領域および第二領域の形成に用いるマ
スクが異なる材料の膜を積層してなる請求項１記載のＭ
ＯＳ型半導体素子の製造方法。 - 【請求項４】製造されるＭＯＳ型半導体素子が人工衛星
内で用いられる請求項１ないし３のいずれかに記載のＭ
ＯＳ型半導体素子の製造方法。 - 【請求項５】製造されるＭＯＳ型半導体素子が原子力施
設内で用いられる請求項１ないし３のいずれかに記載の
ＭＯＳ型半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02457593A JP3186298B2 (ja) | 1993-02-15 | 1993-02-15 | Ｍｏｓ型半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02457593A JP3186298B2 (ja) | 1993-02-15 | 1993-02-15 | Ｍｏｓ型半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244428A true JPH06244428A (ja) | 1994-09-02 |
| JP3186298B2 JP3186298B2 (ja) | 2001-07-11 |
Family
ID=12141970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02457593A Expired - Lifetime JP3186298B2 (ja) | 1993-02-15 | 1993-02-15 | Ｍｏｓ型半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3186298B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103779414A (zh) * | 2012-10-18 | 2014-05-07 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| US20150056776A1 (en) * | 2013-08-20 | 2015-02-26 | Fuji Electric Co., Ltd. | Method of manufacturing mos-type semiconductor device |
| US9842912B2 (en) | 2015-08-19 | 2017-12-12 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| CN110073504A (zh) * | 2016-11-15 | 2019-07-30 | 信越化学工业株式会社 | 高光电转换效率的太阳能电池、其制造方法、太阳能电池组件和光伏发电系统 |
-
1993
- 1993-02-15 JP JP02457593A patent/JP3186298B2/ja not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103779414A (zh) * | 2012-10-18 | 2014-05-07 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| JP2014099580A (ja) * | 2012-10-18 | 2014-05-29 | Fuji Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
| US9331194B2 (en) | 2012-10-18 | 2016-05-03 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US9608057B2 (en) | 2012-10-18 | 2017-03-28 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| CN103779414B (zh) * | 2012-10-18 | 2018-10-26 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| US20150056776A1 (en) * | 2013-08-20 | 2015-02-26 | Fuji Electric Co., Ltd. | Method of manufacturing mos-type semiconductor device |
| JP2015041644A (ja) * | 2013-08-20 | 2015-03-02 | 富士電機株式会社 | Ｍｏｓ型半導体装置の製造方法 |
| CN104425614A (zh) * | 2013-08-20 | 2015-03-18 | 富士电机株式会社 | Mos型半导体装置的制造方法 |
| US9337288B2 (en) | 2013-08-20 | 2016-05-10 | Fuji Electric Co., Ltd. | Method of manufacturing MOS-type semiconductor device |
| US9842912B2 (en) | 2015-08-19 | 2017-12-12 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| CN110073504A (zh) * | 2016-11-15 | 2019-07-30 | 信越化学工业株式会社 | 高光电转换效率的太阳能电池、其制造方法、太阳能电池组件和光伏发电系统 |
| CN110073504B (zh) * | 2016-11-15 | 2023-04-28 | 信越化学工业株式会社 | 高光电转换效率的太阳能电池、其制造方法、太阳能电池组件和光伏发电系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3186298B2 (ja) | 2001-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5900652A (en) | Apparatus for the localized reduction of the lifetime of charge carriers, particularly in integrated electronic devices | |
| US4946799A (en) | Process for making high performance silicon-on-insulator transistor with body node to source node connection | |
| US5475252A (en) | Process for manufacture of radiation resistant power MOSFET and radiation resistant power MOSFET | |
| US4199773A (en) | Insulated gate field effect silicon-on-sapphire transistor and method of making same | |
| KR100886883B1 (ko) | 순방향 및 역방향 차단 장치 및 그 제조 방법 | |
| US4258465A (en) | Method for fabrication of offset gate MIS device | |
| US4922315A (en) | Control gate lateral silicon-on-insulator bipolar transistor | |
| US3873372A (en) | Method for producing improved transistor devices | |
| JP2023529342A (ja) | 段階的な横方向ドーピングを有する半導体パワーデバイスおよびそのようなデバイスを形成する方法 | |
| US4783688A (en) | Schottky barrier field effect transistors | |
| US5786265A (en) | Methods of forming integrated semiconductor devices having improved channel-stop regions therein, and devices formed thereby | |
| US5731637A (en) | Semiconductor device | |
| JP2814079B2 (ja) | 半導体集積回路とその製造方法 | |
| JP3186298B2 (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| US3860454A (en) | Field effect transistor structure for minimizing parasitic inversion and process for fabricating | |
| US5831318A (en) | Radhard mosfet with thick gate oxide and deep channel region | |
| JPS6136975A (ja) | 半導体装置 | |
| US4923824A (en) | Simplified method of fabricating lightly doped drain insulated gate field effect transistors | |
| JPH01132167A (ja) | 半導体装置 | |
| JP2001111052A (ja) | 半導体装置およびその製造方法 | |
| JPH0575041A (ja) | Ｃｍｏｓ半導体装置 | |
| JPS6115369A (ja) | 半導体装置及びその製造方法 | |
| JP3064003B2 (ja) | 半導体装置の製造方法 | |
| JPH0582791A (ja) | 電力用ｍｏｓｆｅｔおよびその製造方法 | |
| JPH0234937A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080511 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080511 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100511 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100511 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20130511 |