JPH06244660A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPH06244660A JPH06244660A JP3076193A JP3076193A JPH06244660A JP H06244660 A JPH06244660 A JP H06244660A JP 3076193 A JP3076193 A JP 3076193A JP 3076193 A JP3076193 A JP 3076193A JP H06244660 A JPH06244660 A JP H06244660A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- band
- agc
- circuit
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】バースト信号の受信に好適なＡＧＣ引き込み回
路を提供する。 【構成】出力端子７の信号レベルがＡＧＣリファレンス
レベル設定回路１０によって決定されるある一定の信号
レベルになるようにＡＧＣがかかるが、ＡＧＣの引き込
み過程ではループフィルタ帯域を広いほうに固定して引
き込みを早くし、引き込み判定回路１４に入力し、ＡＧ
Ｃを引き込んだと判定した時点でループフィルタ帯域切
替信号１５により帯域可変ループフィルタ１２の帯域を
狭いほうに切り替え、ループを安定させる。
路を提供する。 【構成】出力端子７の信号レベルがＡＧＣリファレンス
レベル設定回路１０によって決定されるある一定の信号
レベルになるようにＡＧＣがかかるが、ＡＧＣの引き込
み過程ではループフィルタ帯域を広いほうに固定して引
き込みを早くし、引き込み判定回路１４に入力し、ＡＧ
Ｃを引き込んだと判定した時点でループフィルタ帯域切
替信号１５により帯域可変ループフィルタ１２の帯域を
狭いほうに切り替え、ループを安定させる。
Description
【０００１】
【産業上の利用分野】この発明は自動利得制御（ＡＧ
Ｃ）回路に関し、特にＡＧＣループの引き込み動作を高
速で行えるように改良することにより、パケット信号の
ような受信タイミングが不確かなバースト信号の受信を
高速に行うことができるようにしたＡＧＣ回路に関す
る。
Ｃ）回路に関し、特にＡＧＣループの引き込み動作を高
速で行えるように改良することにより、パケット信号の
ような受信タイミングが不確かなバースト信号の受信を
高速に行うことができるようにしたＡＧＣ回路に関す
る。
【０００２】
【従来の技術】パケット信号のようなバースト信号を受
信するためには、データ区間の前のプリアンブル区間に
おいてキャリア再生およびクロック再生を行わなければ
ならない。しかし、そのためには、再生動作の前にＡＧ
Ｃが引き込まれている必要がある。すなわち、バースト
信号を受信するためには、プリアンブル区間の最初の非
常に短い時間でＡＧＣを引き込まなければならない。
信するためには、データ区間の前のプリアンブル区間に
おいてキャリア再生およびクロック再生を行わなければ
ならない。しかし、そのためには、再生動作の前にＡＧ
Ｃが引き込まれている必要がある。すなわち、バースト
信号を受信するためには、プリアンブル区間の最初の非
常に短い時間でＡＧＣを引き込まなければならない。
【０００３】図７は、従来のＡＧＣ回路の一例を示した
もので、図７において、１はＩＦ（中間周波）信号が入
力される入力端子、２はＡＧＣバイアス信号１３によっ
て利得が制御される利得可変回路、３はＩＦ信号をベー
スバンド帯域に周波数変換するためのミキサ、４はミキ
サ３に入力するローカル信号発生器、５はベースバンド
信号の不要波を除去するためのＬＰＦ（ローパスフィル
タ）、６はベースバンド帯域の増幅器、７はベースバン
ド信号が出力される出力端子、８はベースバンド信号の
信号レベルを検出し、ＤＣ信号を出力する信号レベル検
出器、９は信号レベル検出黄８の出力とＡＧＣリファレ
ンスレベルとの差を出力する減算器、１０は出力端子７
の信号レベルを決定するためのＡＧＣリファレンスレベ
ル設定回路、１１は増幅器、１９はループフィルタであ
る。
もので、図７において、１はＩＦ（中間周波）信号が入
力される入力端子、２はＡＧＣバイアス信号１３によっ
て利得が制御される利得可変回路、３はＩＦ信号をベー
スバンド帯域に周波数変換するためのミキサ、４はミキ
サ３に入力するローカル信号発生器、５はベースバンド
信号の不要波を除去するためのＬＰＦ（ローパスフィル
タ）、６はベースバンド帯域の増幅器、７はベースバン
ド信号が出力される出力端子、８はベースバンド信号の
信号レベルを検出し、ＤＣ信号を出力する信号レベル検
出器、９は信号レベル検出黄８の出力とＡＧＣリファレ
ンスレベルとの差を出力する減算器、１０は出力端子７
の信号レベルを決定するためのＡＧＣリファレンスレベ
ル設定回路、１１は増幅器、１９はループフィルタであ
る。
【０００４】しかしながら、上記の如き従来のＡＧＣ回
路にあっては、ＡＧＣ動作を安定にするためにＡＧＣの
ループフィルタ１９の帯域を狭くして、ループの応答速
度を遅くする必要があり、このためＡＧＣ引き込みに時
間がかかって、バースト信号の受信ができないという不
具合があった。
路にあっては、ＡＧＣ動作を安定にするためにＡＧＣの
ループフィルタ１９の帯域を狭くして、ループの応答速
度を遅くする必要があり、このためＡＧＣ引き込みに時
間がかかって、バースト信号の受信ができないという不
具合があった。
【０００５】
【発明が解決しようとする課題】上述の如く、従来のＡ
ＧＣ回路では、ＡＧＣ動作を安定にするために、ＡＧＣ
のループフィルタの帯域を狭くして、ループの応答速度
を遅くする必要があり、このためＡＧＣ引き込みに時間
がかかり、バースト信号の受信ができないという不具合
があった。
ＧＣ回路では、ＡＧＣ動作を安定にするために、ＡＧＣ
のループフィルタの帯域を狭くして、ループの応答速度
を遅くする必要があり、このためＡＧＣ引き込みに時間
がかかり、バースト信号の受信ができないという不具合
があった。
【０００６】この発明は、上記の如き従来の課題に鑑み
てなされたもので、その目的とするところは、バースト
信号の受信に好適なＡＧＣ回路を提供することにある。
てなされたもので、その目的とするところは、バースト
信号の受信に好適なＡＧＣ回路を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、自動利得制御ループに設けられたルー
プフィルタの出力に基づき自動利得制御バイアス信号を
形成し、該自動利得制御バイアス信号に対応して入力信
号が加えられる利得可変回路の利得を可変制御する自動
利得制御回路において、前記ループフィルタを帯域可変
フィルタから構成するとともに、前記自動利得制御バイ
アス信号に基づき前記自動利得制御ループの引き込みを
判定して、該判定結果に対応して前記帯域可変フィルタ
の帯域を切り替える自動利得制御引き込み判定回路を設
け、前記自動利得制御ループの引き込み過程においては
前記帯域可変フィルタの帯域を広くし、引き込み完了後
は前記帯域可変フィルタの帯域を狭く設定することを特
徴とする。
に、この発明は、自動利得制御ループに設けられたルー
プフィルタの出力に基づき自動利得制御バイアス信号を
形成し、該自動利得制御バイアス信号に対応して入力信
号が加えられる利得可変回路の利得を可変制御する自動
利得制御回路において、前記ループフィルタを帯域可変
フィルタから構成するとともに、前記自動利得制御バイ
アス信号に基づき前記自動利得制御ループの引き込みを
判定して、該判定結果に対応して前記帯域可変フィルタ
の帯域を切り替える自動利得制御引き込み判定回路を設
け、前記自動利得制御ループの引き込み過程においては
前記帯域可変フィルタの帯域を広くし、引き込み完了後
は前記帯域可変フィルタの帯域を狭く設定することを特
徴とする。
【０００８】
【作用】この発明では、ＡＧＣループのＡＧＣバイアス
信号によりＡＧＣが引き込んだかどうかをＡＧＣ引き込
み判定回路で判定し、帯域可変ループフィルタの帯域を
ＡＧＣ引き込み過程では広くしてループの引き込み速度
を速くし、ＡＧＣの引き込みが完了した時点で狭くして
ループを安定させるようにしている。
信号によりＡＧＣが引き込んだかどうかをＡＧＣ引き込
み判定回路で判定し、帯域可変ループフィルタの帯域を
ＡＧＣ引き込み過程では広くしてループの引き込み速度
を速くし、ＡＧＣの引き込みが完了した時点で狭くして
ループを安定させるようにしている。
【０００９】従って、バースト信号に対して高速にＡＧ
Ｃをかけることができ、確実にバースト信号を受信でき
ることになる。
Ｃをかけることができ、確実にバースト信号を受信でき
ることになる。
【００１０】
【実施例】以下、この発明に係る実施例を図面に基づい
て説明する。なお、上記従来例の説明に用いたものと同
一構成部分には同一符号を付して説明する。
て説明する。なお、上記従来例の説明に用いたものと同
一構成部分には同一符号を付して説明する。
【００１１】図１はこの発明が適用された実施例装置の
全体的な構成を示すブロック図である。
全体的な構成を示すブロック図である。
【００１２】まず、構成を説明すると、１はＩＦ（中間
周波）信号が入力される入力端子、２はＡＧＣバイパス
信号１３によって利得が制御される利得可変回路、３は
ＩＦ信号をベースバンド帯域に周波数変換するためのミ
キサ、４はミキサ３に入力するローカル信号発生器、５
はベースバンド信号の不要波を除去するためのＬＰＦ
（ローパスフィルタ）、６はベースバンド帯域の増幅
器、７はベースバンド信号が出力される出力端子、８は
ベースバンド信号の信号レベルを検出し、ＤＣ信号を出
力する信号レベル検出器、９は信号レベル検出黄８の出
力とＡＧＣリファレンスレベルとの差を出力する減算
器、１０は出力端子７の信号レベルを決定するためのＡ
ＧＣリファレンスレベル設定回路、１１は増幅器であ
り、以上の構成は図７に示した従来例のものと同じであ
る。
周波）信号が入力される入力端子、２はＡＧＣバイパス
信号１３によって利得が制御される利得可変回路、３は
ＩＦ信号をベースバンド帯域に周波数変換するためのミ
キサ、４はミキサ３に入力するローカル信号発生器、５
はベースバンド信号の不要波を除去するためのＬＰＦ
（ローパスフィルタ）、６はベースバンド帯域の増幅
器、７はベースバンド信号が出力される出力端子、８は
ベースバンド信号の信号レベルを検出し、ＤＣ信号を出
力する信号レベル検出器、９は信号レベル検出黄８の出
力とＡＧＣリファレンスレベルとの差を出力する減算
器、１０は出力端子７の信号レベルを決定するためのＡ
ＧＣリファレンスレベル設定回路、１１は増幅器であ
り、以上の構成は図７に示した従来例のものと同じであ
る。
【００１３】ところで、本実施例では以上の構成に加え
て、ループフィルタ帯域切替信号１５によって帯域を変
えることのできる帯域可変ループフィルタ１２、利得可
変回路２の利得を制御するためのＡＧＣバイパス信号１
３によりＡＧＣが引き込まれたか否かを判定し、ループ
フィルタ帯域切替信号１５を出力するＡＧＣ引き込み判
定回路１４が設けられ、ＡＧＣ引き込み判定回路１４よ
り帯域可変ループフィルタ１２に対してループフィルタ
帯域切替信号１５を出力している。
て、ループフィルタ帯域切替信号１５によって帯域を変
えることのできる帯域可変ループフィルタ１２、利得可
変回路２の利得を制御するためのＡＧＣバイパス信号１
３によりＡＧＣが引き込まれたか否かを判定し、ループ
フィルタ帯域切替信号１５を出力するＡＧＣ引き込み判
定回路１４が設けられ、ＡＧＣ引き込み判定回路１４よ
り帯域可変ループフィルタ１２に対してループフィルタ
帯域切替信号１５を出力している。
【００１４】以上が本実施例の構成であるが、次にその
動作を説明する。
動作を説明する。
【００１５】まず、ＩＦ信号が入力端子１に入力されて
いないときには、利得可変回路２はＡＧＣバイパス信号
１３により最大利得に、帯域可変ループフィルタ１２の
ループ帯域は広帯域になっている。
いないときには、利得可変回路２はＡＧＣバイパス信号
１３により最大利得に、帯域可変ループフィルタ１２の
ループ帯域は広帯域になっている。
【００１６】次に、バースト信号が入力端子１より入力
されると、利得可変回路２を通り、ミキサ３でベースバ
ンド帯域に周波数変換され、さらにＬＰＦ５で不要波が
除去された後、増幅器６で増幅される。そして、信号レ
ベル検出器８でベースバンド信号の信号レベルを検出
し、その出力とＡＧＣリファレンスレベル設定回路１０
のレベルとの差を減算器９で演算し、増幅器１１で増幅
した後、帯域可変ループフィルタ１２を通してＡＧＣバ
イパス信号１３として利得可変回路２にフィードバック
される。
されると、利得可変回路２を通り、ミキサ３でベースバ
ンド帯域に周波数変換され、さらにＬＰＦ５で不要波が
除去された後、増幅器６で増幅される。そして、信号レ
ベル検出器８でベースバンド信号の信号レベルを検出
し、その出力とＡＧＣリファレンスレベル設定回路１０
のレベルとの差を減算器９で演算し、増幅器１１で増幅
した後、帯域可変ループフィルタ１２を通してＡＧＣバ
イパス信号１３として利得可変回路２にフィードバック
される。
【００１７】以上のようなループにより、出力端子７の
信号レベルがＡＧＣリファレンスレベル設定回路１０に
よって決定されるある一定の信号レベルになるようにＡ
ＧＣがかかる。
信号レベルがＡＧＣリファレンスレベル設定回路１０に
よって決定されるある一定の信号レベルになるようにＡ
ＧＣがかかる。
【００１８】ところで、ＡＧＣの引き込み過程ではルー
プフィルタ帯域を広いほうに固定しておき、引き込み速
度を速くするが、ループフィルタ帯域が広いままだとル
ープが安定しないため、受信性能が劣化する。
プフィルタ帯域を広いほうに固定しておき、引き込み速
度を速くするが、ループフィルタ帯域が広いままだとル
ープが安定しないため、受信性能が劣化する。
【００１９】そこで、本実施例では、ＡＧＣバイパス信
号１３を引き込み判定回路１４に入力し、ＡＧＣを引き
込んだと判定した時点でループフィルタ帯域切替信号１
５により帯域可変ループフィルタ１２の帯域を狭いほう
に切り替え、ループを安定させるようにしている。
号１３を引き込み判定回路１４に入力し、ＡＧＣを引き
込んだと判定した時点でループフィルタ帯域切替信号１
５により帯域可変ループフィルタ１２の帯域を狭いほう
に切り替え、ループを安定させるようにしている。
【００２０】以上のように、本実施例では、ＡＧＣのル
ープフィルタ帯域を、信号がないときは広くしておき、
信号が入ってきてＡＧＣループが引き込みを完了した時
点で帯域を狭いほうに切り替え、ループを安定させる。
これにより、バースト信号に対する受信が確実にできる
ことになる。
ープフィルタ帯域を、信号がないときは広くしておき、
信号が入ってきてＡＧＣループが引き込みを完了した時
点で帯域を狭いほうに切り替え、ループを安定させる。
これにより、バースト信号に対する受信が確実にできる
ことになる。
【００２１】図２は、入力端子１にバースト信号が入力
されたときの各信号の変化の状態を示すタイムチァート
であり、（ａ）は入力端子１のＩＦ信号波形の包絡線、
（ｂ）は出力端子７のベースバンド波形の包絡線、
（ｃ）はＡＧＣバイアス信号の波形を示す。同図におい
て、Ｔ１の区間は、バースト信号が入力されてすぐのた
め、ＡＧＣがまだかかっておらず、利得可変回路２が最
大利得になっている区間である。Ｔ２の区間は、ＡＧＣ
の引き込み過程であり、出力端子７のベースバンド信号
がある一定レベルに近づいている区間である。Ｔ１，Ｔ
２の区間は、帯域可変ループフィルタ１２のフィルタ帯
域は広帯域になっている。そして、Ｔ３の区間は、ＡＧ
Ｃの引き込みが終了し、ループフィルタ帯域が狭い方に
切り替わっている区間である。
されたときの各信号の変化の状態を示すタイムチァート
であり、（ａ）は入力端子１のＩＦ信号波形の包絡線、
（ｂ）は出力端子７のベースバンド波形の包絡線、
（ｃ）はＡＧＣバイアス信号の波形を示す。同図におい
て、Ｔ１の区間は、バースト信号が入力されてすぐのた
め、ＡＧＣがまだかかっておらず、利得可変回路２が最
大利得になっている区間である。Ｔ２の区間は、ＡＧＣ
の引き込み過程であり、出力端子７のベースバンド信号
がある一定レベルに近づいている区間である。Ｔ１，Ｔ
２の区間は、帯域可変ループフィルタ１２のフィルタ帯
域は広帯域になっている。そして、Ｔ３の区間は、ＡＧ
Ｃの引き込みが終了し、ループフィルタ帯域が狭い方に
切り替わっている区間である。
【００２２】図３は、利得可変回路２の特性を示す図で
ある。同図に示すごとく、ＡＧＣバイアス信号１３が大
きいときは利得可変回路２の利得は小さくなり、ＡＧＣ
バイアス信号１３が小さいときは利得可変回路２の利得
は大きくなるようにしている。 図４は、帯域可変ルー
プフィルタ１２の詳細図である。同図において、１２１
はＡＧＣ引き込み判定回路１４から出力されるループフ
ィルタ切り替え信号１５により切り替わるスイッチ、１
２２はＡＧＣループが発振しない程度に帯域の広い広帯
域ループフィルタ、１２３はＡＧＣループを安定させる
ための狭帯域ループフィルタである。
ある。同図に示すごとく、ＡＧＣバイアス信号１３が大
きいときは利得可変回路２の利得は小さくなり、ＡＧＣ
バイアス信号１３が小さいときは利得可変回路２の利得
は大きくなるようにしている。 図４は、帯域可変ルー
プフィルタ１２の詳細図である。同図において、１２１
はＡＧＣ引き込み判定回路１４から出力されるループフ
ィルタ切り替え信号１５により切り替わるスイッチ、１
２２はＡＧＣループが発振しない程度に帯域の広い広帯
域ループフィルタ、１２３はＡＧＣループを安定させる
ための狭帯域ループフィルタである。
【００２３】この構成において、ＡＧＣが引き込んでい
ない間はループフィルタ切り替え信号１５によりスイッ
チ１２１は広帯域ループフィルタ１２２側に接続され、
ＡＧＣが引き込みを完了したらスイッチ１２１は広帯域
ループフィルタ１２３側に接続される。
ない間はループフィルタ切り替え信号１５によりスイッ
チ１２１は広帯域ループフィルタ１２２側に接続され、
ＡＧＣが引き込みを完了したらスイッチ１２１は広帯域
ループフィルタ１２３側に接続される。
【００２４】図５は、ＡＧＣ引き込み判定回路１４の詳
細図である。同図において、１４１はＡＧＣバイアス信
号１３をディジタルデータに変換するためのＡ／Ｄコン
バータ、１４２はＡ／Ｄコンバータ１４１の出力を記憶
するための第１のメモリ、１４３は第１のメモリ１４２
の出力を記憶するための第２のメモリ、１４４は第１の
メモリ１４２と第２のメモリ１４３のデータの差を出力
する減算器、１４５は減算器１４４の出力を比較するた
めの第１の比較器、１４６はＡＧＣバイアス信号１３を
比較するための第２の比較器、１４７は第１の比較器１
４５と第２の比較器１４６の論理積をとるＡＮＤ回路で
ある。
細図である。同図において、１４１はＡＧＣバイアス信
号１３をディジタルデータに変換するためのＡ／Ｄコン
バータ、１４２はＡ／Ｄコンバータ１４１の出力を記憶
するための第１のメモリ、１４３は第１のメモリ１４２
の出力を記憶するための第２のメモリ、１４４は第１の
メモリ１４２と第２のメモリ１４３のデータの差を出力
する減算器、１４５は減算器１４４の出力を比較するた
めの第１の比較器、１４６はＡＧＣバイアス信号１３を
比較するための第２の比較器、１４７は第１の比較器１
４５と第２の比較器１４６の論理積をとるＡＮＤ回路で
ある。
【００２５】この構成において、ＡＧＣバイアス信号１
３はＡ／Ｄコンバータ１４１でディジタルデータに変換
され、第１のメモリ１４２はこのディジタルデータを一
定時間おきに取り込む。また、第２のメモリ１４３は第
１のメモリ１４２が現在記憶しているデータの１つ前の
データを記憶する。そして、減算器１４４で第１のメモ
リ１４２と第２のメモリ１４３のデータの差をとり、第
１の比較器１４５でその差を検出し、ある値以下であっ
た場合にループフィルタを狭帯域にする信号を出力す
る。これにより、ＡＧＣバイアス信号１３の変化が少な
くなったかどうか、つまりＡＧＣが引き込んだかどうか
を判定することができる。ただし、バースト信号が入力
端子１に入力されていないとき及びバースト信号が入力
された直後は、ＡＧＣバイアス信号１３の変化量は少な
いので、ここでループフィルタが狭帯域にならないよう
にするため、第２の比較器１４６でＡＧＣバイアス信号
１３のレベルを判定し、ＡＮＤ回路１４７でレベルが高
いときのみ第１の比較器１４５の出力を有効とする。
３はＡ／Ｄコンバータ１４１でディジタルデータに変換
され、第１のメモリ１４２はこのディジタルデータを一
定時間おきに取り込む。また、第２のメモリ１４３は第
１のメモリ１４２が現在記憶しているデータの１つ前の
データを記憶する。そして、減算器１４４で第１のメモ
リ１４２と第２のメモリ１４３のデータの差をとり、第
１の比較器１４５でその差を検出し、ある値以下であっ
た場合にループフィルタを狭帯域にする信号を出力す
る。これにより、ＡＧＣバイアス信号１３の変化が少な
くなったかどうか、つまりＡＧＣが引き込んだかどうか
を判定することができる。ただし、バースト信号が入力
端子１に入力されていないとき及びバースト信号が入力
された直後は、ＡＧＣバイアス信号１３の変化量は少な
いので、ここでループフィルタが狭帯域にならないよう
にするため、第２の比較器１４６でＡＧＣバイアス信号
１３のレベルを判定し、ＡＮＤ回路１４７でレベルが高
いときのみ第１の比較器１４５の出力を有効とする。
【００２６】次に、図６に図２に示した（Ｔ１＋Ｔ２）
の時間が予め分かっている場合の、ＡＧＣ回路の他の実
施例を示す。なお、同図において図１に示したものと同
一構成部分については同一符号を付して重複した説明は
省略するが、１６はＩＦ信号を２分配するための分配
器、１７はＩＦ信号の有無を検出し、ゲート信号を発生
する検波回路、１８はゲート信号を遅延させるためのシ
フトレジスタである。この構成において、利得可変回路
２の出力を分配器１６で分配し、ＩＦ信号の有無を検波
回路１７で検出し、ゲート信号を出力する。そして、シ
フトレジスタ１８である一定時間遅らせ、ループフィル
タ切り替え信号１５の切り替えタイミングが図２に示し
たＴ２区間の最後になるようにする。これにより、図２
に示したものと同様の効果が得られることになる。
の時間が予め分かっている場合の、ＡＧＣ回路の他の実
施例を示す。なお、同図において図１に示したものと同
一構成部分については同一符号を付して重複した説明は
省略するが、１６はＩＦ信号を２分配するための分配
器、１７はＩＦ信号の有無を検出し、ゲート信号を発生
する検波回路、１８はゲート信号を遅延させるためのシ
フトレジスタである。この構成において、利得可変回路
２の出力を分配器１６で分配し、ＩＦ信号の有無を検波
回路１７で検出し、ゲート信号を出力する。そして、シ
フトレジスタ１８である一定時間遅らせ、ループフィル
タ切り替え信号１５の切り替えタイミングが図２に示し
たＴ２区間の最後になるようにする。これにより、図２
に示したものと同様の効果が得られることになる。
【００２７】
【発明の効果】以上説明したように、この発明では、Ａ
ＧＣループのＡＧＣバイアス信号によりＡＧＣが引き込
んだかどうかをＡＧＣ引き込み判定回路で判定し、帯域
可変ループフィルタの帯域をＡＧＣ引き込み過程では広
くしてループの引き込み速度を速くし、ＡＧＣの引き込
みが完了した時点で狭くしてループを安定させるように
している。
ＧＣループのＡＧＣバイアス信号によりＡＧＣが引き込
んだかどうかをＡＧＣ引き込み判定回路で判定し、帯域
可変ループフィルタの帯域をＡＧＣ引き込み過程では広
くしてループの引き込み速度を速くし、ＡＧＣの引き込
みが完了した時点で狭くしてループを安定させるように
している。
【００２８】従って、バースト信号に対して高速にＡＧ
Ｃをかけることができ、確実にバースト信号を受信でき
ることになる。
Ｃをかけることができ、確実にバースト信号を受信でき
ることになる。
【図１】本発明の１実施例を示すブロック図。
【図２】図１に示した入力端子にバースト信号が入力さ
れたときの各信号の変化の状態を示すタイムチァート。
れたときの各信号の変化の状態を示すタイムチァート。
【図３】図１に示した利得可変回路の特性を示す図。
【図４】図１に示した帯域可変ループフィルタの詳細
図。
図。
【図５】図１に示したＡＧＣ引き込み判定回路の詳細
図。
図。
【図６】図２に示した（Ｔ１＋Ｔ２）の時間が予め分か
っている場合のＡＧＣ回路の他の実施例を示す図。
っている場合のＡＧＣ回路の他の実施例を示す図。
【図７】従来のＡＧＣ回路を示す図。
１ 入力端子 ２ 利得可変回路 ３ ミキサ ４ ローカル信号発生器 ５ ＬＰＦ（ローパスフィルタ） ６ 増幅器 ７ 出力端子 ８ 信号レベル検出器 ９ 減算器 １０ ＡＧＣリファレンスレベル設定回路 １１ 増幅器 １２ 帯域可変ループフィルタ１２ １３ ＡＧＣバイパス信号 １４ ＡＧＣ引き込み判定回路１４ １５ ループフィルタ帯域切替信号
Claims (1)
- 【請求項１】 自動利得制御ループに設けられたループ
フィルタの出力に基づき自動利得制御バイアス信号を形
成し、該自動利得制御バイアス信号に対応して入力信号
が加えられる利得可変回路の利得を可変制御する自動利
得制御回路において、 前記ループフィルタを帯域可変フィルタから構成すると
ともに、 前記自動利得制御バイアス信号に基づき前記自動利得制
御ループの引き込みを判定して、該判定結果に対応して
前記帯域可変フィルタの帯域を切り替える自動利得制御
引き込み判定回路を設け、 前記自動利得制御ループの引き込み過程においては前記
帯域可変フィルタの帯域を広くし、引き込み完了後は前
記帯域可変フィルタの帯域を狭く設定することを特徴と
する自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3076193A JPH06244660A (ja) | 1993-02-19 | 1993-02-19 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3076193A JPH06244660A (ja) | 1993-02-19 | 1993-02-19 | 自動利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06244660A true JPH06244660A (ja) | 1994-09-02 |
Family
ID=12312676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3076193A Pending JPH06244660A (ja) | 1993-02-19 | 1993-02-19 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06244660A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6169638B1 (en) | 1996-09-24 | 2001-01-02 | Robert Philip Morling | Automatic gain control circuit and method |
-
1993
- 1993-02-19 JP JP3076193A patent/JPH06244660A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6169638B1 (en) | 1996-09-24 | 2001-01-02 | Robert Philip Morling | Automatic gain control circuit and method |
| EP0831480B1 (en) * | 1996-09-24 | 2001-08-08 | Hewlett-Packard Company, A Delaware Corporation | Data processing apparatus and methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5339452A (en) | Switching diversity reception system | |
| US6795559B1 (en) | Impulse noise reducer detecting impulse noise from an audio signal | |
| JP2000224029A (ja) | 遅延同期ル―プ及びこれに対する制御方法 | |
| US20060014507A1 (en) | Radio receiver | |
| JP3346442B2 (ja) | タイミング抽出回路 | |
| JP3072509B2 (ja) | Ｐａｍ方式通信装置のタイミング制御回路 | |
| JPS6348471B2 (ja) | ||
| JPH06244660A (ja) | 自動利得制御回路 | |
| US8483263B2 (en) | Receiver circuit | |
| JP3262219B2 (ja) | 無線通信装置及びその同期引き込み方法 | |
| JP2514940B2 (ja) | 映像中間周波信号処理回路 | |
| JPH06291686A (ja) | 周波数制御装置 | |
| JPH05227017A (ja) | 収束モード切り換え式ディジタルｐｌｌ装置 | |
| US6657482B2 (en) | Digital filter | |
| JP3304996B2 (ja) | 搬送波再生回路 | |
| JPH08237104A (ja) | ビット位相検出回路およびビット位相同期回路 | |
| KR100276472B1 (ko) | 고화질 텔레비젼의 자동이득 제어방법 | |
| JPH0379888B2 (ja) | ||
| JPH05167570A (ja) | クロック再生回路 | |
| KR100241764B1 (ko) | 고화질 텔레비젼용 자동이득 제어장치 | |
| JP3364795B2 (ja) | 位相同期受信装置 | |
| JP2827581B2 (ja) | ディジタル受信機 | |
| KR930015900A (ko) | 재생 색신호 처리용 자동 위상 제어회로 | |
| JPH11266146A (ja) | フリップフロップ回路及びリタイミング回路 | |
| JPH026691Y2 (ja) |