JPH0624895Y2 - 系統連系装置 - Google Patents
系統連系装置Info
- Publication number
- JPH0624895Y2 JPH0624895Y2 JP1988156043U JP15604388U JPH0624895Y2 JP H0624895 Y2 JPH0624895 Y2 JP H0624895Y2 JP 1988156043 U JP1988156043 U JP 1988156043U JP 15604388 U JP15604388 U JP 15604388U JP H0624895 Y2 JPH0624895 Y2 JP H0624895Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- circuit
- reference signal
- power control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 30
- 230000010363 phase shift Effects 0.000 claims description 7
- 230000006698 induction Effects 0.000 claims description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000005856 abnormality Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、例えばアクティブフィルタ,無効電力補償
装置,太陽電池発電装置,燃料電池発電装置等のよう
に、電圧型インバータ回路を有し電力系統と連系した状
態で用いる系統連系装置に関するものである。特に、商
用の電力系統と連系して有効電力および無効電力,高調
波電圧・電流等の授受を行う電圧型インバータ回路にお
ける有効電力および無効電力の制御にかかる。
装置,太陽電池発電装置,燃料電池発電装置等のよう
に、電圧型インバータ回路を有し電力系統と連系した状
態で用いる系統連系装置に関するものである。特に、商
用の電力系統と連系して有効電力および無効電力,高調
波電圧・電流等の授受を行う電圧型インバータ回路にお
ける有効電力および無効電力の制御にかかる。
第2図は従来の系統連系装置の構成を示す回路図であ
る。この第2図の系統連系装置は、電力系統1に対して
連系用誘導装置である例えば連系リアクトル(連系トラ
ンスも含む)2を介して電圧型インバータ回路3の交流
側端子を接続し、電圧型インバータ回路3の直流側端子
に例えば直流コンデンサ(発電装置の場合は、電池)4
を接続している。この場合、電力系統1の電圧はsで
あり、連系リアクトル2のインピーダンスはjXsであ
り、電圧型インバータ回路3の交流側端子の電圧は1
で、電圧型インバータ回路3から連系リアクトル2を通
して電力系統1へ流入する電流は1である。
る。この第2図の系統連系装置は、電力系統1に対して
連系用誘導装置である例えば連系リアクトル(連系トラ
ンスも含む)2を介して電圧型インバータ回路3の交流
側端子を接続し、電圧型インバータ回路3の直流側端子
に例えば直流コンデンサ(発電装置の場合は、電池)4
を接続している。この場合、電力系統1の電圧はsで
あり、連系リアクトル2のインピーダンスはjXsであ
り、電圧型インバータ回路3の交流側端子の電圧は1
で、電圧型インバータ回路3から連系リアクトル2を通
して電力系統1へ流入する電流は1である。
そして、この系統連系装置は、電力系統1と電圧型イン
バータ回路3との間で連系リアクトル2を介して有効電
力Pおよび無効電力Qの授受を行う。
バータ回路3との間で連系リアクトル2を介して有効電
力Pおよび無効電力Qの授受を行う。
この場合、電圧型インバータ回路3から電力系統1へ送
り込まれる有効電力Pおよび無効電力Qは次のように導
かれる。
り込まれる有効電力Pおよび無効電力Qは次のように導
かれる。
電圧型インバータ回路3の交流側端子の電圧1が例え
ば、1 =ks(cosφ+jsinφ)……(1) で表されるとする。ただし、kは振幅(≒1)で、φは電
圧sと電圧1の位相差(10度以下)である。
ば、1 =ks(cosφ+jsinφ)……(1) で表されるとする。ただし、kは振幅(≒1)で、φは電
圧sと電圧1の位相差(10度以下)である。
この場合に、電圧型インバータ回路3から電力系統1に
流れる電流1は、次式で表される。
流れる電流1は、次式で表される。
今、位相差φは小さく、sinφ≒φ、cosφ≒1とする
と、 となる。したがって、電圧型インバータ回路3から電力
系統1に送り込まれる有効電力Pおよび無効電力Qは、
それぞれ となる。
と、 となる。したがって、電圧型インバータ回路3から電力
系統1に送り込まれる有効電力Pおよび無効電力Qは、
それぞれ となる。
そして、上記有効電力Pおよび無効電力Qを制御するに
は、位相差φが小さく、cosφの変化が少ないので、有
効電力Pは位相差φを変えることにより制御でき、無効
電力Qは振幅kを変えることにより制御できる。
は、位相差φが小さく、cosφの変化が少ないので、有
効電力Pは位相差φを変えることにより制御でき、無効
電力Qは振幅kを変えることにより制御できる。
第3図は、位相差φおよび振幅kを変えることによって
電圧型インバータ回路3から電力系統1へ送り込む有効
電力Pおよび無効電力Qを調整するための電圧型インバ
ータ回路3の制御回路のうち、電圧型インバータ回路3
からの交流側端子に出力させる1を決めるリファレン
ス信号を作成するリファレンス信号作成回路12を示し
ている。
電圧型インバータ回路3から電力系統1へ送り込む有効
電力Pおよび無効電力Qを調整するための電圧型インバ
ータ回路3の制御回路のうち、電圧型インバータ回路3
からの交流側端子に出力させる1を決めるリファレン
ス信号を作成するリファレンス信号作成回路12を示し
ている。
このリファレンス信号作成回路12は、第3図に示すよ
うに、例えば計器用変圧器の二次出力として得られる系
統電圧検出信号Vs′を位相同期回路(PLL回路)5
に加えることにより、系統電圧検出信号Vs′の位相θ
sを検出する。
うに、例えば計器用変圧器の二次出力として得られる系
統電圧検出信号Vs′を位相同期回路(PLL回路)5
に加えることにより、系統電圧検出信号Vs′の位相θ
sを検出する。
一方、有効電力制御系6では、例えばアクティブフィル
タ、無効電力補償装置等においては、直流コンデンサ4
の両端電圧を検出し、この検出電圧に応じた位相φ′を
出力する。そして、加算器7では、位相同期回路5から
出力される位相θsと有効電力制御系6から出力される
位相差φとを加算する。
タ、無効電力補償装置等においては、直流コンデンサ4
の両端電圧を検出し、この検出電圧に応じた位相φ′を
出力する。そして、加算器7では、位相同期回路5から
出力される位相θsと有効電力制御系6から出力される
位相差φとを加算する。
ROM8は、正弦波の波形データを一定位相毎に記憶し
てあり、クロック信号に従って正弦波の波形データ(振
幅は1pu)を順次読み出すようになっており、読み出
す正弦波の波形データの位相が加算器7の出力によって
決まる。デジタル・アナログ変換器9は、ROM8から
出力される波形データをアナログ信号に変換するので、
デジタル・アナログ変換器9からは、系統電圧検出信号
Vs′と同一周波数でかつ系統電圧検出信号Vs′に対
して位相差φを有する振幅が1puの正弦波信号が出力
されることになる。
てあり、クロック信号に従って正弦波の波形データ(振
幅は1pu)を順次読み出すようになっており、読み出
す正弦波の波形データの位相が加算器7の出力によって
決まる。デジタル・アナログ変換器9は、ROM8から
出力される波形データをアナログ信号に変換するので、
デジタル・アナログ変換器9からは、系統電圧検出信号
Vs′と同一周波数でかつ系統電圧検出信号Vs′に対
して位相差φを有する振幅が1puの正弦波信号が出力
されることになる。
無効電力制御系10では、例えば無効電力補償装置にお
いては、電力系統1から負荷(図示せず)に供給される
無効電力を検出し、検出した負荷の無効電力に応じた振
幅kの値を出力する。そして、乗算器11では、デジタ
ル・アナログ変換器9から出力される振幅が1puの正
弦波信号に対して値kを乗じることになり、乗算器11
の出力がリファレンス信号VR1となる。
いては、電力系統1から負荷(図示せず)に供給される
無効電力を検出し、検出した負荷の無効電力に応じた振
幅kの値を出力する。そして、乗算器11では、デジタ
ル・アナログ変換器9から出力される振幅が1puの正
弦波信号に対して値kを乗じることになり、乗算器11
の出力がリファレンス信号VR1となる。
そして、このリファレンス信号VR1がパルス幅変調回路
(図示せず)において方形波信号に変換され、得られた
方形波信号に従って電圧型インバータ回路3の各スイッ
チング素子がオンオフ制御されることになり、有効電力
Pおよび無効電力Qが電圧型インバータ回路3から電力
系統1へ送り込まれることになる。
(図示せず)において方形波信号に変換され、得られた
方形波信号に従って電圧型インバータ回路3の各スイッ
チング素子がオンオフ制御されることになり、有効電力
Pおよび無効電力Qが電圧型インバータ回路3から電力
系統1へ送り込まれることになる。
この結果、この系統連系装置においては、例えば、直流
コンデンサ4の電圧が一定になるように有効電力Pが制
御されるとともに、負荷が消費する無効電力をキャンセ
ルするように無効電力Qが制御されることになる。
コンデンサ4の電圧が一定になるように有効電力Pが制
御されるとともに、負荷が消費する無効電力をキャンセ
ルするように無効電力Qが制御されることになる。
ところが、この系統連系装置では、電圧型インバータ回
路3を制御する制御回路のうち、電圧型インバータ回路
3からの交流側端子に出力させる電圧1を決めるリフ
ァレンス信号VR1を作成するリファレンス信号作成回路
12がアナログ回路とデジタル回路の混成回路からな
り、構成が複雑で高価になるという問題があった。
路3を制御する制御回路のうち、電圧型インバータ回路
3からの交流側端子に出力させる電圧1を決めるリフ
ァレンス信号VR1を作成するリファレンス信号作成回路
12がアナログ回路とデジタル回路の混成回路からな
り、構成が複雑で高価になるという問題があった。
また、このリファレンス信号作成回路12は、例えば計
器用変圧器の二次出力として得られる系統電圧検出信号
Vs′をシリーズに処理してリファレンス信号VR1を作
成する構成であったので、どこか1箇所でも異常になる
と、リファレンス信号VR1が異常値になってしまう。例
えば、リファレンス信号VR1が0になると、電圧型イン
バータ回路3の交流側端子の電圧1が0になってしま
う。この電圧型インバータ回路3の電圧1が0の状態
は、電力系統1の短絡と等価な状態であり、電力系統1
から連系リアクトル2および電圧型インバータ回路3を
通して過大な短絡電流が流れることになる。すなわち、
リファレンス信号VR1を作成する回路の故障が電力系統
1の大事故につながり、系統連系装置としての信頼性は
低いものであった。
器用変圧器の二次出力として得られる系統電圧検出信号
Vs′をシリーズに処理してリファレンス信号VR1を作
成する構成であったので、どこか1箇所でも異常になる
と、リファレンス信号VR1が異常値になってしまう。例
えば、リファレンス信号VR1が0になると、電圧型イン
バータ回路3の交流側端子の電圧1が0になってしま
う。この電圧型インバータ回路3の電圧1が0の状態
は、電力系統1の短絡と等価な状態であり、電力系統1
から連系リアクトル2および電圧型インバータ回路3を
通して過大な短絡電流が流れることになる。すなわち、
リファレンス信号VR1を作成する回路の故障が電力系統
1の大事故につながり、系統連系装置としての信頼性は
低いものであった。
したがって、この考案の目的は、電圧型インバータ回路
の交流側端子の電圧を決めるリファレンス信号を作成す
るリファレンス信号作成回路の構成を簡略化して低コス
ト化を図ることができるとともに、信頼性を高めること
ができる系統連系装置を提供することである。
の交流側端子の電圧を決めるリファレンス信号を作成す
るリファレンス信号作成回路の構成を簡略化して低コス
ト化を図ることができるとともに、信頼性を高めること
ができる系統連系装置を提供することである。
この考案の系統連系装置は、電力系統に対して連系用誘
導装置を介して電圧型インバータ回路を接続し、電圧型
インバータ回路から電力系統へ有効電力および無効電力
の少なくとも一方を送るようにしている。そして、この
ためにリファレンス信号作成回路でリファレンス信号を
作成し、このリファレンス信号で電圧型インバータ回路
の交流側端子の電圧を決めるようにしている。
導装置を介して電圧型インバータ回路を接続し、電圧型
インバータ回路から電力系統へ有効電力および無効電力
の少なくとも一方を送るようにしている。そして、この
ためにリファレンス信号作成回路でリファレンス信号を
作成し、このリファレンス信号で電圧型インバータ回路
の交流側端子の電圧を決めるようにしている。
この場合、上記リファレンス信号作成回路は、系統電圧
検出信号に対して、系統電圧検出信号に無効電力制御系
の出力信号を乗じた無効電力制御信号および系統電圧検
出信号をπ/2移相した信号に有効電力制御系の出力信
号を乗じた有効電力制御信号の少なくとも一方を加算し
てリファレンス信号とする回路で構成している。
検出信号に対して、系統電圧検出信号に無効電力制御系
の出力信号を乗じた無効電力制御信号および系統電圧検
出信号をπ/2移相した信号に有効電力制御系の出力信
号を乗じた有効電力制御信号の少なくとも一方を加算し
てリファレンス信号とする回路で構成している。
この考案の構成によれば、リファレンス信号作成回路
は、系統電圧検出信号に対して、系統電圧検出信号に無
効電力制御系の出力信号を乗じた無効電力制御信号およ
び系統電圧検出信号をπ/2移相した信号に有効電力制
御系の出力信号を乗じた有効電力制御信号の少なくとも
一方を加算してリファレンス信号とするので、アナログ
処理だけでリファレンス信号を作成することができる。
は、系統電圧検出信号に対して、系統電圧検出信号に無
効電力制御系の出力信号を乗じた無効電力制御信号およ
び系統電圧検出信号をπ/2移相した信号に有効電力制
御系の出力信号を乗じた有効電力制御信号の少なくとも
一方を加算してリファレンス信号とするので、アナログ
処理だけでリファレンス信号を作成することができる。
また、何らかの異常によって無効電力制御信号および有
効電力制御信号の少なくとも一方が零になっても、リフ
ァレンス信号としては系統電圧検出信号が少なくとも出
力され、電圧型インバータ回路の交流側端子の電圧を少
なくとも電力系統の系統電圧と同じ電圧には保持するこ
とができる。
効電力制御信号の少なくとも一方が零になっても、リフ
ァレンス信号としては系統電圧検出信号が少なくとも出
力され、電圧型インバータ回路の交流側端子の電圧を少
なくとも電力系統の系統電圧と同じ電圧には保持するこ
とができる。
この考案の一実施例を第1図に基づいて説明する。この
系統連系装置は、電力系統1と連系リアクトル2と電圧
型インバータ回路3と直流コンデンサ4との接続関係
は、第2図に示した従来例と同じである。従来例とは、
電圧型インバータ回路3を制御する制御回路のうちのリ
ファレンス信号作成回路が相違する。リファレンス信号
作成後の処理は、従来例と同じである。
系統連系装置は、電力系統1と連系リアクトル2と電圧
型インバータ回路3と直流コンデンサ4との接続関係
は、第2図に示した従来例と同じである。従来例とは、
電圧型インバータ回路3を制御する制御回路のうちのリ
ファレンス信号作成回路が相違する。リファレンス信号
作成後の処理は、従来例と同じである。
第1図はこの考案の一実施例におけるリファレンス信号
作成回路27の構成を示すブロツク図である。この第1
図のリファレンス信号作成回路27は、第1図に示すよ
うに、電圧型インバータ回路3から電力系統1へ送り込
むべき無効電力Qに対応する係数k1を発生する無効電
力制御系21と電圧型インバータ回路3から電力系統1
へ送り込むべき有効電力Pに対応する係数k2を発生す
る有効電力制御系22と、例えば計器用変圧器の二次出
力として得られる系統電圧検出信号Vs′にk1を乗じ
る乗算器24と、系統電圧検出信号Vs′の位相をπ/
2移相するπ/2移相回路23と、π/2移相回路23
の出力に係数k2を乗じる乗算器25と、系統電圧検出
信号Vs′と乗算器24,25からそれぞれ出力される
無効電力検出信号VQおよび有効電力検出信号VPとを
加算してリファレンス信号VR2とする乗算器26とで構
成している。
作成回路27の構成を示すブロツク図である。この第1
図のリファレンス信号作成回路27は、第1図に示すよ
うに、電圧型インバータ回路3から電力系統1へ送り込
むべき無効電力Qに対応する係数k1を発生する無効電
力制御系21と電圧型インバータ回路3から電力系統1
へ送り込むべき有効電力Pに対応する係数k2を発生す
る有効電力制御系22と、例えば計器用変圧器の二次出
力として得られる系統電圧検出信号Vs′にk1を乗じ
る乗算器24と、系統電圧検出信号Vs′の位相をπ/
2移相するπ/2移相回路23と、π/2移相回路23
の出力に係数k2を乗じる乗算器25と、系統電圧検出
信号Vs′と乗算器24,25からそれぞれ出力される
無効電力検出信号VQおよび有効電力検出信号VPとを
加算してリファレンス信号VR2とする乗算器26とで構
成している。
この場合、無効電力制御系21では、例えば無効電力補
償装置においては、電力系統1から負荷(図示せず)に
供給される無効電力を検出し、検出した負荷の無効電力
に応じた係数k1の値を出力する。また、高調波補償の
みを行うアクティブフィルタの場合では、一般的に電圧
型インバータ回路3から電力系統1へは無効電力Qは送
り込まないので、電圧型インバータ回路3から電力系統
1へ送り込まれる無効電力Qを零にするために、有効電
力制御系22は電圧型インバータ回路3自身の無効電力
Qを検出し、それに応じた係数k1の値を出力すること
になる。
償装置においては、電力系統1から負荷(図示せず)に
供給される無効電力を検出し、検出した負荷の無効電力
に応じた係数k1の値を出力する。また、高調波補償の
みを行うアクティブフィルタの場合では、一般的に電圧
型インバータ回路3から電力系統1へは無効電力Qは送
り込まないので、電圧型インバータ回路3から電力系統
1へ送り込まれる無効電力Qを零にするために、有効電
力制御系22は電圧型インバータ回路3自身の無効電力
Qを検出し、それに応じた係数k1の値を出力すること
になる。
また、有効電力制御系22では、例えばアクティブフィ
ルタ、無効電力補償装置等においては、直流コンデンサ
4の両端電圧を検出し、この検出電圧に応じた係数k2
を出力する。なお、発電装置の場合は、電池の電圧を検
出し、その電圧値に応じた係数k2の値を出力する。
ルタ、無効電力補償装置等においては、直流コンデンサ
4の両端電圧を検出し、この検出電圧に応じた係数k2
を出力する。なお、発電装置の場合は、電池の電圧を検
出し、その電圧値に応じた係数k2の値を出力する。
そして、上記リファレンス信号VR2が従来例と同様に、
パルス幅変調回路(図示せず)において方形波信号に変
換され、得られた方形波信号に従って電圧型インバータ
回路3の各スイッチング素子がオンオフ制御されること
になり、有効電力Pおよび無効電力Qが電圧型インバー
タ回路3から電力系統1へ送られることになる。
パルス幅変調回路(図示せず)において方形波信号に変
換され、得られた方形波信号に従って電圧型インバータ
回路3の各スイッチング素子がオンオフ制御されること
になり、有効電力Pおよび無効電力Qが電圧型インバー
タ回路3から電力系統1へ送られることになる。
この結果、この系統連系装置においては、例えば無効電
力補償装置の場合、直流コンデンサ4の電圧が一定にな
るように有効電力Pが制御されるとともに、負荷が消費
する無効電力をキャンセルするように無効電力Qが制御
されることになる。
力補償装置の場合、直流コンデンサ4の電圧が一定にな
るように有効電力Pが制御されるとともに、負荷が消費
する無効電力をキャンセルするように無効電力Qが制御
されることになる。
なお、係数k1,k2は、以下の式に基づいて決定され
る。
る。
第(1)式は、φ≒0であることから、1 =ks(1+jφ)……(6) と近似できる。今、振幅kは k=1+k′……(7) と表すことができる。ただし、k′≒0である。
第(7)式を第(6)式に代入すると、1 =(1+k′)・s(1+jφ) =s+k′s+jkφs……(8) となる。
第(8)式の第1項が第1図のリファレンス信号作成回路
27において、系統電圧検出信号Vs′が直接加算器2
6に入力される経路に対応し、第(8)式の第2項が系統
電圧検出信号Vs′が乗算器24を通して加算器26に
入力される無効電力制御用の経路に対応し、第(8)式の
第3項が系統電圧検出信号Vs′がπ/2移相回路23
および乗算器25を通して加算器26に入力される有効
電力制御用の経路に対応する。そして、第(8)式の係数
k′が係数k1に対応し、第(8)式のkφが係数k2に対応
する。
27において、系統電圧検出信号Vs′が直接加算器2
6に入力される経路に対応し、第(8)式の第2項が系統
電圧検出信号Vs′が乗算器24を通して加算器26に
入力される無効電力制御用の経路に対応し、第(8)式の
第3項が系統電圧検出信号Vs′がπ/2移相回路23
および乗算器25を通して加算器26に入力される有効
電力制御用の経路に対応する。そして、第(8)式の係数
k′が係数k1に対応し、第(8)式のkφが係数k2に対応
する。
なお、上記のようになるのは、電力系統1と電圧型イン
バータ回路3とを連系リアクトル2を介して接続したと
きに、連系リアクトル2の両端間に差電圧1ーsが
印加されるが、この差電圧1ーsに対して連系リア
クトル2を流れる電流1がπ/2だけ遅相になるから
である。
バータ回路3とを連系リアクトル2を介して接続したと
きに、連系リアクトル2の両端間に差電圧1ーsが
印加されるが、この差電圧1ーsに対して連系リア
クトル2を流れる電流1がπ/2だけ遅相になるから
である。
この実施例の系統連系装置では、リファレンス信号作成
回路27は、乗算器24にて系統電圧検出信号Vs′に
無効電力制御系21から出力される係数k1を乗じ、系
統電圧検出信号Vs′をπ/2移相回路23でπ/2だ
け移相した信号を乗算器25にて有効電力制御系22か
ら出力される係数k2を乗じ、加算器26で系統電圧検
出信号Vs′と乗算器24から出力される無効電力制御
信号と乗算器25から出力される有効電力制御信号とを
加算し、この加算器26の出力信号をリファレンス信号
とするので、従来例のようなROM等のデジタル回路は
使用せず、アナログ処理だけでリファレンス信号を作成
することができ、演算増幅器を少数使用するだけでリフ
ァレンス信号作成回路27を構成することができ、回路
構成が簡略化され、低コスト化を達成することができ
る。
回路27は、乗算器24にて系統電圧検出信号Vs′に
無効電力制御系21から出力される係数k1を乗じ、系
統電圧検出信号Vs′をπ/2移相回路23でπ/2だ
け移相した信号を乗算器25にて有効電力制御系22か
ら出力される係数k2を乗じ、加算器26で系統電圧検
出信号Vs′と乗算器24から出力される無効電力制御
信号と乗算器25から出力される有効電力制御信号とを
加算し、この加算器26の出力信号をリファレンス信号
とするので、従来例のようなROM等のデジタル回路は
使用せず、アナログ処理だけでリファレンス信号を作成
することができ、演算増幅器を少数使用するだけでリフ
ァレンス信号作成回路27を構成することができ、回路
構成が簡略化され、低コスト化を達成することができ
る。
また、何らかの異常、例えば無効電力制御系21,有効
電力制御系22等の異常によって、乗算器24から出力
される無効電力制御信号および乗算器25から出力され
る有効電力制御信号の少なくとも一方が零になっても、
リファレンス信号VR2としては系統電圧検出信号Vs′
が少なくとも出力され、電圧型インバータ回路3の交流
側端子の電圧1を少なくとも電力系統2の系統電圧
sと同じ電圧には保持することができ、短絡等の電力系
統1の大事故につながることはない。しかも、この系統
電圧検出信号Vs′を直接加算器26に入力する経路
は、単なる線路で形勢されるのみであり、この経路の異
常はほとんどなく、系統連系装置としての信頼性を高め
ることができる。
電力制御系22等の異常によって、乗算器24から出力
される無効電力制御信号および乗算器25から出力され
る有効電力制御信号の少なくとも一方が零になっても、
リファレンス信号VR2としては系統電圧検出信号Vs′
が少なくとも出力され、電圧型インバータ回路3の交流
側端子の電圧1を少なくとも電力系統2の系統電圧
sと同じ電圧には保持することができ、短絡等の電力系
統1の大事故につながることはない。しかも、この系統
電圧検出信号Vs′を直接加算器26に入力する経路
は、単なる線路で形勢されるのみであり、この経路の異
常はほとんどなく、系統連系装置としての信頼性を高め
ることができる。
なお、上記実施例では、電圧型インバータ回路3から電
力系統1へ送り込む有効電力Pおよび無効電力Qの両方
を制御する構成であって、リファレンス信号作成回路2
7も、系統電圧検出信号Vs′に無効電力制御信号およ
び有効電力制御信号の両方を加算するようにしていた
が、無効電力の制御が不要であれば、無効電力制御系2
1および乗算器24は不要である。また、有効電力の制
御が不要であれば、π/2移相回路23,有効電力制御
系22および乗算器25は不要である。
力系統1へ送り込む有効電力Pおよび無効電力Qの両方
を制御する構成であって、リファレンス信号作成回路2
7も、系統電圧検出信号Vs′に無効電力制御信号およ
び有効電力制御信号の両方を加算するようにしていた
が、無効電力の制御が不要であれば、無効電力制御系2
1および乗算器24は不要である。また、有効電力の制
御が不要であれば、π/2移相回路23,有効電力制御
系22および乗算器25は不要である。
この考案の系統連系装置によれば、電力系統と連系する
電圧型インバータ回路の交流側端子の電圧を決めるリフ
ァレンス電圧を作成するリファレンス電圧作成回路を、
系統電圧検出信号に対して、系統電圧検出信号に無効電
力制御系の出力信号を乗じた無効電力制御信号および系
統電圧検出信号をπ/2移相した信号に有効電力制御系
の出力信号を乗じた有効電力制御信号の少なくとも一方
を加算してリファレンス信号とする構成にしているの
で、アナログ処理だけでリファレンス信号を作成するこ
とができ、回路構成が簡略化され、低コスト化を達成す
ることができる。
電圧型インバータ回路の交流側端子の電圧を決めるリフ
ァレンス電圧を作成するリファレンス電圧作成回路を、
系統電圧検出信号に対して、系統電圧検出信号に無効電
力制御系の出力信号を乗じた無効電力制御信号および系
統電圧検出信号をπ/2移相した信号に有効電力制御系
の出力信号を乗じた有効電力制御信号の少なくとも一方
を加算してリファレンス信号とする構成にしているの
で、アナログ処理だけでリファレンス信号を作成するこ
とができ、回路構成が簡略化され、低コスト化を達成す
ることができる。
また、何らかの異常によって無効電力制御信号および有
効電力制御信号の少なくとも一方が零になっても、リフ
ァレンス信号としては系統電圧検出信号が少なくとも出
力され、電圧型インバータ回路の交流側端子の電圧を少
なくとも電力系統の系統電圧と同じ電圧には保持するこ
とができ、短絡等の電力系統の大事故につながることは
ない。したがって、系統連系装置としての信頼性を高め
ることができる。
効電力制御信号の少なくとも一方が零になっても、リフ
ァレンス信号としては系統電圧検出信号が少なくとも出
力され、電圧型インバータ回路の交流側端子の電圧を少
なくとも電力系統の系統電圧と同じ電圧には保持するこ
とができ、短絡等の電力系統の大事故につながることは
ない。したがって、系統連系装置としての信頼性を高め
ることができる。
【図面の簡単な説明】 第1図はこの考案の一実施例の系統連系装置におけるリ
ファレンス信号作成回路の構成を示すブロツク図、第2
図は従来の系統連系装置の全体構成を示すブロツク図、
第3図は系統連系装置中のリファレンス信号作成回路の
従来例の構成を示すブロツク図である。 1…電力系統、2…連系リアクトル、3…電圧型インバ
ータ回路、21…無効電力制御系、22…有効電力制御
系、23…π/2移相回路、24,25…乗算器、26
…加算器、27…リファレンス信号作成回路
ファレンス信号作成回路の構成を示すブロツク図、第2
図は従来の系統連系装置の全体構成を示すブロツク図、
第3図は系統連系装置中のリファレンス信号作成回路の
従来例の構成を示すブロツク図である。 1…電力系統、2…連系リアクトル、3…電圧型インバ
ータ回路、21…無効電力制御系、22…有効電力制御
系、23…π/2移相回路、24,25…乗算器、26
…加算器、27…リファレンス信号作成回路
Claims (1)
- 【請求項1】電力系統に対して連系用誘導装置を介して
接続した電圧型インバータ回路と、この電圧型インバー
タ回路の交流側端子の電圧を決めるリファレンス信号を
作成するリファレンス信号作成回路とを備え、 前記リファレンス信号作成回路を、系統電圧検出信号に
対して、前記系統電圧検出信号に無効電力制御系の出力
信号を乗じた無効電力制御信号および前記系統電圧検出
信号をπ/2移相した信号に有効電力制御系の出力信号
を乗じた有効電力制御信号の少なくとも一方を加算して
リファレンス信号とする回路で構成した系統連系装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988156043U JPH0624895Y2 (ja) | 1988-11-29 | 1988-11-29 | 系統連系装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988156043U JPH0624895Y2 (ja) | 1988-11-29 | 1988-11-29 | 系統連系装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0277722U JPH0277722U (ja) | 1990-06-14 |
| JPH0624895Y2 true JPH0624895Y2 (ja) | 1994-06-29 |
Family
ID=31434217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988156043U Expired - Fee Related JPH0624895Y2 (ja) | 1988-11-29 | 1988-11-29 | 系統連系装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0624895Y2 (ja) |
-
1988
- 1988-11-29 JP JP1988156043U patent/JPH0624895Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0277722U (ja) | 1990-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0492396B1 (en) | Parallel inverter system | |
| JP2526992B2 (ja) | 交流出力変換器の並列運転システム | |
| US5091839A (en) | Method and apparatus for supplying voltage to a three-phase voltage system having a load-carrying neutral conductor with a pulse width modulated three phase invertor | |
| US11177660B2 (en) | System and method for power converter control for virtual impedance | |
| US5594630A (en) | Add-on distortion scrubber for AC power systems | |
| US5065304A (en) | Controller for AC power converter | |
| JPH11127542A (ja) | インバータの単独運転検出方法およびその装置並びにパワーコンディショナ | |
| Ni et al. | Power-compensated triple-vector model predictive direct power control strategy for nonredundant fault-tolerant rectifiers | |
| JPH0783615B2 (ja) | 三相変換器 | |
| JP2000217365A (ja) | 電力変換装置 | |
| JP4673174B2 (ja) | 半導体スイッチの制御装置 | |
| JP2001186663A (ja) | 電源装置 | |
| JP2861313B2 (ja) | 単独・連系運転用インバータの制御回路 | |
| JPH11308871A (ja) | 電力変換装置 | |
| JP2674402B2 (ja) | 交流出力変換器の並列運転制御装置 | |
| JPH08140360A (ja) | 系統連系単相三線インバータ装置 | |
| JPH0515069A (ja) | 3相交流出力変換器の並列運転制御装置 | |
| JPH11225477A (ja) | フィルタリング機能付き正弦波コンバータ | |
| JPS638714B2 (ja) | ||
| JP2785260B2 (ja) | 3相変換装置 | |
| JP3309894B2 (ja) | 自励式無効電力補償装置の制御方法 | |
| JPH066976A (ja) | 電力変換装置及び無停電電源装置 | |
| JP2730383B2 (ja) | 交流出力変換器の並列運転制御装置 | |
| JP3779061B2 (ja) | アクティブフィルタ装置 | |
| JP2002191125A (ja) | 力率改善装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |