JPH06250859A - メモリ−マップド割込み方式 - Google Patents
メモリ−マップド割込み方式Info
- Publication number
- JPH06250859A JPH06250859A JP5649093A JP5649093A JPH06250859A JP H06250859 A JPH06250859 A JP H06250859A JP 5649093 A JP5649093 A JP 5649093A JP 5649093 A JP5649093 A JP 5649093A JP H06250859 A JPH06250859 A JP H06250859A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- bus
- request
- address
- virtual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000556 factor analysis Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【構成】 バス上のアドレス空間に割込み用の空間を割
り付け、そのアドレスに割込み要求元(From部)、
割込み要求先(To部)、割込み要求内容(Vecto
r部)等を含んだ意味を割り付けることを特徴とするメ
モリ−マップド割込み方式である。通例、全バスマスタ
−に同時に割込みを発生させる意味付けをしたアドレス
が含まれる。 【効果】 本発明によれば、複数のバスマスタ−間で1
対1、あるいは、1つのバスマスタ−から他の全バスマ
スタ−に対して簡単に割込みを発生させることができ、
このことにより、マルチCPUシステムを構成したとき
に割込み信号線の数に制限されることなく柔軟に割込み
を掛け合うことが可能となる。
り付け、そのアドレスに割込み要求元(From部)、
割込み要求先(To部)、割込み要求内容(Vecto
r部)等を含んだ意味を割り付けることを特徴とするメ
モリ−マップド割込み方式である。通例、全バスマスタ
−に同時に割込みを発生させる意味付けをしたアドレス
が含まれる。 【効果】 本発明によれば、複数のバスマスタ−間で1
対1、あるいは、1つのバスマスタ−から他の全バスマ
スタ−に対して簡単に割込みを発生させることができ、
このことにより、マルチCPUシステムを構成したとき
に割込み信号線の数に制限されることなく柔軟に割込み
を掛け合うことが可能となる。
Description
【0001】
【産業上の利用分野】本発明はメモリ−マップド割込み
方式、より詳細には、コンピュ−タ機器において割込み
を行なうに当り、バス上のアドレス空間に割込み機能を
割り当てる方式であって、マルチCPUシステム等にお
いては各バスマスタ−が同時に割込みを発生させること
ができ、且つ、バスマスタ−間で任意の相手を指定して
割込みをかけることが可能なメモリ−マップド割込み方
式に関するものである。
方式、より詳細には、コンピュ−タ機器において割込み
を行なうに当り、バス上のアドレス空間に割込み機能を
割り当てる方式であって、マルチCPUシステム等にお
いては各バスマスタ−が同時に割込みを発生させること
ができ、且つ、バスマスタ−間で任意の相手を指定して
割込みをかけることが可能なメモリ−マップド割込み方
式に関するものである。
【0002】
【従来の技術】従来バスを通した割込み機能は、専用的
に設けられた割込み信号を使用して行なわれていた。そ
のため、使用できる割込みレベルが専用の割込み信号の
線数によって制限されてしまい、割込みレベル数を多く
することは困難であった。また、複数のバスマスタ−間
で割込み信号を共有するため、マルチCPUシステムに
おける割込みの使用においては大きな制限を受けざるを
得なかった。更に、従来の方式においては、複数のバス
マスタ−間で任意の相手を指定して割込みをかける手段
がなかった。
に設けられた割込み信号を使用して行なわれていた。そ
のため、使用できる割込みレベルが専用の割込み信号の
線数によって制限されてしまい、割込みレベル数を多く
することは困難であった。また、複数のバスマスタ−間
で割込み信号を共有するため、マルチCPUシステムに
おける割込みの使用においては大きな制限を受けざるを
得なかった。更に、従来の方式においては、複数のバス
マスタ−間で任意の相手を指定して割込みをかける手段
がなかった。
【0003】
【発明が解決しようとする課題】上述したように従来の
バスを通した割込み方式においては、使用できる割込み
レベルが専用の割込み信号の線数によって制限されるた
めに割込みレベル数を多くすることができず、複数のバ
スマスタ−間で割込み信号を共有するためにマルチCP
Uシステムにおける使用には大きな制限があり、また、
複数のバスマスタ−間で任意の相手を指定して割込みを
かけることができないといった問題があった。そこで本
発明は、従来方式におけるこのような問題のない割込み
方式を提供することを課題とする。
バスを通した割込み方式においては、使用できる割込み
レベルが専用の割込み信号の線数によって制限されるた
めに割込みレベル数を多くすることができず、複数のバ
スマスタ−間で割込み信号を共有するためにマルチCP
Uシステムにおける使用には大きな制限があり、また、
複数のバスマスタ−間で任意の相手を指定して割込みを
かけることができないといった問題があった。そこで本
発明は、従来方式におけるこのような問題のない割込み
方式を提供することを課題とする。
【0004】
【課題を解決するための手段】本発明は、バス上のアド
レス空間に割込み用の空間を割り付け、そのアドレスに
割込み要求元、割込み要求先、割込み要求内容等を含ん
だ意味を割り付けることを特徴とするメモリ−マップド
割込み方式、を以て上記課題を解決した。好ましくは、
全バスマスタ−に同時割込みを発生させる意味付けをし
たアドレスが含まれる。
レス空間に割込み用の空間を割り付け、そのアドレスに
割込み要求元、割込み要求先、割込み要求内容等を含ん
だ意味を割り付けることを特徴とするメモリ−マップド
割込み方式、を以て上記課題を解決した。好ましくは、
全バスマスタ−に同時割込みを発生させる意味付けをし
たアドレスが含まれる。
【0005】
【作 用】専用の割込み信号を使うことなく、汎用のア
ドレス信号を使用して割込み機能を実現できる。割込み
用に割り当てる空間のアドレスのビットの意味に、割込
み要求元、割込み要求先、割込み要求内容の意味付けを
行なうが、割込み要求先が割り当ててあるため、任意の
バスマスタ−を指定して割込みを要求することが可能と
なる。また、要求元の情報も割り当ててあるため、要求
元ごとに要求を記録することが可能となり、複数のバス
マスタ−からの要求を受け付けることも可能となる。
ドレス信号を使用して割込み機能を実現できる。割込み
用に割り当てる空間のアドレスのビットの意味に、割込
み要求元、割込み要求先、割込み要求内容の意味付けを
行なうが、割込み要求先が割り当ててあるため、任意の
バスマスタ−を指定して割込みを要求することが可能と
なる。また、要求元の情報も割り当ててあるため、要求
元ごとに要求を記録することが可能となり、複数のバス
マスタ−からの要求を受け付けることも可能となる。
【0006】更に、要求内容を割り当ててあることによ
り、次のような機能を選択して実現できる。割込み発生
時の要因解析の時間を短くしたいシステムでは、要求内
容の値をベクタ−割込みのベクタ−番号として使用して
割込みを発生させることができる。これにより割込み要
求の判定をすることなく、高速に割込み処理を実行でき
る。割込み数を減らしたいシステムでは仮想割込みで1
つの割込みを発生させ、割込みの処理ル−チン内で、本
方式に係る装置に含まれるラストベクタ−レジスタ(割
込み要求内容の値)により処理内容を決定できる。
り、次のような機能を選択して実現できる。割込み発生
時の要因解析の時間を短くしたいシステムでは、要求内
容の値をベクタ−割込みのベクタ−番号として使用して
割込みを発生させることができる。これにより割込み要
求の判定をすることなく、高速に割込み処理を実行でき
る。割込み数を減らしたいシステムでは仮想割込みで1
つの割込みを発生させ、割込みの処理ル−チン内で、本
方式に係る装置に含まれるラストベクタ−レジスタ(割
込み要求内容の値)により処理内容を決定できる。
【0007】
【実施例】本発明の好ましい実施例を添付図面に依拠し
て説明する。本発明に係る割込み方式においては、バス
上のアドレス空間に割込み用の空間が割り付けられ、そ
の空間のアドレスに割込み要求元、割込み要求先及び割
込み要求内容の意味付けが行なわれる(この方式を以下
「仮想割込み」という)。図1は一例としてバスマスタ
−7台までの16MBの空間を持つバス用の割当例を示
すものである。
て説明する。本発明に係る割込み方式においては、バス
上のアドレス空間に割込み用の空間が割り付けられ、そ
の空間のアドレスに割込み要求元、割込み要求先及び割
込み要求内容の意味付けが行なわれる(この方式を以下
「仮想割込み」という)。図1は一例としてバスマスタ
−7台までの16MBの空間を持つバス用の割当例を示
すものである。
【0008】そこにおいては、アドレス0FFFF80
00Hから0FFFFFFFFHまでが割込み用空間と
して割付けられており、バスマスタ−番号は1から7と
なっている。バスマスタ−番号0は特殊な番号であっ
て、全バスマスタ−に対する要求とされる。即ち、後に
詳述するように、本発明に係る方式を実現するために各
バスマスタ−に配備される装置(以下「本装置」とい
う)においてアドレス中の要求先部分が判定され、これ
が0であるときは、全バスマスタ−に対しての要求とし
て対応する割込みを発生させる。要求先部分が0でな
く、自分が割り当てられたバスマスタ−番号であるとき
は、要求内容に従った割込みを発生させる。要求先が0
でなく、且つ、自分のバスマスタ−番号でもないときは
無視することになる。
00Hから0FFFFFFFFHまでが割込み用空間と
して割付けられており、バスマスタ−番号は1から7と
なっている。バスマスタ−番号0は特殊な番号であっ
て、全バスマスタ−に対する要求とされる。即ち、後に
詳述するように、本発明に係る方式を実現するために各
バスマスタ−に配備される装置(以下「本装置」とい
う)においてアドレス中の要求先部分が判定され、これ
が0であるときは、全バスマスタ−に対しての要求とし
て対応する割込みを発生させる。要求先部分が0でな
く、自分が割り当てられたバスマスタ−番号であるとき
は、要求内容に従った割込みを発生させる。要求先が0
でなく、且つ、自分のバスマスタ−番号でもないときは
無視することになる。
【0009】アドレス信号の内1から8迄のビットが割
込み要求デ−タに割り付けられ(Vector部)、9
から11迄のビットが要求先バスマスタ−番号に割り付
けられ(To部)、また、12から14迄のビットが要
求元バスマスタ−番号に割り付けられている(From
部)。
込み要求デ−タに割り付けられ(Vector部)、9
から11迄のビットが要求先バスマスタ−番号に割り付
けられ(To部)、また、12から14迄のビットが要
求元バスマスタ−番号に割り付けられている(From
部)。
【0010】本装置はバスコントロ−ラ−内に組み込ま
れるか、バスの制御を奪い取れるように組み込まれる。
図2は本装置の構成例を示すブロック図で、バス1とC
PU2間に通常のバス制御回路3、仮想割込み監視回路
4、割込み発生回路5、仮想ACK(アクノレッジ)回
路6及びブロ−ドキャスト監視回路7の回路とブロ−ド
キャストカウンタ8、並びに、リクエストレジスタ9、
ビジ−レジスタ10、バスマスタ−番号レジスタ11、
ベクタ−レジスタ12、ラストベクタ−レジスタ13、
ブロ−ドキャストベクタ−レジスタ14、通信モ−ドレ
ジスタ15の各レジスタ群を組み込んで成る。
れるか、バスの制御を奪い取れるように組み込まれる。
図2は本装置の構成例を示すブロック図で、バス1とC
PU2間に通常のバス制御回路3、仮想割込み監視回路
4、割込み発生回路5、仮想ACK(アクノレッジ)回
路6及びブロ−ドキャスト監視回路7の回路とブロ−ド
キャストカウンタ8、並びに、リクエストレジスタ9、
ビジ−レジスタ10、バスマスタ−番号レジスタ11、
ベクタ−レジスタ12、ラストベクタ−レジスタ13、
ブロ−ドキャストベクタ−レジスタ14、通信モ−ドレ
ジスタ15の各レジスタ群を組み込んで成る。
【0011】割込みを発生させたいバスマスタ−は、対
応する意味のアドレスをアクセスすることで、割込みの
要求を出す。仮想割込み監視回路4を介してバス1上の
アドレス信号を常時監視し、割込み機能に割り当てられ
た範囲のアドレスである場合には、意味付けされた内容
により割込みを発生させるか否かが決定され、適宜上述
したような割込み処理が行なわれる。
応する意味のアドレスをアクセスすることで、割込みの
要求を出す。仮想割込み監視回路4を介してバス1上の
アドレス信号を常時監視し、割込み機能に割り当てられ
た範囲のアドレスである場合には、意味付けされた内容
により割込みを発生させるか否かが決定され、適宜上述
したような割込み処理が行なわれる。
【0012】バスマスタ−番号レジスタ11は、各本装
置につきそれぞれのバスマスタ−番号を設定するための
ものである。リクエストレジスタ9は、本装置で受け付
けた複数のバスマスタ−からの仮想割込み要求を記録
し、参照可能にするためのものであり、ビジ−レジスタ
10は、本装置を持つバスマスタ−から出された仮想割
込み要求を要求先別に記録し、参照可能にするためのも
のである。また、ベクタ−レジスタ12には、アドレス
の要求内容部分が記録される。
置につきそれぞれのバスマスタ−番号を設定するための
ものである。リクエストレジスタ9は、本装置で受け付
けた複数のバスマスタ−からの仮想割込み要求を記録
し、参照可能にするためのものであり、ビジ−レジスタ
10は、本装置を持つバスマスタ−から出された仮想割
込み要求を要求先別に記録し、参照可能にするためのも
のである。また、ベクタ−レジスタ12には、アドレス
の要求内容部分が記録される。
【0013】本発明に係る方式では、本装置を持つバス
マスタ−のCPU2が、本装置の対象とする仮想割込み
を受け付けたことを本装置間で自動的に通知するように
することで(仮想ACK回路6)、プログラムの介在無
くして要求元に割込みが受け付けられたことを通知する
ことができるようにされる(以下この方式を「仮想AC
K」という)。そして、これにより割込みの受付完了を
通知された要求元は、自動的に受付完了通知のための割
込みを発生させることが可能である(この割込みを以下
「仮想ACK割込み」という)。
マスタ−のCPU2が、本装置の対象とする仮想割込み
を受け付けたことを本装置間で自動的に通知するように
することで(仮想ACK回路6)、プログラムの介在無
くして要求元に割込みが受け付けられたことを通知する
ことができるようにされる(以下この方式を「仮想AC
K」という)。そして、これにより割込みの受付完了を
通知された要求元は、自動的に受付完了通知のための割
込みを発生させることが可能である(この割込みを以下
「仮想ACK割込み」という)。
【0014】次に仮想割込み要求元バスマスタ−をM
from、仮想割込み要求先バスマスタ−をM toとして、
仮想割込みの動作シ−ケンスを説明する。 (1)M fromは、仮想割込み空間の要求元部分(Fr
om部)をM fromの番号、要求先の部分(To部)を
M toの番号、要求内容の部分を要求する割込み内容に
した時のアドレスに書き込み要求を発行することで、仮
想割込み要求を発行する。 (2)M fromの本装置では、バス1のアドレス情報と
バスマスタ−番号レジスタ11のバスマスタ−番号値か
ら、仮想割込み要求元であることを知り、内部のビジ−
レジスタ10の仮想割込み要求中、ビットのM toに対
応するビットを“1”(busy)とする。
from、仮想割込み要求先バスマスタ−をM toとして、
仮想割込みの動作シ−ケンスを説明する。 (1)M fromは、仮想割込み空間の要求元部分(Fr
om部)をM fromの番号、要求先の部分(To部)を
M toの番号、要求内容の部分を要求する割込み内容に
した時のアドレスに書き込み要求を発行することで、仮
想割込み要求を発行する。 (2)M fromの本装置では、バス1のアドレス情報と
バスマスタ−番号レジスタ11のバスマスタ−番号値か
ら、仮想割込み要求元であることを知り、内部のビジ−
レジスタ10の仮想割込み要求中、ビットのM toに対
応するビットを“1”(busy)とする。
【0015】(3)M toの本装置では(2)と同様
に、バス1上のアドレス情報とバスマスタ−番号値から
仮想割込み要求先であることを知り、内部のリクエスト
レジスタ9のM fromに対応するビットを“1”(要求
待ち)とする。それと同時にバス1上のアドレスの要求
内容部分を、内部のM fromに対応するベクタ−レジス
タ12にラッチして記録する。この時すでにM fromに
対応するリクエストレジスタ9のビットが“1”(要求
待ち)であれば、ベクタ−レジスタ12にはラッチしな
いで無視する。なお、ベクタ−レジスタ12は、各要求
元ごとに独立したものとなっている。 (4)M toの本装置は、要求待ちとなるとCPU2に
仮想割込み要求を発行する。 (5)CPU2から応答が返ってくるまでに、他の要求
元からの仮想割込み要求があれば、(2)及び(3)の
動作で受け付けることができる。
に、バス1上のアドレス情報とバスマスタ−番号値から
仮想割込み要求先であることを知り、内部のリクエスト
レジスタ9のM fromに対応するビットを“1”(要求
待ち)とする。それと同時にバス1上のアドレスの要求
内容部分を、内部のM fromに対応するベクタ−レジス
タ12にラッチして記録する。この時すでにM fromに
対応するリクエストレジスタ9のビットが“1”(要求
待ち)であれば、ベクタ−レジスタ12にはラッチしな
いで無視する。なお、ベクタ−レジスタ12は、各要求
元ごとに独立したものとなっている。 (4)M toの本装置は、要求待ちとなるとCPU2に
仮想割込み要求を発行する。 (5)CPU2から応答が返ってくるまでに、他の要求
元からの仮想割込み要求があれば、(2)及び(3)の
動作で受け付けることができる。
【0016】(6)M toでは、CPU2から割込み応
答が返ってくると、その時点で要求待ちとなっている中
で優先度の高い要求元のベクタ−レジスタ12の内容を
デ−タバスに出力する。同時にその値を内部のラストベ
クタ−レジスタ13に記録し、リクエストレジスタ9の
対応するビットを“0”(要求無し)とする。 (7)M toの本装置はCPU2へ割込み要求を渡した
場合、渡した要求の要求元(M from)に仮想割込み要
求に対する割込み要求が実行されたことを知らせるため
に、(6)の動作と同時に仮想ACKサイクルを実行す
る。
答が返ってくると、その時点で要求待ちとなっている中
で優先度の高い要求元のベクタ−レジスタ12の内容を
デ−タバスに出力する。同時にその値を内部のラストベ
クタ−レジスタ13に記録し、リクエストレジスタ9の
対応するビットを“0”(要求無し)とする。 (7)M toの本装置はCPU2へ割込み要求を渡した
場合、渡した要求の要求元(M from)に仮想割込み要
求に対する割込み要求が実行されたことを知らせるため
に、(6)の動作と同時に仮想ACKサイクルを実行す
る。
【0017】(8)M toの本装置は、仮想割込み要求
待ちの間、(4)〜(7)の動作を繰り返す。 (9)M fromの本装置は仮想ACKサイクルを受信す
ると、応答したバスマスタ−に対応するビジ−レジスタ
10中の要求中、ビットを“0”(Not busy)にする。 (10)M fromの本装置は、内部レジスタ設定で仮想A
CK割込みを実行するように設定されている場合、ボ−
ド上のCPU2に割込み要求を実行する。 (11)M fromのCPU2から割込み応答が返って来る
と、M fromの本装置は、仮想ACK割込み用に設定さ
れた値をデ−タバスに出力する。同時に他のバスマスタ
−からの仮想割込み要求が発生している場合には、仮想
ACK割込みを優先して処理する。
待ちの間、(4)〜(7)の動作を繰り返す。 (9)M fromの本装置は仮想ACKサイクルを受信す
ると、応答したバスマスタ−に対応するビジ−レジスタ
10中の要求中、ビットを“0”(Not busy)にする。 (10)M fromの本装置は、内部レジスタ設定で仮想A
CK割込みを実行するように設定されている場合、ボ−
ド上のCPU2に割込み要求を実行する。 (11)M fromのCPU2から割込み応答が返って来る
と、M fromの本装置は、仮想ACK割込み用に設定さ
れた値をデ−タバスに出力する。同時に他のバスマスタ
−からの仮想割込み要求が発生している場合には、仮想
ACK割込みを優先して処理する。
【0018】上述したように、アドレス中の要求先部分
が判定され、これが0であるときは、全バスマスタ−間
で同期して同時に割込みを発生させることができる(以
下この方式を「ブロ−ドキャスト仮想割込み」とい
う)。いまブロ−ドキャスト仮想割込み要求元をM fr
om、ブロ−ドキャスト受け取り側をM to、として以後
の説明を行なう。ここでM toは要求元以外の全ての本
装置を搭載したバスマスタ−(複数可能)である。
が判定され、これが0であるときは、全バスマスタ−間
で同期して同時に割込みを発生させることができる(以
下この方式を「ブロ−ドキャスト仮想割込み」とい
う)。いまブロ−ドキャスト仮想割込み要求元をM fr
om、ブロ−ドキャスト受け取り側をM to、として以後
の説明を行なう。ここでM toは要求元以外の全ての本
装置を搭載したバスマスタ−(複数可能)である。
【0019】(1)M fromは仮想割込み用アドレス空
間中の要求元、要求先を共に0としたアドレスへの書き
込みで、ブロ−ドキャスト仮想割込み要求を発行する。
要求内容部分は任意の値が可能である。 (2)M fromの本装置では、バス上のアドレス情報の
要求元、要求先部分が0であることからブロ−ドキャス
ト仮想割込み要求であることを知り、自分自身がバスマ
スタ−であることから発行元であることを知り、内部の
ブロ−ドキャスト仮想割込みモ−ドビットを“1”にす
る。
間中の要求元、要求先を共に0としたアドレスへの書き
込みで、ブロ−ドキャスト仮想割込み要求を発行する。
要求内容部分は任意の値が可能である。 (2)M fromの本装置では、バス上のアドレス情報の
要求元、要求先部分が0であることからブロ−ドキャス
ト仮想割込み要求であることを知り、自分自身がバスマ
スタ−であることから発行元であることを知り、内部の
ブロ−ドキャスト仮想割込みモ−ドビットを“1”にす
る。
【0020】(3)M toの本装置は(2)と同様にバ
ス上のアドレス情報からブロ−ドキャスト仮想割込みで
あることを知り、内部のブロ−ドキャスト仮想割込みモ
−ドビットを“1”にする。同時に、ボ−ド上のCPU
2にNMI(ノンマスカブルインタラプト)割込み要求
を発行する。更に同時に、アドレス情報中の要求内容部
分をブロ−ドキャストベクタ−レジスタ14に取り込
み、ブロ−ドキャストカウンタ8をインクリメントす
る。ただし、既にブロ−ドキャスト仮想割込みモ−ドビ
ットが“1”となっている場合には、新たなブロ−ドキ
ャスト仮想割込み要求は無視する。
ス上のアドレス情報からブロ−ドキャスト仮想割込みで
あることを知り、内部のブロ−ドキャスト仮想割込みモ
−ドビットを“1”にする。同時に、ボ−ド上のCPU
2にNMI(ノンマスカブルインタラプト)割込み要求
を発行する。更に同時に、アドレス情報中の要求内容部
分をブロ−ドキャストベクタ−レジスタ14に取り込
み、ブロ−ドキャストカウンタ8をインクリメントす
る。ただし、既にブロ−ドキャスト仮想割込みモ−ドビ
ットが“1”となっている場合には、新たなブロ−ドキ
ャスト仮想割込み要求は無視する。
【0021】(4)M to上のCPU2がNMI割込み
を受け付けてNMI処理を終了し、本装置のNMI要因
レジスタをクリアするとNMI要求信号出力を終了す
る。ただし、この時点では、ブロ−ドキャスト仮想割込
みモ−ドビットのクリアを行なわない。 (5)M to及びM from上のCPU2はブロ−ドキャ
スト仮想割込みを再度受付けたい場合には、ブロ−ドキ
ャスト仮想割込みモ−ドビットへ“0”を書き込む。
を受け付けてNMI処理を終了し、本装置のNMI要因
レジスタをクリアするとNMI要求信号出力を終了す
る。ただし、この時点では、ブロ−ドキャスト仮想割込
みモ−ドビットのクリアを行なわない。 (5)M to及びM from上のCPU2はブロ−ドキャ
スト仮想割込みを再度受付けたい場合には、ブロ−ドキ
ャスト仮想割込みモ−ドビットへ“0”を書き込む。
【0022】また、要求元、要求先共に0の場合、ある
いは、要求元が0で要求先が自分のバスマスタ−番号に
一致する場合には、割込み要求内容部分をブロ−ドキャ
ストベクタ−レジスタ14に記録し、受信カウントを1
増やす。この機能により、本装置を持つバスマスタ−間
で通信を行なうことができる。即ち、本装置を搭載した
ボ−ド上のCPU2は、仮想割込み通信を行いたい時に
は本装置上の通信モ−ドレジスタ15を設定し、通信モ
−ドとする。通信モ−ド中の本装置は、仮想割込み空間
中の要求先が0で、要求元が自分自身以外で且つブロ−
ドキャスト仮想割込み以外の場合、アドレス情報中の要
求内容の部分をブロ−ドキャストベクタ−レジスタ14
に取り込み、ブロ−ドキャストカウンタ8をインクリメ
ントする。
いは、要求元が0で要求先が自分のバスマスタ−番号に
一致する場合には、割込み要求内容部分をブロ−ドキャ
ストベクタ−レジスタ14に記録し、受信カウントを1
増やす。この機能により、本装置を持つバスマスタ−間
で通信を行なうことができる。即ち、本装置を搭載した
ボ−ド上のCPU2は、仮想割込み通信を行いたい時に
は本装置上の通信モ−ドレジスタ15を設定し、通信モ
−ドとする。通信モ−ド中の本装置は、仮想割込み空間
中の要求先が0で、要求元が自分自身以外で且つブロ−
ドキャスト仮想割込み以外の場合、アドレス情報中の要
求内容の部分をブロ−ドキャストベクタ−レジスタ14
に取り込み、ブロ−ドキャストカウンタ8をインクリメ
ントする。
【0023】発信したい場合は本装置を通信モ−ドに設
定した後、要求元を自分自身の番号要求先を0として、
要求内容部に送信デ−タを当てはめて得られるアドレス
への書込みで発信を行なう。一方、受信側CPUも本装
置を通信モ−ドに設定し、ブロ−ドキャストカウンタ8
を監視して変化したら、デ−タがブロ−ドキャストベク
タ−レジスタ14に取り込まれたことを知ることがで
き、ブロ−ドキャストベクタ−レジスタ14を読み出す
ことでデ−タを受け取ることができる。
定した後、要求元を自分自身の番号要求先を0として、
要求内容部に送信デ−タを当てはめて得られるアドレス
への書込みで発信を行なう。一方、受信側CPUも本装
置を通信モ−ドに設定し、ブロ−ドキャストカウンタ8
を監視して変化したら、デ−タがブロ−ドキャストベク
タ−レジスタ14に取り込まれたことを知ることがで
き、ブロ−ドキャストベクタ−レジスタ14を読み出す
ことでデ−タを受け取ることができる。
【0024】
【発明の効果】本発明によれば、複数のバスマスタ−間
で1対1、あるいは、1つのバスマスタ−から他の全バ
スマスタ−に対して簡単に割込みを発生させることがで
き、このことにより、マルチCPUシステムを構成した
ときに割込み信号線の数に制限されることなく柔軟に割
込みを掛け合うことが可能となる。また、ブロ−ドキャ
スト仮想割込みにより、マルチCPU構成のシステムの
デバッグをCPU間の同期を取りながら行なうことがで
きる。更に、バスマスタ−間における通信が可能で、マ
ルチCPU構成のデバッグ時にこれまで各CPUごとに
必要とされた通信用デバイスが不要となり、デバッグ用
の通信装置の著しい簡素化を可能とする。
で1対1、あるいは、1つのバスマスタ−から他の全バ
スマスタ−に対して簡単に割込みを発生させることがで
き、このことにより、マルチCPUシステムを構成した
ときに割込み信号線の数に制限されることなく柔軟に割
込みを掛け合うことが可能となる。また、ブロ−ドキャ
スト仮想割込みにより、マルチCPU構成のシステムの
デバッグをCPU間の同期を取りながら行なうことがで
きる。更に、バスマスタ−間における通信が可能で、マ
ルチCPU構成のデバッグ時にこれまで各CPUごとに
必要とされた通信用デバイスが不要となり、デバッグ用
の通信装置の著しい簡素化を可能とする。
【図1】 本発明に係る方式におけるバス上のアドレス
空間の割当例を示す図である。
空間の割当例を示す図である。
【図2】 本発明に係る方式において用いる装置のブロ
ック図である。
ック図である。
1 バス 2 CPU 3 バス制御回路 4 仮想割込み監視回路 5 割込み発生回路 6 仮想ACK回路 7 ブロ−ドキャスト監視回路 8 ブロ−ドキャストカウンタ 9 リクエストレジスタ 10 ビジ−レジスタ 11 バスマスタ−番号レジスタ 12 ベクタ−レジスタ 13 ラストベクタ−レジスタ 14 ブロ−ドキャストベクタ−レジスタ 15 通信モ−ドレジスタ
Claims (2)
- 【請求項1】 バス上のアドレス空間に割込み用の空間
を割り付け、そのアドレスに割込み要求元、割込み要求
先、割込み要求内容等を含んだ意味を割り付けることを
特徴とするメモリ−マップド割込み方式。 - 【請求項2】 全バスマスタ−に同時に割込みを発生さ
せる意味付けをしたアドレスを含む請求項1記載のメモ
リ−マップド割込み方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5056490A JP2576934B2 (ja) | 1993-02-22 | 1993-02-22 | メモリ−マップド割込み方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5056490A JP2576934B2 (ja) | 1993-02-22 | 1993-02-22 | メモリ−マップド割込み方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06250859A true JPH06250859A (ja) | 1994-09-09 |
| JP2576934B2 JP2576934B2 (ja) | 1997-01-29 |
Family
ID=13028540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5056490A Expired - Fee Related JP2576934B2 (ja) | 1993-02-22 | 1993-02-22 | メモリ−マップド割込み方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2576934B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0496167A (ja) * | 1990-08-09 | 1992-03-27 | Oki Electric Ind Co Ltd | マルチプロセッサシステムの割込み方式 |
-
1993
- 1993-02-22 JP JP5056490A patent/JP2576934B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0496167A (ja) * | 1990-08-09 | 1992-03-27 | Oki Electric Ind Co Ltd | マルチプロセッサシステムの割込み方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2576934B2 (ja) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2571741B2 (ja) | 信号およびデータを伝送する方法 | |
| PL170083B1 (pl) | Sposób przetwarzania danych w multimedialnym urzadzeniu komputerowym i multimedialne urzadzenie komputerowe PL PL | |
| JPH01142963A (ja) | バスに接続されたバス装置及び該バス装置のためのデータ転送制御方法 | |
| CN1307569C (zh) | 在多处理器环境下使用直接存储器存取的高速传递数据的方法和装置 | |
| US5901328A (en) | System for transferring data between main computer multiport memory and external device in parallel system utilizing memory protection scheme and changing memory protection area | |
| US5204954A (en) | Remote storage management mechanism and method | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| CN120316052A (zh) | 多核系统的通信方法和多核系统 | |
| JP2576934B2 (ja) | メモリ−マップド割込み方式 | |
| JPH03150654A (ja) | キヤツシユを有するプロセツサのための優先制御システム | |
| JP3399776B2 (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| US5875299A (en) | disk access apparatus for performing a stride processing of data | |
| JPH08339326A (ja) | マルチプロセッサ装置 | |
| JP3678036B2 (ja) | 並列計算機システムにおけるモニタデータ収集方法 | |
| JPS6240565A (ja) | メモリ制御方式 | |
| JP2505298B2 (ja) | スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式 | |
| US6681260B1 (en) | Data transfer method in function expansion system | |
| JP2665185B2 (ja) | データ送信システム | |
| JPH10171770A (ja) | マルチプロセッサシステム | |
| KR100215572B1 (ko) | 인터페이스 버퍼 제어 방법 및 장치 | |
| JPH07334453A (ja) | メモリアクセスシステム | |
| JP3050131B2 (ja) | アービトレーション方式 | |
| JP3678537B2 (ja) | データ転送方法及び装置 | |
| JP2752834B2 (ja) | データ転送装置 | |
| KR19990069687A (ko) | 입출력 포트가 두 개인 메모리를 사용하여 데이터를송수신하는 상호연결망, 메모리 블럭 맵핑 방법 및 데이터송수신 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20091107 |
|
| LAPS | Cancellation because of no payment of annual fees |