JPH06251981A - 放電ギャップ付き積層チップコンデンサ - Google Patents
放電ギャップ付き積層チップコンデンサInfo
- Publication number
- JPH06251981A JPH06251981A JP5037877A JP3787793A JPH06251981A JP H06251981 A JPH06251981 A JP H06251981A JP 5037877 A JP5037877 A JP 5037877A JP 3787793 A JP3787793 A JP 3787793A JP H06251981 A JPH06251981 A JP H06251981A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- discharge
- bare chip
- pair
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 実装部品の点数や基板上の取付スペースを増
大させずにサージを吸収し、サージ電圧により内部の誘
電体層を絶縁破壊しない。 【構成】 積層チップコンデンサ１０は誘電体層１１と
内部電極１２とを交互に積層して焼成一体化して形成さ
れたベアチップ１３と、このベアチップの互いに対向す
る両端部に形成され前記積層された複数の内部電極に交
互に電気的に接続する一対の第１外部電極１４，１５と
を備える。誘電体層１１の絶縁破壊電圧よりも放電開始
電圧の低い一対の放電用電極１６，１７が所定のギャッ
プＧをあけてかつ一対の外部電極１４，１５にそれぞれ
電気的に接続されてベアチップ１３の外面に形成され
る。
大させずにサージを吸収し、サージ電圧により内部の誘
電体層を絶縁破壊しない。 【構成】 積層チップコンデンサ１０は誘電体層１１と
内部電極１２とを交互に積層して焼成一体化して形成さ
れたベアチップ１３と、このベアチップの互いに対向す
る両端部に形成され前記積層された複数の内部電極に交
互に電気的に接続する一対の第１外部電極１４，１５と
を備える。誘電体層１１の絶縁破壊電圧よりも放電開始
電圧の低い一対の放電用電極１６，１７が所定のギャッ
プＧをあけてかつ一対の外部電極１４，１５にそれぞれ
電気的に接続されてベアチップ１３の外面に形成され
る。
Description
【０００１】
【産業上の利用分野】本発明はベアチップの両端部に一
対の外部電極を有する積層チップコンデンサに関する。
更に詳しくは、これらの外部電極に接続されてベアチッ
プの外面に形成された放電用電極を有し、この放電用電
極によりサージ電圧を吸収し得る積層チップコンデンサ
に関するものである。
対の外部電極を有する積層チップコンデンサに関する。
更に詳しくは、これらの外部電極に接続されてベアチッ
プの外面に形成された放電用電極を有し、この放電用電
極によりサージ電圧を吸収し得る積層チップコンデンサ
に関するものである。
【０００２】
【従来の技術】積層チップコンデンサはプリント回路基
板の表面にリードレスで直接実装できる小型の電子部品
であるため、各種の電子機器の軽薄短小化に必要不可欠
の電子部品として広く一般的に使用されている。特に小
型でかつ大容量にするために積層チップコンデンサは、
その内部の誘電体層を薄くして積層数を増大している。
このためこの種の積層チップコンデンサは、従来のリー
ド線付きのコンデンサと比較して誘電体の絶縁破壊強度
が低く、サージ電圧やパルスなどの異常電圧が印加する
回路ではサージアブソーバと併用しない限り、使用する
ことができなかった。しかしサージアブソーバと併用し
た場合には、基板に実装する部品点数が増大し、かつ基
板上に多くの取付スペースを必要とする不具合があっ
た。
板の表面にリードレスで直接実装できる小型の電子部品
であるため、各種の電子機器の軽薄短小化に必要不可欠
の電子部品として広く一般的に使用されている。特に小
型でかつ大容量にするために積層チップコンデンサは、
その内部の誘電体層を薄くして積層数を増大している。
このためこの種の積層チップコンデンサは、従来のリー
ド線付きのコンデンサと比較して誘電体の絶縁破壊強度
が低く、サージ電圧やパルスなどの異常電圧が印加する
回路ではサージアブソーバと併用しない限り、使用する
ことができなかった。しかしサージアブソーバと併用し
た場合には、基板に実装する部品点数が増大し、かつ基
板上に多くの取付スペースを必要とする不具合があっ
た。
【０００３】従来、積層チップコンデンサの絶縁破壊を
防止するために、サージ電圧印加時にチップコンデンサ
に接続される入出力端子においてスパークを発生させる
技術が開示されている（特開平２−１４４８６３）。こ
の入出力端子は金属ケース内に絶縁体を介して接触片を
納めるように構成され、接触片の先端に鋭角状の突起を
形成している。サージ電圧印加時にはこの突起と金属ケ
ースとの間でスパークを生じるようにしている。この入
出力端子を用いれば、サージアブソーバを併用すること
なくまた基板に実装する部品点数や取付スペースを増や
すことなく積層チップコンデンサを異常電圧から保護す
ることができる。
防止するために、サージ電圧印加時にチップコンデンサ
に接続される入出力端子においてスパークを発生させる
技術が開示されている（特開平２−１４４８６３）。こ
の入出力端子は金属ケース内に絶縁体を介して接触片を
納めるように構成され、接触片の先端に鋭角状の突起を
形成している。サージ電圧印加時にはこの突起と金属ケ
ースとの間でスパークを生じるようにしている。この入
出力端子を用いれば、サージアブソーバを併用すること
なくまた基板に実装する部品点数や取付スペースを増や
すことなく積層チップコンデンサを異常電圧から保護す
ることができる。
【０００４】
【発明が解決しようとする課題】しかし、回路設計上、
特開平２−１４４８６３号公報に示される入出力端子に
直接接続できない積層チップコンデンサに対しては、依
然としてサージ電圧などの異常電圧から保護することが
できない問題点があった。また上記入出力端子では、そ
の突起と金属ケースとのギャップの広狭により放電開始
電圧が決まるため、ギャップ調整が容易でなく、所望の
放電開始電圧を得ることが困難な欠点があった。
特開平２−１４４８６３号公報に示される入出力端子に
直接接続できない積層チップコンデンサに対しては、依
然としてサージ電圧などの異常電圧から保護することが
できない問題点があった。また上記入出力端子では、そ
の突起と金属ケースとのギャップの広狭により放電開始
電圧が決まるため、ギャップ調整が容易でなく、所望の
放電開始電圧を得ることが困難な欠点があった。
【０００５】本発明の目的は、実装部品の点数や基板上
の取付スペースを増大させずに、サージ電圧やパルスな
どの異常電圧に対して適切にスパークし、これらの異常
電圧により内部の誘電体層を絶縁破壊しない放電ギャッ
プ付き積層チップコンデンサを提供することにある。
の取付スペースを増大させずに、サージ電圧やパルスな
どの異常電圧に対して適切にスパークし、これらの異常
電圧により内部の誘電体層を絶縁破壊しない放電ギャッ
プ付き積層チップコンデンサを提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
の本発明の構成を、実施例に対応する図１及び図２を用
いて説明する。本発明は、誘電体層１１と内部電極１２
とを交互に積層して焼成一体化して形成されたベアチッ
プ１３と、このベアチップ１３の互いに対向する両端部
に形成され前記積層された複数の内部電極１２に交互に
電気的に接続する一対の第１外部電極１４，１５とを備
えた積層チップコンデンサ１０の改良である。その特徴
ある構成は、誘電体層１１の絶縁破壊電圧よりも放電開
始電圧の低い一対の放電用電極１６，１７が所定のギャ
ップＧをあけてかつ一対の外部電極１４，１５にそれぞ
れ電気的に接続されてベアチップ１３の外面に形成され
たことにある。
の本発明の構成を、実施例に対応する図１及び図２を用
いて説明する。本発明は、誘電体層１１と内部電極１２
とを交互に積層して焼成一体化して形成されたベアチッ
プ１３と、このベアチップ１３の互いに対向する両端部
に形成され前記積層された複数の内部電極１２に交互に
電気的に接続する一対の第１外部電極１４，１５とを備
えた積層チップコンデンサ１０の改良である。その特徴
ある構成は、誘電体層１１の絶縁破壊電圧よりも放電開
始電圧の低い一対の放電用電極１６，１７が所定のギャ
ップＧをあけてかつ一対の外部電極１４，１５にそれぞ
れ電気的に接続されてベアチップ１３の外面に形成され
たことにある。
【０００７】
【作用】外部電極１４，１５に接続する放電用電極１
６，１７をベアチップ１３の外面に形成すると、このチ
ップコンデンサ１０へのサージ電圧印加時にギャップＧ
に臨む一対の放電用電極１６，１７の各先端に電界が集
中する。この印加電圧が電極１６，１７の放電開始電圧
以上であれば、ここでスパークが発生してチップコンデ
ンサ１０の内部電極１２，１２間にはサージ電流は流れ
ない。
６，１７をベアチップ１３の外面に形成すると、このチ
ップコンデンサ１０へのサージ電圧印加時にギャップＧ
に臨む一対の放電用電極１６，１７の各先端に電界が集
中する。この印加電圧が電極１６，１７の放電開始電圧
以上であれば、ここでスパークが発生してチップコンデ
ンサ１０の内部電極１２，１２間にはサージ電流は流れ
ない。
【０００８】
【実施例】次に本発明の実施例を図面に基づいて詳しく
説明する。図１及び図２は第１実施例の２端子型の放電
ギャップ付き積層チップコンデンサ１０を示す。図１及
び図２に示すように、積層チップコンデンサ１０は、誘
電体層１１と内部電極１２とを交互に積層して焼成一体
化して形成されたベアチップ１３と、このベアチップ１
３の互いに対向する両端部に形成された一対の第１外部
電極１４，１５とを備える。これらの外部電極１４，１
５は積層された複数の内部電極１２に交互に電気的に接
続する。ベアチップ１３の上面には一対の放電用電極１
６，１７が一対の外部電極１４，１５にそれぞれ電気的
に接続されて形成される。これらの電極１６，１７はそ
の放電開始電圧が誘電体層１１の絶縁破壊電圧よりも低
くなるように、各先端が所定のギャップＧをあけて形成
される。これらの放電用電極は、導電性ペーストをスク
リーン印刷、或いは転写した後、焼付けて形成される。
別の方法として、めっき又は蒸着などの公知の薄膜形成
技術により形成してもよい。
説明する。図１及び図２は第１実施例の２端子型の放電
ギャップ付き積層チップコンデンサ１０を示す。図１及
び図２に示すように、積層チップコンデンサ１０は、誘
電体層１１と内部電極１２とを交互に積層して焼成一体
化して形成されたベアチップ１３と、このベアチップ１
３の互いに対向する両端部に形成された一対の第１外部
電極１４，１５とを備える。これらの外部電極１４，１
５は積層された複数の内部電極１２に交互に電気的に接
続する。ベアチップ１３の上面には一対の放電用電極１
６，１７が一対の外部電極１４，１５にそれぞれ電気的
に接続されて形成される。これらの電極１６，１７はそ
の放電開始電圧が誘電体層１１の絶縁破壊電圧よりも低
くなるように、各先端が所定のギャップＧをあけて形成
される。これらの放電用電極は、導電性ペーストをスク
リーン印刷、或いは転写した後、焼付けて形成される。
別の方法として、めっき又は蒸着などの公知の薄膜形成
技術により形成してもよい。
【０００９】このような構成の積層チップコンデンサ１
０をプリント回路基板に実装して、この回路にサージ電
圧のような異常電圧が印加されると、ギャップＧに臨む
一対の放電用電極１６，１７の各先端に電界が集中す
る。この印加電圧が電極１６，１７の放電開始電圧以上
であれば、ここでスパークが発生してチップコンデンサ
１０の内部電極１２，１２間にサージ電流を流さない。
０をプリント回路基板に実装して、この回路にサージ電
圧のような異常電圧が印加されると、ギャップＧに臨む
一対の放電用電極１６，１７の各先端に電界が集中す
る。この印加電圧が電極１６，１７の放電開始電圧以上
であれば、ここでスパークが発生してチップコンデンサ
１０の内部電極１２，１２間にサージ電流を流さない。
【００１０】図３〜図５は本発明第２実施例の高周波ノ
イズ除去機能を有する３端子型の放電ギャップ付き積層
チップコンデンサ２０を示す。図３〜図５の各符号は図
１及び図２の同一構成部品の各符号に１０を加えて示
す。この例のベアチップ２３は誘電体層２１とアース電
極２８と内部電極２２とを交互に積層して焼成一体化し
て形成される。この例ではアース電極２８は交互に積層
される内部電極２２，２２の重なり合う部分に対応し
て、かつ内部電極が延びる誘電体層２１の端縁とは異な
る端縁にまで延びて形成される。一対の第１外部電極２
４，２５はベアチップ２３の互いに対向する両端部に形
成され、積層された複数の内部電極２２，２２に交互に
電気的に接続される。一対の第１外部電極２４，２５の
間のベアチップ２３の外周面には第２外部電極２９が形
成される。この電極２９はベアチップ２３の両側面に現
れるアース電極２８に電気的に接続される。
イズ除去機能を有する３端子型の放電ギャップ付き積層
チップコンデンサ２０を示す。図３〜図５の各符号は図
１及び図２の同一構成部品の各符号に１０を加えて示
す。この例のベアチップ２３は誘電体層２１とアース電
極２８と内部電極２２とを交互に積層して焼成一体化し
て形成される。この例ではアース電極２８は交互に積層
される内部電極２２，２２の重なり合う部分に対応し
て、かつ内部電極が延びる誘電体層２１の端縁とは異な
る端縁にまで延びて形成される。一対の第１外部電極２
４，２５はベアチップ２３の互いに対向する両端部に形
成され、積層された複数の内部電極２２，２２に交互に
電気的に接続される。一対の第１外部電極２４，２５の
間のベアチップ２３の外周面には第２外部電極２９が形
成される。この電極２９はベアチップ２３の両側面に現
れるアース電極２８に電気的に接続される。
【００１１】この例では、第１外部電極２４，２５と第
２外部電極２９との間のベアチップ２３の上面に２対の
放電用電極２６ａ，２６ｂ及び２７ａ，２７ｂが形成さ
れる。電極２６ａは第１外部電極２４に、電極２６ｂは
第２外部電極２９の一方の側端に、電極２７ｂは第２外
部電極２９の他方の側端に、また電極２７ａは第１外部
電極２５にそれぞれ電気的に接続される。放電用電極２
６ａ，２６ｂの間のギャップＧ及び放電用電極２７ａ，
２７ｂの間のギャップＧは同一であって、それぞれベア
チップ２３を構成する誘電体層２１の絶縁破壊電圧より
も低い電圧でこれらの電極２６ａ，２６ｂ及び２７ａ，
２７ｂが放電を開始するように所定の寸法に決められ
る。これらの放電用電極の形成方法は第１実施例と同様
である。
２外部電極２９との間のベアチップ２３の上面に２対の
放電用電極２６ａ，２６ｂ及び２７ａ，２７ｂが形成さ
れる。電極２６ａは第１外部電極２４に、電極２６ｂは
第２外部電極２９の一方の側端に、電極２７ｂは第２外
部電極２９の他方の側端に、また電極２７ａは第１外部
電極２５にそれぞれ電気的に接続される。放電用電極２
６ａ，２６ｂの間のギャップＧ及び放電用電極２７ａ，
２７ｂの間のギャップＧは同一であって、それぞれベア
チップ２３を構成する誘電体層２１の絶縁破壊電圧より
も低い電圧でこれらの電極２６ａ，２６ｂ及び２７ａ，
２７ｂが放電を開始するように所定の寸法に決められ
る。これらの放電用電極の形成方法は第１実施例と同様
である。
【００１２】このような構成の積層チップコンデンサ２
０では、第１実施例と同様にサージ電圧のような異常電
圧が印加されると、ギャップＧに臨む放電用電極２６
ａ，２６ｂ及び２７ａ，２７ｂの各先端に電界が集中す
る。この印加電圧が電極２６ａ，２６ｂ及び２７ａ，２
７ｂの放電開始電圧以上であれば、ここでスパークが発
生してチップコンデンサ２０の内部電極２２，２２間に
サージ電流を流さない。
０では、第１実施例と同様にサージ電圧のような異常電
圧が印加されると、ギャップＧに臨む放電用電極２６
ａ，２６ｂ及び２７ａ，２７ｂの各先端に電界が集中す
る。この印加電圧が電極２６ａ，２６ｂ及び２７ａ，２
７ｂの放電開始電圧以上であれば、ここでスパークが発
生してチップコンデンサ２０の内部電極２２，２２間に
サージ電流を流さない。
【００１３】なお、第１及び第２実施例ではベアチップ
の上面にのみ放電用電極を設けたが、誘電体層の絶縁破
壊強度に応じて、ベアチップの上下の両面に設けても、
或いは両側面に設けてもよく、放電用電極の数は上記例
に限るものではない。また、放電用電極の形状も鋸歯状
のものを対向させるなど、上記例に限定されない。更
に、第２実施例の積層チップコンデンサのアース電極２
８及び第２外部電極２９の形成方法は一例であって、本
発明はこれに限らず、他の公知の３端子型のチップコン
デンサにも適用することができる。
の上面にのみ放電用電極を設けたが、誘電体層の絶縁破
壊強度に応じて、ベアチップの上下の両面に設けても、
或いは両側面に設けてもよく、放電用電極の数は上記例
に限るものではない。また、放電用電極の形状も鋸歯状
のものを対向させるなど、上記例に限定されない。更
に、第２実施例の積層チップコンデンサのアース電極２
８及び第２外部電極２９の形成方法は一例であって、本
発明はこれに限らず、他の公知の３端子型のチップコン
デンサにも適用することができる。
【００１４】
【発明の効果】以上述べたように、従来の積層チップコ
ンデンサは、コンデンサ内部の誘電体層が絶縁破壊する
ような高いサージ電圧やパルスなどの異常電圧が印加さ
れる回路には単独で使用できなかったものが、ベアチッ
プの外面に放電用電極を設けることにより、サージアブ
ソーバと併用しなくても、また特殊な入出力端子を用い
なくても、絶縁破壊せずに単独で使用することができ
る。この結果、本発明の積層チップコンデンサを用いれ
ば、高い異常電圧を吸収し得るサージアブソーバを組込
めないような小型の回路や電子機器が実現できる。ま
た、本発明の積層チップコンデンサ単独で、サージ吸収
機能とノイズ除去機能を兼備することができる。更に、
放電用電極をベアチップの外面に導電性ペーストをスク
リーン印刷し乾燥した後、焼付けて形成すれば、所望の
ギャップが得られるとともに、チップ毎のギャップのば
らつきが小さくなり、放電用電極の放電開始電圧を正確
に決めることができる。
ンデンサは、コンデンサ内部の誘電体層が絶縁破壊する
ような高いサージ電圧やパルスなどの異常電圧が印加さ
れる回路には単独で使用できなかったものが、ベアチッ
プの外面に放電用電極を設けることにより、サージアブ
ソーバと併用しなくても、また特殊な入出力端子を用い
なくても、絶縁破壊せずに単独で使用することができ
る。この結果、本発明の積層チップコンデンサを用いれ
ば、高い異常電圧を吸収し得るサージアブソーバを組込
めないような小型の回路や電子機器が実現できる。ま
た、本発明の積層チップコンデンサ単独で、サージ吸収
機能とノイズ除去機能を兼備することができる。更に、
放電用電極をベアチップの外面に導電性ペーストをスク
リーン印刷し乾燥した後、焼付けて形成すれば、所望の
ギャップが得られるとともに、チップ毎のギャップのば
らつきが小さくなり、放電用電極の放電開始電圧を正確
に決めることができる。
【図１】本発明第１実施例の放電ギャップ付き積層チッ
プコンデンサの図２のＡ−Ａ線断面図。
プコンデンサの図２のＡ−Ａ線断面図。
【図２】その外観斜視図。
【図３】本発明第２実施例の放電ギャップ付き積層チッ
プコンデンサの図４のＢ−Ｂ線断面図。
プコンデンサの図４のＢ−Ｂ線断面図。
【図４】その外観斜視図。
【図５】第２実施例の積層グリーン体の構成を示す斜視
図。
図。
Ｇ ギャップ １０，２０ 放電ギャップ付き積層チップコンデンサ １１，２１ 誘電体層 １２，２２ 内部電極 １３，２３ ベアチップ １４，１５，２４，２５ 第１外部電極 １６，１７，２６ａ，２６ｂ，２７ａ，２７ｂ 放電用
電極 ２８ アース電極 ２９ 第２外部電極
電極 ２８ アース電極 ２９ 第２外部電極
Claims (3)
- 【請求項１】 誘電体層(11)と内部電極(12)とを交互に
積層して焼成一体化して形成されたベアチップ(13)と、
前記ベアチップ(13)の互いに対向する両端部に形成され
前記積層された複数の内部電極(12)に交互に電気的に接
続する一対の第１外部電極(14,15)とを備えた積層チッ
プコンデンサにおいて、 前記誘電体層(11)の絶縁破壊電圧よりも放電開始電圧の
低い一対の放電用電極(16,17)が所定のギャップ(G)をあ
けてかつ前記一対の外部電極(14,15)にそれぞれ電気的
に接続されて前記ベアチップ(13)の外面に形成されたこ
とを特徴とする放電ギャップ付き積層チップコンデン
サ。 - 【請求項２】 放電用電極(16,17)がベアチップ(13)の
外面に導電性ペーストを印刷乾燥後焼付けて形成された
請求項１記載の放電ギャップ付き積層チップコンデン
サ。 - 【請求項３】 誘電体層(21)とアース電極(28)と内部電
極(22)とを交互に積層して焼成一体化して形成されたベ
アチップ(23)と、前記ベアチップ(23)の互いに対向する
両端部に形成され前記積層された複数の内部電極(22)に
交互に電気的に接続する一対の第１外部電極(24,25)
と、前記一対の第１外部電極(24,25)の間のベアチップ
(23)の外周面に形成され前記アース電極(28)に電気的に
接続する第２外部電極(29)とを備えた積層チップコンデ
ンサにおいて、 前記誘電体層(21)の絶縁破壊電圧よりも放電開始電圧の
低い複数対の放電用電極(26a,26b,27a,27b)がそれぞれ
所定のギャップ(G)をあけてかつ前記第１及び第２外部
電極(24,25,29)にそれぞれ電気的に接続されて前記第１
外部電極(24,25)と前記第２外部電極(29)の間のベアチ
ップ(23)の外面に形成されたことを特徴とする放電ギャ
ップ付き積層チップコンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5037877A JPH06251981A (ja) | 1993-02-26 | 1993-02-26 | 放電ギャップ付き積層チップコンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5037877A JPH06251981A (ja) | 1993-02-26 | 1993-02-26 | 放電ギャップ付き積層チップコンデンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06251981A true JPH06251981A (ja) | 1994-09-09 |
Family
ID=12509768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5037877A Pending JPH06251981A (ja) | 1993-02-26 | 1993-02-26 | 放電ギャップ付き積層チップコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06251981A (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000062342A1 (en) * | 1999-04-07 | 2000-10-19 | Koninklijke Philips Electronics N.V. | Thin film capacitor element |
| KR100691146B1 (ko) * | 2004-12-24 | 2007-03-09 | 삼성전기주식회사 | 적층형 캐패시터 및 적층형 캐패시터가 내장된 인쇄회로기판 |
| JP2011029575A (ja) * | 2009-07-02 | 2011-02-10 | Tdk Corp | 複合電子部品 |
| US7920370B2 (en) * | 2007-02-05 | 2011-04-05 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor |
| JP2012256947A (ja) * | 2012-09-28 | 2012-12-27 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
| CN103796426A (zh) * | 2012-10-30 | 2014-05-14 | 联想(北京)有限公司 | 应用片式多层电容器的电路模块和电子设备 |
| US8806728B2 (en) | 2008-04-07 | 2014-08-19 | Murata Manufacturing Co., Ltd. | Method of producing a laminated ceramic electronic component |
| US9001486B2 (en) | 2005-03-01 | 2015-04-07 | X2Y Attenuators, Llc | Internally overlapped conditioners |
| US9019679B2 (en) | 1997-04-08 | 2015-04-28 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9036319B2 (en) | 1997-04-08 | 2015-05-19 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| JP2015226052A (ja) * | 2014-05-26 | 2015-12-14 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 複合電子部品、製造方法、その実装基板及び包装体 |
| JP2016134616A (ja) * | 2015-01-20 | 2016-07-25 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミック電子部品、その製造方法及び電子部品が実装された回路基板 |
| WO2016178528A1 (ko) * | 2015-05-07 | 2016-11-10 | 주식회사 이노칩테크놀로지 | 감전 방지 소자 및 이를 구비하는 전자기기 |
| WO2016178529A1 (ko) * | 2015-05-07 | 2016-11-10 | 주식회사 이노칩테크놀로지 | 감전 방지 소자 및 이를 구비하는 전자기기 |
| WO2016178533A1 (ko) * | 2015-05-07 | 2016-11-10 | 주식회사 이노칩테크놀로지 | 감전 방지 소자 및 이를 구비하는 전자기기 |
| CN107112130A (zh) * | 2015-05-07 | 2017-08-29 | 摩达伊诺琴股份有限公司 | 防止触电的装置以及包含防止触电的装置的电子装置 |
| US10361031B2 (en) | 2016-05-31 | 2019-07-23 | Murata Manufacturing Co., Ltd. | Ceramic capacitor including first, second, and third external electrodes wrapping around side and principal surfaces |
| JP2022073626A (ja) * | 2020-11-02 | 2022-05-17 | Tdk株式会社 | 積層コイル部品及び積層コイル部品の実装構造 |
-
1993
- 1993-02-26 JP JP5037877A patent/JPH06251981A/ja active Pending
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| US9373592B2 (en) | 1997-04-08 | 2016-06-21 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9019679B2 (en) | 1997-04-08 | 2015-04-28 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9036319B2 (en) | 1997-04-08 | 2015-05-19 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| WO2000062342A1 (en) * | 1999-04-07 | 2000-10-19 | Koninklijke Philips Electronics N.V. | Thin film capacitor element |
| KR100691146B1 (ko) * | 2004-12-24 | 2007-03-09 | 삼성전기주식회사 | 적층형 캐패시터 및 적층형 캐패시터가 내장된 인쇄회로기판 |
| US7230815B2 (en) | 2004-12-24 | 2007-06-12 | Samsung Electro-Mechanics Co., Ltd | Multilayered chip capacitor and printed circuit board having embedded multilayered chip capacitor |
| US9001486B2 (en) | 2005-03-01 | 2015-04-07 | X2Y Attenuators, Llc | Internally overlapped conditioners |
| US7920370B2 (en) * | 2007-02-05 | 2011-04-05 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor |
| US7990677B2 (en) | 2007-02-05 | 2011-08-02 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor |
| US8806728B2 (en) | 2008-04-07 | 2014-08-19 | Murata Manufacturing Co., Ltd. | Method of producing a laminated ceramic electronic component |
| JP2011029575A (ja) * | 2009-07-02 | 2011-02-10 | Tdk Corp | 複合電子部品 |
| JP2012256947A (ja) * | 2012-09-28 | 2012-12-27 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
| CN103796426A (zh) * | 2012-10-30 | 2014-05-14 | 联想(北京)有限公司 | 应用片式多层电容器的电路模块和电子设备 |
| JP2015226052A (ja) * | 2014-05-26 | 2015-12-14 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 複合電子部品、製造方法、その実装基板及び包装体 |
| US10770226B2 (en) | 2014-05-26 | 2020-09-08 | Samsung Electro-Mechanics Co., Ltd. | Composite electronic component, method of manufacturing the same, board for mounting thereof, and packaging unit thereof |
| US10170242B2 (en) | 2014-05-26 | 2019-01-01 | Samsung Electro-Mechanics Co., Ltd. | Composite electronic component, method of manufacturing the same, board for mounting thereof, and packaging unit thereof |
| CN108231415A (zh) * | 2015-01-20 | 2018-06-29 | 三星电机株式会社 | 多层陶瓷电子组件、其制造方法和具有其的电路板 |
| JP2016134616A (ja) * | 2015-01-20 | 2016-07-25 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミック電子部品、その製造方法及び電子部品が実装された回路基板 |
| CN108231415B (zh) * | 2015-01-20 | 2019-09-03 | 三星电机株式会社 | 多层陶瓷电子组件、其制造方法和具有其的电路板 |
| WO2016178528A1 (ko) * | 2015-05-07 | 2016-11-10 | 주식회사 이노칩테크놀로지 | 감전 방지 소자 및 이를 구비하는 전자기기 |
| TWI619408B (zh) * | 2015-05-07 | 2018-03-21 | 英諾晶片科技股份有限公司 | 防止觸電的裝置以及包含該裝置的電子裝置 |
| CN107112130A (zh) * | 2015-05-07 | 2017-08-29 | 摩达伊诺琴股份有限公司 | 防止触电的装置以及包含防止触电的装置的电子装置 |
| WO2016178533A1 (ko) * | 2015-05-07 | 2016-11-10 | 주식회사 이노칩테크놀로지 | 감전 방지 소자 및 이를 구비하는 전자기기 |
| WO2016178529A1 (ko) * | 2015-05-07 | 2016-11-10 | 주식회사 이노칩테크놀로지 | 감전 방지 소자 및 이를 구비하는 전자기기 |
| US10361031B2 (en) | 2016-05-31 | 2019-07-23 | Murata Manufacturing Co., Ltd. | Ceramic capacitor including first, second, and third external electrodes wrapping around side and principal surfaces |
| JP2022073626A (ja) * | 2020-11-02 | 2022-05-17 | Tdk株式会社 | 積層コイル部品及び積層コイル部品の実装構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06251981A (ja) | 放電ギャップ付き積層チップコンデンサ | |
| JP3900104B2 (ja) | 静電気対策部品 | |
| US7495884B2 (en) | Multilayer capacitor | |
| US10325722B2 (en) | Multilayer electronic component and board having the same | |
| CN109036845B (zh) | 多层电子组件、具有多层电子组件的板及电子装置 | |
| US20150014037A1 (en) | Multilayer ceramic capacitor and board for mounting the same | |
| TW575886B (en) | Electrical several-layer element and interference-suppression circuit with said element | |
| US7085124B2 (en) | Multilayer capacitor | |
| JPH0653075A (ja) | 平衡線路用積層セラミックコンデンサ | |
| KR102505433B1 (ko) | 전자 부품 | |
| US11398352B2 (en) | Capacitor component | |
| JPH07272975A (ja) | 複合コンデンサ | |
| JPH0653078A (ja) | バリスタ機能付き積層コンデンサアレイ | |
| JP2000058376A (ja) | セラミックコンデンサ | |
| US10707023B2 (en) | Electronic components | |
| CN111199832B (zh) | 电子组件 | |
| JPH0653077A (ja) | バリスタ機能付き積層コンデンサアレイ | |
| JPH06349678A (ja) | 貫通型コンデンサ及びそれを用いた電子装置並びに貫通型コンデンサの実装方法 | |
| US8098477B2 (en) | Feedthrough multilayer capacitor with capacitance components connected in parallel | |
| KR20050089493A (ko) | 적층형 세라믹 캐패시터 | |
| KR102214305B1 (ko) | 적층형 커패시터 | |
| CN111243861B (zh) | 电子组件 | |
| JP2643193B2 (ja) | ３端子型複合機能素子 | |
| JP3061092B2 (ja) | バリスタ機能付きノイズフィルタブロック | |
| JP2552317Y2 (ja) | 積層型ノイズフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000307 |