JPH06252257A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06252257A JPH06252257A JP5031847A JP3184793A JPH06252257A JP H06252257 A JPH06252257 A JP H06252257A JP 5031847 A JP5031847 A JP 5031847A JP 3184793 A JP3184793 A JP 3184793A JP H06252257 A JPH06252257 A JP H06252257A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- oxidation resistant
- silicon nitride
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】
【目的】 素子の分離特性を劣化させることなく、素子
分離領域を形成するための選択酸化処理工程において活
性領域部分への酸化の侵入を抑制することができるよう
にする。 【構成】 シリコン基板１１の表面に第１の緩衝シリコ
ン酸化膜層１２を介して第１のシリコン窒化膜１３を堆
積した後、ドライエッチング法により第１の緩衝シリコ
ン窒化膜１３を選択除去する。シリコン基板１１の表面
部における第１の緩衝シリコン酸化膜１３の周辺部に凹
状溝１５を形成した後、該凹状溝１５の周壁部に第２の
緩衝シリコン酸化膜１６を形成する。第２のシリコン窒
化膜１７を全面に亘って形成した後、該第２のシリコン
窒化膜１７を非選択エッチングして凹状溝１５の内部に
第２のシリコン窒化膜を埋め込むことにより、該第２の
シリコン窒化膜からなるサイドウォール１８を形成す
る。しかる後、シリコン基板１１に選択酸化処理を施す
ことにより、露出部分に素子分離領域を形成する。
分離領域を形成するための選択酸化処理工程において活
性領域部分への酸化の侵入を抑制することができるよう
にする。 【構成】 シリコン基板１１の表面に第１の緩衝シリコ
ン酸化膜層１２を介して第１のシリコン窒化膜１３を堆
積した後、ドライエッチング法により第１の緩衝シリコ
ン窒化膜１３を選択除去する。シリコン基板１１の表面
部における第１の緩衝シリコン酸化膜１３の周辺部に凹
状溝１５を形成した後、該凹状溝１５の周壁部に第２の
緩衝シリコン酸化膜１６を形成する。第２のシリコン窒
化膜１７を全面に亘って形成した後、該第２のシリコン
窒化膜１７を非選択エッチングして凹状溝１５の内部に
第２のシリコン窒化膜を埋め込むことにより、該第２の
シリコン窒化膜からなるサイドウォール１８を形成す
る。しかる後、シリコン基板１１に選択酸化処理を施す
ことにより、露出部分に素子分離領域を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に素子分離の形成方法に関するものである。
関し、特に素子分離の形成方法に関するものである。
【０００２】
【従来の技術】半導体装置の素子分離の形成方法として
は従来から選択酸化法（ＬＯＣＯＳ法）が広く用いられ
ている。
は従来から選択酸化法（ＬＯＣＯＳ法）が広く用いられ
ている。
【０００３】以下、図面を参照しながら、前記した従来
の半導体装置の製造方法の一例について説明する。
の半導体装置の製造方法の一例について説明する。
【０００４】図８〜図１１は従来の素子分離領域形成方
法の工程を示す断面図である。
法の工程を示す断面図である。
【０００５】まず、図８に示すように、シリコン基板３
１の表面を酸化することによって、選択酸化時に発生す
る応力を緩和するための緩衝シリコン酸化膜層３２を形
成した後、該緩衝シリコン酸化膜層３２の上に選択酸化
時の耐酸化マスク用の材料としてシリコン窒化膜３３を
堆積する。
１の表面を酸化することによって、選択酸化時に発生す
る応力を緩和するための緩衝シリコン酸化膜層３２を形
成した後、該緩衝シリコン酸化膜層３２の上に選択酸化
時の耐酸化マスク用の材料としてシリコン窒化膜３３を
堆積する。
【０００６】次に、図９に示すように、フォトリソグラ
フィーによりシリコン窒化膜３３の上にレジスト３４を
所望形状に形成し、このレジスト３４を耐エッチングマ
スクとしてシリコン窒化膜３３を選択除去する。その
後、レジスト３４を灰化して除去する。
フィーによりシリコン窒化膜３３の上にレジスト３４を
所望形状に形成し、このレジスト３４を耐エッチングマ
スクとしてシリコン窒化膜３３を選択除去する。その
後、レジスト３４を灰化して除去する。
【０００７】次に、図１０に示すように、酸化処理を行
うと、シリコン窒化膜３３の除去された部分が酸化さ
れ、素子分離用の酸化膜３５が形成される。ここで、シ
リコン窒化膜３３により覆われた部分は酸化されない。
うと、シリコン窒化膜３３の除去された部分が酸化さ
れ、素子分離用の酸化膜３５が形成される。ここで、シ
リコン窒化膜３３により覆われた部分は酸化されない。
【０００８】次に、図１１に示すように、シリコン窒化
膜３３及び素子分離用の酸化膜３５を順次エッチングに
より除去することによって、シリコン基板３１の表面部
に素子分離領域３７と活性領域３６とが完成する。
膜３３及び素子分離用の酸化膜３５を順次エッチングに
より除去することによって、シリコン基板３１の表面部
に素子分離領域３７と活性領域３６とが完成する。
【０００９】
【発明が解決しようとする課題】しかしながら、前記の
ような従来の素子分離領域形成方法によると、選択酸化
時に素子分離領域３７となる領域の境界線から活性領域
３６となる領域へ酸化が入り込む、いわゆるバーズビー
クの侵入のために活性領域３６が狭くなってしまうとい
う問題がある。
ような従来の素子分離領域形成方法によると、選択酸化
時に素子分離領域３７となる領域の境界線から活性領域
３６となる領域へ酸化が入り込む、いわゆるバーズビー
クの侵入のために活性領域３６が狭くなってしまうとい
う問題がある。
【００１０】このバーズビークの侵入を抑制する方法と
して、緩衝シリコン酸化膜３２の膜厚を小さくするか又
はシリコン窒化膜３３の膜厚を大きくする方法がある
が、このような方法では、選択酸化工程で緩衝シリコン
酸化膜３３が応力を緩和することができず、シリコン基
板３１内に結晶欠陥が発生することになり、素子の分離
特性が劣化する。
して、緩衝シリコン酸化膜３２の膜厚を小さくするか又
はシリコン窒化膜３３の膜厚を大きくする方法がある
が、このような方法では、選択酸化工程で緩衝シリコン
酸化膜３３が応力を緩和することができず、シリコン基
板３１内に結晶欠陥が発生することになり、素子の分離
特性が劣化する。
【００１１】従って、従来の選択酸化法によると、素子
の分離特性を劣化させずにバーズビークの侵入を抑制す
ることは困難であるという問題点を有していた。
の分離特性を劣化させずにバーズビークの侵入を抑制す
ることは困難であるという問題点を有していた。
【００１２】本発明は、前記問題点に鑑み、素子の分離
特性を劣化させずにバーズビークの侵入を抑制すること
ができるようにすることを目的とする。
特性を劣化させずにバーズビークの侵入を抑制すること
ができるようにすることを目的とする。
【００１３】
【課題を解決するための手段】前記の目的を達成するた
め、請求項１の発明は、半導体基板における活性領域と
なる部分の上側に形成された耐酸化性膜の側面に半導体
基板の表面部にまで至るサイドウォールを形成し、しか
る後、半導体基板に対して選択酸化処理を施すことによ
り素子分離領域を形成するものである。
め、請求項１の発明は、半導体基板における活性領域と
なる部分の上側に形成された耐酸化性膜の側面に半導体
基板の表面部にまで至るサイドウォールを形成し、しか
る後、半導体基板に対して選択酸化処理を施すことによ
り素子分離領域を形成するものである。
【００１４】具体的に請求項１の発明が講じた解決手段
は、半導体装置の製造方法を、半導体基板の主面上に第
１の絶縁膜を形成する工程と、該第１の絶縁膜上に第１
の耐酸化性膜を形成する工程と、該第１の耐酸化性膜の
上にフォトレジストパターンを形成する工程と、前記第
１の耐酸化性膜における前記フォトレジストパターンに
より被覆されていない部分を選択エッチングする工程
と、前記半導体基板の表面部と前記第１の絶縁膜とにお
ける前記フォトレジストパターンの周辺部に異方性ドラ
イエッチング法によって凹状溝を形成する工程と、前記
フォトレジストパターンを除去する工程と、前記半導体
基板における前記凹状溝の周壁部に第２の絶縁膜を形成
する工程と、前記第１の耐酸化性膜、第１の絶縁膜及び
第２の絶縁膜の上側の全面に亘って第２の耐酸化性膜を
形成する工程と、該第２の耐酸化性膜を非選択エッチン
グすることにより前記第１の耐酸化性膜の側面、前記第
１の絶縁膜における前記第１の耐酸化性膜の下側部分の
側面及び前記凹状溝の内部に前記第２の耐酸化性膜から
なるサイドウォールを形成する工程と、前記第１の耐酸
化性膜及び前記サイドウォールをマスクとして前記半導
体基板に選択酸化処理を施すことにより素子分離領域を
形成する工程とを有する構成とするものである。
は、半導体装置の製造方法を、半導体基板の主面上に第
１の絶縁膜を形成する工程と、該第１の絶縁膜上に第１
の耐酸化性膜を形成する工程と、該第１の耐酸化性膜の
上にフォトレジストパターンを形成する工程と、前記第
１の耐酸化性膜における前記フォトレジストパターンに
より被覆されていない部分を選択エッチングする工程
と、前記半導体基板の表面部と前記第１の絶縁膜とにお
ける前記フォトレジストパターンの周辺部に異方性ドラ
イエッチング法によって凹状溝を形成する工程と、前記
フォトレジストパターンを除去する工程と、前記半導体
基板における前記凹状溝の周壁部に第２の絶縁膜を形成
する工程と、前記第１の耐酸化性膜、第１の絶縁膜及び
第２の絶縁膜の上側の全面に亘って第２の耐酸化性膜を
形成する工程と、該第２の耐酸化性膜を非選択エッチン
グすることにより前記第１の耐酸化性膜の側面、前記第
１の絶縁膜における前記第１の耐酸化性膜の下側部分の
側面及び前記凹状溝の内部に前記第２の耐酸化性膜から
なるサイドウォールを形成する工程と、前記第１の耐酸
化性膜及び前記サイドウォールをマスクとして前記半導
体基板に選択酸化処理を施すことにより素子分離領域を
形成する工程とを有する構成とするものである。
【００１５】請求項２の発明は、凹状溝を形成する工程
における異方性エッチング法を特定するものであって、
具体的には、請求項１の構成に、前記異方性ドライエッ
チング法は、臭化水素ガスと３フッ化塩素ガス、又は臭
化水素ガスと６フッ化硫黄ガスを用いた反応性イオンエ
ッチング法であるという構成を付加するものである。
における異方性エッチング法を特定するものであって、
具体的には、請求項１の構成に、前記異方性ドライエッ
チング法は、臭化水素ガスと３フッ化塩素ガス、又は臭
化水素ガスと６フッ化硫黄ガスを用いた反応性イオンエ
ッチング法であるという構成を付加するものである。
【００１６】
【作用】前記の構成により、第１の耐酸化性膜の側面、
第１の絶縁膜における第１の耐酸化性膜の下側部分の側
面及び凹状溝の内部に、第２の耐酸化性膜からなるサイ
ドウォールを形成した後、第１の耐酸化性膜及びサイド
ウォールをマスクとして半導体基板に選択酸化処理を施
すことにより素子分離領域を形成するため、素子分離領
域を形成するための選択酸化処理工程において活性領域
部分への酸化の侵入が抑制される。
第１の絶縁膜における第１の耐酸化性膜の下側部分の側
面及び凹状溝の内部に、第２の耐酸化性膜からなるサイ
ドウォールを形成した後、第１の耐酸化性膜及びサイド
ウォールをマスクとして半導体基板に選択酸化処理を施
すことにより素子分離領域を形成するため、素子分離領
域を形成するための選択酸化処理工程において活性領域
部分への酸化の侵入が抑制される。
【００１７】
【実施例】以下、本発明の実施例を図面に基づき説明す
る。
る。
【００１８】図１〜図６は本発明の一実施例に係る半導
体装置の製造方法の工程を示す断面図である。
体装置の製造方法の工程を示す断面図である。
【００１９】まず、図１に示すように、シリコン基板１
１の表面を酸化することによって、選択酸化時に発生す
る応力を緩和するための第１の絶縁膜としての第１の緩
衝シリコン酸化膜１２を形成した後、該第１の緩衝シリ
コン酸化膜１２の上に選択酸化時の耐酸化マスク用材料
となる第１の耐酸化性膜としての第１のシリコン窒化膜
１３を堆積する。
１の表面を酸化することによって、選択酸化時に発生す
る応力を緩和するための第１の絶縁膜としての第１の緩
衝シリコン酸化膜１２を形成した後、該第１の緩衝シリ
コン酸化膜１２の上に選択酸化時の耐酸化マスク用材料
となる第１の耐酸化性膜としての第１のシリコン窒化膜
１３を堆積する。
【００２０】次に、図２に示すように、第１のシリコン
窒化膜１３上にフォトリソグラフィーによりフォトレジ
ストパターン１４を所望の形状に形成し、該フォトレジ
ストパターン１４を耐エッチングマスクとして異方性ド
ライエッチング法により第１の緩衝シリコン窒化膜１３
を選択除去する。
窒化膜１３上にフォトリソグラフィーによりフォトレジ
ストパターン１４を所望の形状に形成し、該フォトレジ
ストパターン１４を耐エッチングマスクとして異方性ド
ライエッチング法により第１の緩衝シリコン窒化膜１３
を選択除去する。
【００２１】次に、シリコン基板１１の表面部における
第１の緩衝シリコン酸化膜１３の周辺部に凹状溝１５を
形成した後、前述したフォトレジスト１４を灰化して除
去する。
第１の緩衝シリコン酸化膜１３の周辺部に凹状溝１５を
形成した後、前述したフォトレジスト１４を灰化して除
去する。
【００２２】図７は前記凹状溝１５の形成方法を示して
おり、同図に示すように、例えばＳＦ6 （六フッ化硫
黄）とＨＢｒ（臭化水素）とからなるガス系を用いる反
応性イオンエッチングを行なうと、イオンがフォトレジ
ストパターン１４によって反射される作用を利用するこ
とによって、フォトレジストパターン１４の周辺部分つ
まり第１の緩衝シリコン酸化膜１３の周辺部にのみエッ
チングを進行させることが可能となり、シリコン基板１
１の表面部における第１の緩衝シリコン酸化膜１３の周
辺部に凹状溝１５を形成することができる。尚、反応性
イオンエッチングに用いるガスとしては、ＳＦ6 とＨＢ
ｒとの混合ガスに代えて、ＣｌＦ3 （三フッ化塩素）と
ＨＢｒとの混合ガスを用いることもできる。
おり、同図に示すように、例えばＳＦ6 （六フッ化硫
黄）とＨＢｒ（臭化水素）とからなるガス系を用いる反
応性イオンエッチングを行なうと、イオンがフォトレジ
ストパターン１４によって反射される作用を利用するこ
とによって、フォトレジストパターン１４の周辺部分つ
まり第１の緩衝シリコン酸化膜１３の周辺部にのみエッ
チングを進行させることが可能となり、シリコン基板１
１の表面部における第１の緩衝シリコン酸化膜１３の周
辺部に凹状溝１５を形成することができる。尚、反応性
イオンエッチングに用いるガスとしては、ＳＦ6 とＨＢ
ｒとの混合ガスに代えて、ＣｌＦ3 （三フッ化塩素）と
ＨＢｒとの混合ガスを用いることもできる。
【００２３】次に、図３に示すように、シリコン基板１
１における凹状溝１５の周壁部を酸化することによって
該凹状溝１５の周壁部に第２の絶縁膜としての第２の緩
衝シリコン酸化膜１６を形成した後、さらに第１のシリ
コン窒化膜１３、第１の緩衝シリコン酸化膜１２及び第
２の緩衝シリコン酸化膜１６の上側の全面に亘って第２
の耐酸化性膜としての第２のシリコン窒化膜１７を形成
する。
１における凹状溝１５の周壁部を酸化することによって
該凹状溝１５の周壁部に第２の絶縁膜としての第２の緩
衝シリコン酸化膜１６を形成した後、さらに第１のシリ
コン窒化膜１３、第１の緩衝シリコン酸化膜１２及び第
２の緩衝シリコン酸化膜１６の上側の全面に亘って第２
の耐酸化性膜としての第２のシリコン窒化膜１７を形成
する。
【００２４】次に、図４に示すように、第２のシリコン
窒化膜１７を非選択エッチング処理して、第１のシリコ
ン窒化膜１３の側面、第１の緩衝シリコン酸化膜１２に
おける第１のシリコン窒化膜１３の下側部分の側面及び
凹状溝１５の内部に第２のシリコン窒化膜１７からなる
サイドウォール１８を形成する。
窒化膜１７を非選択エッチング処理して、第１のシリコ
ン窒化膜１３の側面、第１の緩衝シリコン酸化膜１２に
おける第１のシリコン窒化膜１３の下側部分の側面及び
凹状溝１５の内部に第２のシリコン窒化膜１７からなる
サイドウォール１８を形成する。
【００２５】次に、図５に示すように、第１のシリコン
窒化膜１３及び第２のシリコン窒化膜１７を耐酸化マス
クとしてシリコン基板１１に選択酸化処理を施すことに
より、シリコン基板１１の表面部におけるシリコン窒化
膜の無い、つまり露出部分に、素子分離領域となる素子
分離用シリコン酸化膜１９を形成する。この選択酸化処
理工程においては、凹状溝１５の内部に形成されたサイ
ドウオール１８によって第１のシリコン窒化膜１３の下
に侵入する酸化（バーズビーク）を抑制することができ
る。
窒化膜１３及び第２のシリコン窒化膜１７を耐酸化マス
クとしてシリコン基板１１に選択酸化処理を施すことに
より、シリコン基板１１の表面部におけるシリコン窒化
膜の無い、つまり露出部分に、素子分離領域となる素子
分離用シリコン酸化膜１９を形成する。この選択酸化処
理工程においては、凹状溝１５の内部に形成されたサイ
ドウオール１８によって第１のシリコン窒化膜１３の下
に侵入する酸化（バーズビーク）を抑制することができ
る。
【００２６】次に、図６に示すように、第１のシリコン
窒化膜１３、サイドウオール１８、第１の緩衝シリコン
酸化膜１２及び第２の緩衝シリコン酸化膜１３を順次エ
ッチングにより除去すると、シリコン基板１１の表面部
に活性領域２０及び素子分離領域２１が完成する。
窒化膜１３、サイドウオール１８、第１の緩衝シリコン
酸化膜１２及び第２の緩衝シリコン酸化膜１３を順次エ
ッチングにより除去すると、シリコン基板１１の表面部
に活性領域２０及び素子分離領域２１が完成する。
【００２７】
【発明の効果】以上説明したように、請求項１の発明に
係る半導体装置の製造方法によると、第１の耐酸化性膜
の側面、第１の絶縁膜における第１の耐酸化性膜の下側
部分の側面及び凹状溝の内部に、第２の耐酸化性膜から
なるサイドウォールを形成し、しかる後、第１の耐酸化
性膜及びサイドウォールをマスクとして半導体基板に選
択酸化処理を施すことにより素子分離領域を形成するた
め、素子の分離特性を劣化させることなく、選択酸化処
理時の活性領域部分への酸化の侵入を抑制することがで
きる。
係る半導体装置の製造方法によると、第１の耐酸化性膜
の側面、第１の絶縁膜における第１の耐酸化性膜の下側
部分の側面及び凹状溝の内部に、第２の耐酸化性膜から
なるサイドウォールを形成し、しかる後、第１の耐酸化
性膜及びサイドウォールをマスクとして半導体基板に選
択酸化処理を施すことにより素子分離領域を形成するた
め、素子の分離特性を劣化させることなく、選択酸化処
理時の活性領域部分への酸化の侵入を抑制することがで
きる。
【図１】本発明の一実施例に係る半導体装置の製造方法
の工程を示す断面図である。
の工程を示す断面図である。
【図２】前記半導体装置の製造方法の工程を示す断面図
である。
である。
【図３】前記半導体装置の製造方法の工程を示す断面図
である。
である。
【図４】前記半導体装置の製造方法の工程を示す断面図
である。
である。
【図５】前記半導体装置の製造方法の工程を示す断面図
である。
である。
【図６】前記半導体装置の製造方法の工程を示す断面図
である。
である。
【図７】前記半導体装置の製造方法におけるドライエッ
チング法のメカニズムを示す断面図である。
チング法のメカニズムを示す断面図である。
【図８】従来の半導体装置の製造方法の工程を示す断面
図である。
図である。
【図９】従来の半導体装置の製造方法の工程を示す断面
図である。
図である。
【図１０】従来の半導体装置の製造方法の工程を示す断
面図である。
面図である。
【図１１】従来の半導体装置の製造方法の工程を示す断
面図である。
面図である。
１１ シリコン基板（半導体基板） １２ 第１の緩衝シリコン酸化膜（第１の絶縁膜） １３ 第１のシリコン窒化膜（第１の耐酸化性膜） １４ フォトレジスト １５ 凹状溝 １６ 第２の緩衝シリコン酸化膜（第２の絶縁膜） １７ 第２のシリコン窒化膜（第１の耐酸化性膜） １８ サイドウォール １９ 素子分離用シリコン酸化膜 ２０ 活性領域 ２１ 素子分離領域
Claims (2)
- 【請求項１】 半導体基板の主面上に第１の絶縁膜を形
成する工程と、該第１の絶縁膜上に第１の耐酸化性膜を
形成する工程と、該第１の耐酸化性膜の上にフォトレジ
ストパターンを形成する工程と、前記第１の耐酸化性膜
における前記フォトレジストパターンにより被覆されて
いない部分を選択エッチングする工程と、前記半導体基
板の表面部と前記第１の絶縁膜とにおける前記フォトレ
ジストパターンの周辺部に異方性ドライエッチング法に
よって凹状溝を形成する工程と、前記フォトレジストパ
ターンを除去する工程と、前記半導体基板における前記
凹状溝の周壁部に第２の絶縁膜を形成する工程と、前記
第１の耐酸化性膜、第１の絶縁膜及び第２の絶縁膜の上
側の全面に亘って第２の耐酸化性膜を形成する工程と、
該第２の耐酸化性膜を非選択エッチングすることにより
前記第１の耐酸化性膜の側面、前記第１の絶縁膜におけ
る前記第１の耐酸化性膜の下側部分の側面及び前記凹状
溝の内部に前記第２の耐酸化性膜からなるサイドウォー
ルを形成する工程と、前記第１の耐酸化性膜及び前記サ
イドウォールをマスクとして前記半導体基板に選択酸化
処理を施すことにより素子分離領域を形成する工程とを
有することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記異方性ドライエッチング法は、臭化
水素ガスと３フッ化塩素ガス、又は臭化水素ガスと６フ
ッ化硫黄ガスを用いた反応性イオンエッチング法である
ことを特徴とする請求項１に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5031847A JPH06252257A (ja) | 1993-02-22 | 1993-02-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5031847A JPH06252257A (ja) | 1993-02-22 | 1993-02-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252257A true JPH06252257A (ja) | 1994-09-09 |
Family
ID=12342454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5031847A Withdrawn JPH06252257A (ja) | 1993-02-22 | 1993-02-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252257A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5972776A (en) * | 1995-12-22 | 1999-10-26 | Stmicroelectronics, Inc. | Method of forming a planar isolation structure in an integrated circuit |
-
1993
- 1993-02-22 JP JP5031847A patent/JPH06252257A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5972776A (en) * | 1995-12-22 | 1999-10-26 | Stmicroelectronics, Inc. | Method of forming a planar isolation structure in an integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100278729B1 (ko) | 집적 회로에서의 전기적 분리 구조체 형성 방법 | |
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| US5397732A (en) | PBLOCOS with sandwiched thin silicon nitride layer | |
| US5837595A (en) | Methods of forming field oxide isolation regions with reduced susceptibility to polysilicon residue defects | |
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| JPH06252257A (ja) | 半導体装置の製造方法 | |
| US5858860A (en) | Methods of fabricating field isolated semiconductor devices including step reducing regions | |
| JPH11340315A (ja) | 半導体装置の製造方法 | |
| US5930647A (en) | Methods of forming field oxide and active area regions on a semiconductive substrate | |
| US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
| KR100315019B1 (ko) | 반도체장치의소자분리방법 | |
| US5895256A (en) | Method for manufacturing LOCOS structure | |
| US5994216A (en) | Method of forming a reduced size contact in a dielectric layer by using bird's beak of oxidized polysilicon to create an etching mask | |
| KR100311172B1 (ko) | 반도체소자분리방법 | |
| KR100447261B1 (ko) | 반도체 소자의 제조방법 | |
| KR100418300B1 (ko) | 반도체소자의소자분리막형성방법 | |
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
| KR20000018502A (ko) | 트렌치 격리의 제조 방법 | |
| JP2551028B2 (ja) | 半導体装置の製造方法 | |
| KR930008845B1 (ko) | 반도체소자의 소자 격리방법 | |
| JPS60128635A (ja) | 素子分離領域の形成方法 | |
| JPH1070186A (ja) | 半導体装置の素子分離膜形成方法 | |
| KR19990057376A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH05335408A (ja) | 素子分離領域の形成方法 | |
| KR19980025507A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |