JPH06252748A - 位相同期回路 - Google Patents

Abstract

(57)【要約】 【目的】 低い周波数（３０Ｈｚ）のパルス信号に適用
しても十分に速い時間で同期をとることができる位相同
期回路を提供する。 【構成】 位相比較器２で基準となる入力パルス信号５
と固定周波発振器１の出力信号との位相差がクロックパ
ルス発生器３のクロックパルス何個分に相当するかアッ
プカウントしカウント終了時におけるカウント値をラッ
チする。このカウント値を初期値としてダウンカウンタ
４にプリセットし、カウント値が０になるとカウントを
終了して停止する。ダウンカウンタ４が停止してその出
力信号がＨレベルの間、固定周波発振器１はクロックパ
ルスを分周して出力し、Ｌレベルの間は分周を停止す
る。ダウンカウント終了後において、入力パルス信号と
固定周波発振器１の出力との位相同期が確立する。１０
は断線により入力パルス信号がない時のプルアップ抵抗
である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ビデオテープレコーダ
（以下、ＶＴＲという。）、オディオテープレコーダ等
に適用して好適な位相同期回路に関する。

【０００２】

【従来の技術及びその問題点】二値レベルを持つパルス
信号に適用される位相同期回路において、図３に示すよ
うな位相同期回路が提案されている。以下に図３を参照
して二値レベルを持つパルス信号に適用される従来の位
相同期回路について説明する。図３において、１７は位
相比較器１４に入力される入力パルス信号であって、テ
ープ上の記録媒体と、該記録媒体に対して記録再生を行
う、例えばＶＴＲにおいては、前記記録媒体に対して記
録再生される電気信号を処理するプロセッサから前記記
録媒体の駆動を制御するサーボ系へ送られる基準タイミ
ングパルス（リファレンスフレームパルス、３０Ｈｚ）
に相当する。

【０００３】１１は前記入力パルス信号とほぼ等しい周
波数のパルスを発生する固定周波発振器であって、前記
入力パルス信号とほぼ一致する周波数ｆを持つ自走タイ
ミングパルス（サーボフレームパルス）を発生する。１
２は２Ｎ個（Ｎは自然数）に遅延段を持つ遅延回路であ
り、一つの遅延段の遅延時間は一定で、その遅延時間は
τである。そして、前記固定周波発振器１１の出力パル
スの周期と前記遅延回路１２の総遅延時間とは同じ値に
なるように設定される。すなわち、２Ｎτ＝１／ｆなる
関係に設定される。

【０００４】１８は前記遅延回路２の各遅延段から出力
されるタップであり、タップ１８の総数は前記遅延段数
と同じ２Ｎ個である。１３は前記遅延回路１２の前記各
タップの中からただ一つ選択するための位相切り換え回
路である。前記固定周波発振器１１から出力されたパル
スは、前記遅延回路１２に入力し、前記位相切り換え回
路１３によってただ一つのタップが選択されることによ
り、前記固定周波発振器１１から出力されるパルスにτ
を最小単位とする位相制御が施されたパルス１９が前記
位相切り換え回路１３より出力される。

【０００５】１４は位相比較器であって、前記入力パル
ス信号１７のパルスと位相切り換え回路１３の出力パル
スとの位相差を検出して誤差判定器１５に前記位相差の
データを送る。前記誤差判定器１５において、前記位相
差がτ／２より大きいか否かを判定し、大きいと判定さ
れた場合、すなわち、前記固定周波発振器１１の出力パ
ルスの位相が進んでいる場合は、前記誤差検出用カウン
タ１６がそのカウント値を一つアップする。

【０００６】そして、予め定められた所定の回数をｍと
し、誤差検出用カウンタ１６が連続してｍ回のカウント
アップを行った場合、すなわち前記位相差がτ／２より
大きくなるケースがｍ回連続した場合において、前記誤
差検出用カウンタ１６は位相遅れ信号２０を発生する。
該位相遅れ信号２０により前記位相切り換え回路１３は
現在選択しているタップを一つ後段のタップに切り換
え、位相切り換え回路１３の出力の位相をτだけ遅延さ
せる。この結果位相同期が確立する。

【０００７】逆の位相誤差（固定周波発振器１１の位相
が遅れている）に対しても同様の制御がなされ、前記位
相切り換え回路１３は現在選択しているタップを一つ前
段のタップに切り換え、位相切り換え回路１３の出力１
９の位相をτだけ進ませる。以上、前記遅延回路１２の
前記タップ１８を前記誤差検出用カウンタ１６の出力に
より制御し、τ／２の精度で前記入力パルス信号１７に
対して前記固定周波発振器１１の出力信号の位相及び周
波数の同期がとられる。

【０００８】ＶＴＲを例にとると、リファレンスフレー
ムパルス（入力パルス信号）及びサーボフレームパルス
の周波数は共に現行のテレビジョン信号のフレーム周波
数に一致し、ＮＴＳＣ方式においては、３０Ｈｚ、ＰＡ
Ｌ方式においては２５Ｈｚである。ところで、前記従来
の位相同期回路においては、同期の精度はτ／２であ
る。この従来の位相同期回路をＮＴＳＣ方式のＶＴＲの
リファレンスフレームパルス及びサーボフレームパルス
に適用する場合、例えば５μｓ（マイクロ秒）の精度を
要求しようとすると、前記式２Ｎτ＝１／ｆ及びτ／２
＝５μｓという関係により、前記遅延回路１２において
３０００段以上もの遅延段及び同数のタップ１８が必要
となり、小型で安価な位相同期回路を実現する上で大き
な障害となる。

【０００９】また、前記従来の位相同期回路において
は、一回の位相制御動作において、タップを前後どちら
かに一段のみ切り換えるので、リファレンスフレームパ
ルス及びサーボフレームパルスの初期値の位相差が大き
い場合、同期をとるまでに大幅な時間を要するという欠
点を持つ。

【００１０】

【発明が解決しようとする課題】本発明は、前記問題点
に鑑み、低い周波数、例えば３０Ｈｚのパルス信号に適
用しても十分に速い時間で同期をとることができ、かつ
簡単な構成で、しかも、組立工程において入力パルス信
号が供給されない場合等、プロセッサからサーボ系へリ
ファレンスフレームパルスを供給する信号線が途絶えた
場合は、サーボフレームパルスがそのまま自走しうる機
能を有する位相同期回路を提供する点にある。

【００１１】

【課題を解決するための手段】本発明位相同期回路は、
基準タイミングパルス信号入力端子と、固定周波発振器
と、前記基準タイミングパルス信号と前記固定周波発振
器の出力信号との位相を比較する位相比較器と、該位相
比較器の出力を計数し、その計数値に基づいて前記固定
周波発振器の動作を停止させるダウンカウンタと、前記
位相比較器と前記ダウンカウンタと前記固定周波発振器
とにクロックパルスを供給するクロックパルス発生器と
を備えてなることを特徴とする。

【００１２】

【実施例】図１は、本発明位相同期回路の１実施例のブ
ロック図を示している。図１において、５は入力パルス
信号であり、リファレンスフレームパルスに相当する。
１は前記入力パルス信号とほぼ等しい周波数のパルスを
発生する固定周波発振器であり、クロックパルス発生器
３から供給されるクロックパルスを分周することにより
固定周波数パルスを得てサーボフレームパルスに相当す
るパルス９を発生する。前記クロックパルス発生器３
は、入力パルス信号５及び前記固定周波発振器１の出力
パルス信号のパルスのいずれよりも大幅に高い周波数の
パルス７を発生する。

【００１３】２は位相比較器であり、入力パルス信号５
と固定周波発振器１の出力パルス信号との位相差が前記
クロックパルス発生器３より送られてくるクロックパル
ス何個分に相当するかを計測する。前記計測は、固定周
波発振器１の出力パルスの立ち上がりエッジと入力パル
ス信号のパルスの立ち上がりのエッジとの時間差内にお
ける前記クロックパルスの数を前記位相比較器２がアッ
プカウントすることにより行われる。

【００１４】前記アップカウントは、前記固定周波発振
器１の出力パルスの立ち上がりエッジにより常に初期値
０から開始され、入力パルス信号のパルスの立ち上がり
エッジで終了し、再度、固定周波発振器１の出力パルス
の立ち上がりエッジが出現するまで、アップカウント終
了時におけるカウント値はラッチされる。

【００１５】前記位相比較器２がアップカウントを終了
すると、ダウンカウンタ４にそのカウンタ値６をプリセ
ットする。ダウンカウンタ４は前記プリセット完了後、
該プリセット値を初期値としてダウンカウントを開始
し、カウント値が０になるとダウンカウントを終了し停
止する。前記ダウンカウンタ４がダウンカウントする際
に用いる動作クロックは、前記クロックパルス発生器３
より発生するクロックパルスであり、前記位相比較器及
び固定周波発振器に供給されるクロックパルスと同一の
パルスである。

【００１６】前記ダウンカウンタ４の出力信号８により
前記固定周波発振器の動作を制御する。前記出力信号８
がハイレベルならば、固定周波発振器１は固定周波数パ
ルスの出力を継続する。出力信号８がロウレベルに切り
換わると、前記固定周波発振器１は分周を停止し、同時
に固定周波数パルスの出力をも停止する。前記固定周波
発振器１の固定周波数の出力を停止している期間におい
ては、固定周波発振器の出力レベルは、ダウンカウンタ
４の出力８がロウレベルに切り換わる直前の時点におけ
るレベルがそのまま保持される。

【００１７】前記ダウンカウンタ４がダウンカウントの
動作を行っている間、ダウンカウンタ４の出力８はロウ
レベルとなり、ダウンカウントが終了すると出力８はハ
イレベルとなり、前記固定周波発振器１は、分周及び固
定周波数パルスの出力を再開する。

【００１８】次に前記本発明位相同期回路の動作を図２
に示す波形図を参照して説明する。図２の（Ａ）は前記
クロックパルスの波形図、図２の（Ｂ）は前記入力パル
ス信号の波形図である。説明を分かり易くするために、
まず前記固定周波発振器１に前記ダウンカウンタ４から
の信号８が供給されずに常にハイレベルに固定された信
号が入力されているものとする。このとき、前記固定周
波発振器１の分周カウンタのカウント値の遷移を図２の
（Ｃ）に示す。この実施例の場合は分周カウンタは１４
分周を行うものとして説明する。

【００１９】前記分周カウンタは自走を続け、（・・1
1,12,13,0,1,2, ・・11,12,13,0,1,・・）なるカウント
を繰り返す。前記固定周波発振器１からの出力パルスが
図２の（Ｄ）に示されているが、分周カウンタが自走を
続けるため、図２の（Ｂ）の入力パルス信号と図２の
（Ｄ）の固定周波発振器１の出力パルスとの位相差は時
間の経過にかかわらず不変であり、互いの立ち上がりエ
ッジの位相を揃えることはできない。

【００２０】続いて、前記ダウンカウンタ４から信号８
が前記固定周波発振器１に入力されときの動作を以下に
説明する。前記アップカウンタ機能を備える位相比較器
２において計測される、図２の（Ｄ）のパルスの立ち上
がりのエッジと図２の（Ｂ）のパルスの立ち上がりのエ
ジとの位相差は、図２から明らかなようにクロックパル
ス５個分（位相比較器２の分周遷移７〜１１に相当する
部分）であるとする。

【００２１】このとき、図２の（Ｂ）の入力パルス信号
のパルスの立ち上がりエッジが出現して１クロック後
に、前記位相比較器２において計測された値がダウンカ
ウンタ４にプリセットされ、ダウンカウントが開始され
る。このときのダウンカウンタ４のカウント値の遷移を
図２の（Ｅ）に示す。ダウンカウンタ４は（5,4,3,2,1)
とダウンカウントを行っており、ダウンカウントの開始
前及び終了後は、ダウンカウンタ４は０を保持する。

【００２２】図２の（Ｆ）は前記ダウンカウンタ４の出
力信号８を示しており、プリセット値から０までダウン
カウントしている期間において、ロウレベルとなってい
る。このロウレベルのダウンカウンタ出力信号により前
記固定周波数発振器１の分周カウンタは動作を停止す
る。図２の（Ｇ）に分周カウンタのカウント値の遷移を
示しており、ダウンカウンタ４の出力がロウレベルの期
間中はカウンタ値例えば〔１２〕が保持されている。

【００２３】前記ダウンカウンタ４の出力レベルがロウ
レベルから再びハイレベル（図２のＦ）になると、前記
固定周波数発振器は分周動作を開始する。分周カウンタ
のカウント値の遷移により図２の（Ｄ）に示したパルス
の立ち上がりエッジの位相は、図２の（Ｅ）に示すダウ
ンカウント終了後において、図２の（Ｈ）に示すごとく
変化し、図２の（Ｂ）の入力パルス信号のパルスの立ち
上がりエッジの位相と揃うこととなる。すなわち、位相
同期が確立する。

【００２４】前記実施例の説明は、位相同期が確立する
動作について説明したが、本発明位相同期をＶＴＲ等に
適用する場合、その組立工程において前記位相同期回路
を備えた装置の検査を行うことがある。この際、前記入
力パルス信号は入力しないため、入力パルス信号の信号
線の入力端子付近に抵抗器１０を介してハイレベルにプ
ルアップしておき、該信号線への入力パルス信号の入力
が途絶えた場合、前記ダウンカウンタ４にプリセットが
行われないようにしておけばダウンカウンタ４は動作せ
ず、ダウンカウンタの出力信号をハイレベルに固定して
前記固定周波発振器１はクロックパルスを分周して自走
パルスを出力するようにする。

【００２５】これによって、サーボ系は一応基準周波数
に基づいて制御され、組立工程において検査、測定を入
力パルス信号の入力がなくても実行することができる。
さらに、プルアップ手段により、入力信号がないまま電
源を投入することによる回路素子の破損を防止すること
も可能となる。

【００２６】

【発明の効果】本発明によれば、前記従来の技術におい
て必要であった膨大な数の遅延段、タップ及び誤差判定
器、位相切り換え回路等を用いることなく簡単な構成で
位相同期回路を実現できる。また、位相同期に要する時
間は、入力パルス信号一周期分の時間であり、位相同期
の確立を従来例に比べて極めて速くすることができる。
さらに、本発明において、入力パルス信号の信号線が途
絶えた場合、入力パルス信号とほぼ同一周波数の自走パ
ルス固定周波発振器から出力することが可能であり、組
立工程における検査、測定にも支障を来すことがない。

【図面の簡単な説明】

【図１】本発明実施例のブロック図である。

【図２】本発明実施例の動作波形図である。

【図３】従来例のブロック図である。

【符号の説明】

１ 固定周波発振器 ２ 位相比較器 ３ クロックパルス発生器 ４ ダウンカウンタ ５ 入力パルス信号 １０ プルアップ抵抗

Claims (2)

【特許請求の範囲】
1. 【請求項１】 基準タイミングパルス信号入力端子と、
   固定周波発振器と、前記基準タイミングパルス信号と前
   記固定周波発振器の出力信号との位相を比較する位相比
   較器と、該位相比較器の出力を計数し、その計数値に基
   づいて前記固定周波発振器の動作を停止させる計数手段
   と、前記位相比較器と前記計数手段と前記固定周波発振
   器とにクロックパルスを供給するクロックパルス発生器
   とを備えてなることを特徴とする位相同期回路。
2. 【請求項２】 前記基準タイミングパルス信号入力端子
   にプルアップ手段を接続したことを特徴とする請求項１
   記載の位相同期回路。