JPH0362788A - 基準信号作成回路装置 - Google Patents

基準信号作成回路装置

Info

Publication number
JPH0362788A
JPH0362788A JP1198822A JP19882289A JPH0362788A JP H0362788 A JPH0362788 A JP H0362788A JP 1198822 A JP1198822 A JP 1198822A JP 19882289 A JP19882289 A JP 19882289A JP H0362788 A JPH0362788 A JP H0362788A
Authority
JP
Japan
Prior art keywords
signal
circuit
pulse
reference signal
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1198822A
Other languages
English (en)
Inventor
Kiyoharu Nishiyama
清春 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP1198822A priority Critical patent/JPH0362788A/ja
Publication of JPH0362788A publication Critical patent/JPH0362788A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用9軒 本発明は、ビ子オテープレコーダ(以下VTRと記t)
のザーホ回路に使用される基準信号作成回路装置に関す
る。
「従来の技術・Lその課題] 従来より、V T R,のザーボ回路に使用される基準
信号と1.ては再生時(Jはソステムクロックを利用し
、記録時に(J垂直同期信号−を分離し利用している。
このように記録時には垂直同期信号を利用するものであ
るからS、/N比が低い弱電界地域等においては垂直同
期信号が欠落したり、あるいはノイズが混入して適正な
基準信号が得られない場合がある。
このような欠点を解消するための装置として、例えば特
開昭62−294384号公報に開示されろように、垂
直同期信号の欠落による誤動作を防止するために重置同
期信号検出回路にて垂直同期信号が連続して供給されな
いことを検出し、プリセット回路のプリセットカウンタ
へのプリセット値を変化させ、プリセントカウンタのカ
ウント幅を垂直同期信号の周期と同じ値に設定して基準
信号を作成するようにしている。
ところが上記公報に開示される基準信号発生回路は、そ
の回路構成が複雑であり部品点数が多いという問題点が
ある。
本発明はこのような問題点を解決するためになされたも
ので、簡単な回路構成で部品点数の少ない基準信号作成
回路装置を提供することを目的とする。
[課題を解決するための手段] 本発明は、外部より供給される垂直同期信号に同期した
パルス信号を作成する波形整形回路と、」二足波形整形
回路への垂直同期信号の供給を制御するスイッチと、 垂直同期信号と同一の周期にてなるパルス信号を基準信
号として送出するパルス作成回路と、」1記パルス作成
回路が送出する基や信号のパルス数をカウントし、この
カウント値に応じて制御信号を送出するカウント部と、 上記波形整形回路が送出する同期パルス信号と上記カウ
ント部が送出する制御信号とに基づいて上記パルス作成
回路より送出する基準信号を」1記同期パルス信号に同
期してリセットする信号を送出する第1のリセット信号
発生部と、 上記同期パルス信号と上記基準信号とに基づいて」二足
カウント部にてカウントされるカウント値と上記カウン
ト部より送出される制御信号とをリセットする第2のリ
セット信号発生部と、を備えたことを特徴とする。
[作用] このように構成することで、再生時にはスイッチはオフ
状態となり波形整形回路への垂直同期信号の供給はなさ
れず、パルス作成回路は自走している基準信号を送出す
る。
記録時にはスイッチはオン状態となりパルス作成回路は
、第1のリセット信号発生部より送出されるリセット信
号にて、自走している基準信号がリセットされ垂直同期
信号と同周期にて新たに基準信号を送出し始める。
[実施例] 本発明の基準信号作成回路装置の一実施例であり第1図
に示す回路装置はVTRのサーボ回路に使用される。
第1図において、不図示のシステムコントロール部が送
出する制御信号にてオン、オフ動作を行うスイッチlの
入力側には不図示のヒデオ回路部から送出される複合映
像信号より同期分離された垂直同期信号が供給され、ス
イッチ1の出力側は上記同期信号の波形を形成する波形
整形回路2に接続される。波形整形回路2の出力側は、
AND回路3及びAND回路5の入力側に接続され、A
ND回路3の出力側は、パルス作成回路4に接続される
パルス作成回路4は、信号の供給が全くないときには上
記ヒデオ回路部が送出する信号より分離された同期信号
と同周期で自走しているが、AND回路3よりパルス信
号が供給されることで」二足自走している信号が再トリ
ガされ上記同期信号と同周期でかつパルス幅のごく狭い
パルス信号を作成する回路である。又、パルス作成回路
4より送出される信号がVTRのサーボ回路における基
準信号となる。
パルス作成回路4の出力側は、不図示のサーボ回路へ接
続されるとともに、AND回路5の他の入力端に接続さ
れ、パルス作成回路4が送出する基準信号のパルス数を
カウントするカウンタ7の入力側に接続される。
又、AND回路5の出力側は遅延回路6を介して上記カ
ウンタ7のリセット端子に接続される。
よって、AND回路5は、波形整形回路2及びパルス作
成回路4がともにハイ(H)レベルの信号を送出すると
きにのみ遅延回路6にT(レベルの信号を送出し、遅延
回路6はこの信号を遅延しリセット信号としてカウンタ
7に送出する。リセット信号が供給されることでカウン
タ7はカウントしたカウント値をリセソ)・する。尚、
カウンタ7(J1供給される基準信号のパルス数を0よ
りカウントアツプし、カウント数が例えば4以上になる
と次のリセット信号が供給されるまでHレベルの信号を
送出し続:′]、それ以外のカウント数ではロー(L)
レベルの信号を送出する。又、最初のリセット信号が供
給されるまではI(レベルの信号を送出するものである
又、カウンタ7の出力側はAND回路3の入力側に接続
される。よってAND回路3は、波形整形回路2及びカ
ウンタ7よりHレベルの信号が供給されたときのみ出力
信号をパルス作成回路4へ送出する。
このように構成される本実施例の基準信号作成回路装置
における動作を第1図、第2図を参照し以下に説明する
まず再生時の動作を説明する。
ンステムコントロール部より送出される制御信号により
スイッチ1はオフ状態に設定される。よって、波形整形
回路2、AND回路3を介してパルス作成回路4に垂直
同期信号は供給されないのて、パルス作成回路4は垂直
同期信号と等しい周期にて自走している信号を基準信号
として不図示のザーボ回路に送出する。尚、この場合、
波形整形回路2より信号が送出されないことj;すAN
D回路5はLレベルの信号を送出するので、カウンタ7
におけるカウント数はリセッ)・されず、設定値である
4以上となる。よってカウンタ7はHレベルの信号をA
ND回路3へ送出し続(Jる。しかし、波形整形回路2
が信号を送出しないことよりAND回路3の出力信号は
常にI7レベルであり、パルス作成回路4がリセットさ
れることはない。したがって、パルス作成回路4は、記
録時の垂直同期信号と同じ周期のパルス信号を基準信号
としてザーボ回路へ送出することとなる。
次に、記録時については、システムコントロール回路よ
り送出される制御信号にてスイッチlはオン状態となっ
ており、供給される垂直同期信号の態様により以下の3
状態が考えられ、それぞれにおける動作を以下に説明す
る。
まず、第2図内の■の範囲に示ずように正):(′に垂
直同期信号が供給される場合、システムが安定してから
最初に供給される垂直同期信号により波形整形回路2か
ら最初に送出されるパルス信号aOがAND回路3に供
給される。尚、カウンタ7は最初のリセット信号か供給
されるまではHレベルの信号を送出していることより、
AND回路3にはHレベルの信号が供給されているので
、AND回路3は上記パルス信号aOが供給されること
でHレベルの信号をパルス作成回路4へ送出する。
よってパルス作成回路4はAND回路3より供給される
このパルス信号にて自走していた基準信号がリセットさ
れ、以後新たに、第2図Bに示すような垂直同期信号に
同周期にてなるパルス信号が作成され基準信号として送
出される。
又、波形整形回路2よりHレベルの信号が供給され、パ
ルス作成回路4より基準信号が送出されることで、第2
図Cに示すように、AND回路5はI4レベルの信号を
遅延回路6へ送出し、第2図りに示すように、遅延回路
6は供給されたパルス信号COを所定時間△を遅延させ
たパルス信号d0をリセット信号としてカウンタ7に送
出する。
第2図Eに示すように、カウンタ7は、このパルス信号
dOが供給されることで、今まで送出していたHレベル
の信号の送出を停止する。よって、AND回路3にはカ
ウンタ7よりLレベルの信号が供給されるので、AND
回路3はI7レベルの信号を送出し、パルス作成回路4
にて発生している垂直同期信号と同周期のパルス信号は
りセットされることはなく、第2図Bに示すように垂直
同期信号と同周期にて基準信号であるパルス信号を送出
し続ける。よって、カウンタ7には上記基準信号である
パルス信号が供給されるが、上述したようにAND回路
5は一定周期でHレベルの信号を送出するのでカウンタ
7には一定周期で遅延回路6よりリセット信号が供給さ
れ、カウンタ7のカウント数は一定周期でリセットされ
、カウンタの計数値が1を越えること(よない。よって
、カウンタ7は常にLレベルの信号を送出し、以後構成
部分3ないし7は同様に動作する。よって、パルス作成
回路4からは垂直同期信号と同周期にてなる基準信号が
送出される。
次に、第2図内のHの範囲に示すように、パルス作成回
路4より」二連した基準信号が送出されているときに波
形整形回路2に供給される垂直同期信号が単発的に欠落
した場合、例えば第2図へに示すように、本来供給され
るべき垂直同期信号a1が欠落したときには、波形整形
回路2よりLレベルの信号がAND回路3へ送出される
。ところが」二連した上うにAND回路3にはカウンタ
7よりLレベルの信号が供給されていることより、波形
整形回路2より供給されるパルスが単発的に欠落しても
AND回路3より送出される信号レベルに変化はなくL
レベルのままであり、パルス作成回路4はリセットされ
ることはなく、上記の場合と同様に垂直同期信号と同周
期の基準信号を送出している。
上記のIの範囲における場合と異なるのは、波形整形回
路2が送出する信号レベルが本来Hレベルであるへきと
ころがI7レベルとなることよりAND回路5が送出す
る信号レベルがLレベルのままとなる。よって遅延回路
6よりカウノタ7ヘリセノト信号が供給されず、カウン
タ7のカランI・値は1となるが、今カウンタ7に設定
されている設定値を4とすれば、カウント値は4より小
ざいこと上りカウンタ7の出力信号はLレベルのままで
あり、パルス作成回路4は第2図Bに示すように信号の
送出が欠落することなく垂直同期信号と同周期の基準信
号を送出し続Ifる。
次に、第2図内の■の範囲に示すように、パルス作成回
路4より上述した基準信号が送出されているときに波形
整形回路2に供給される垂直同期信号が連続的に数個欠
落した場合、上述したように、上記欠落個数が、カウン
タ7に設定されている設定値である4より小さい3以下
の場合には」二連した単発的な欠落の場合と同一の動作
を行う。
一方、垂直同期信号が4個以−に欠落する場合、上述し
たようにAND回路5よりI7レヘルの信号が送出され
続(ヲるので遅延回路6よりHレベルのリセット信号が
カウンタ7へ供給されず、カウンタ7はカウント数が4
以−にとなった時点で出力信号レベルをいままでのLレ
ベルよりI4レベルへ変化させる。よってAND回路3
の一入力端にはI−■レベルの信号が供給されることと
なるので、スイッチ1を介して欠落後初めての垂直同期
信号が波形整形回路2に供給され波形整形回路2より第
2図へに示すパルス信号a3が送出された時点で、AN
D回路3は14レベルの信号をパルス作成回路4に送出
する。このI4レベルの信号が供給されることでパルス
作成回路4は、これまで自走にて送出していた基準信号
をリセット1−1第2図Bに示ずようにパルス信号a3
に同期して再度垂直同期信号と同周期にてなる基準信号
を新たに送出し始める。又、波形整形回路2が■]レヘ
ルの信号を送出し始めるのでAND回路5は再度1(し
l\ルの信号を送出するのでカウンタ7のカウント値は
リセットされ、カウンタ7の出力信号レベルは再びL5
レベルに戻る。以後の動作は1−述した動作と同様であ
る。
次に、第2図内の■の範囲に示すように、パルス作成回
路4より一上述した基準信jニーが送出されているとき
に波形整形回路2に供給される垂直同期信号に第2図A
に示すようなノイズallか混入した場合、この場合は
、上述したHの範囲と同様の動作を行うものであり、ノ
イズanによってパルス作成回路4がリセットされるこ
とはなくパルス作成回路4はそれまでと同一の周期にて
基準信号を送出する。
次に、音声信号のみを記録して映像信号を記録しない場
合には、不図示0)ノスーアム:Jントロール回路より
モードを切り替えることに、Lす、再生時と同様の動作
にでパルス作成回路4より容易に基準信号を作成するこ
とができろ1、 このように本実施例の基準信号作成凹路装置によれば、
弱電界の元で垂直同期信号が91発的に欠落した場合、
録画中のテレビジョン番組の−rヤンネルを変更し7た
場合あるいは記録信号口体の乱れた場合により垂直同期
信号が連続的に欠落tまたり乱れが生じ、た場合、音声
信号のみを記録ケることにより垂直同期信号がない場合
、重直同期信−弓に2ノイズが混入しノー場合等ωf4
1(々の条(4−F−’ iこれい−(、正、iil、
な基準信号を作成することができる。
尚、このような基準信号作成回路装置は、」二足公報に
開示される塙準信号作成回路のように垂直同期信号の欠
落を検出する回路を設けこの回路より送出する信号1こ
てプリセット値を変化させる等の動作を行わず、AND
回路にて垂直同期信号の欠落を検出し垂直同期信号と同
周期にて自走している基準信号をリセットするようにし
たことより、回路を構成する部品点数が少ない基準信号
作成回路装置を提供することができる。
「発明の効果] 以と詳述したように本発明によれば、カウント部及び波
形整形回路が送出する信号に基づいて垂直同期信号と同
周期にてなる基準信号をリセットし汚塵上記基準信号と
して送出するようにしたことより、簡単な回路構成で部
品点数の少ない基準信号作成回路装置を提供することが
できる。
【図面の簡単な説明】
第1図は本発明の基準信号作成回路装置の一実施例にお
(Jるブロック囚、第2図は第1図に示す基準信号作成
回路装置の動作を示すタイムチャートである。 波形整形回路、 パルス作成回路、 カウンタ。

Claims (1)

    【特許請求の範囲】
  1. (1)外部より供給される垂直同期信号に同期したパル
    ス信号を作成する波形整形回路と、 上記波形整形回路への垂直同期信号の供給を制御するス
    イッチと、 垂直同期信号と同一の周期にてなるパルス信号を基準信
    号として送出するパルス作成回路と、上記パルス作成回
    路が送出する基準信号のパルス数をカウントし、このカ
    ウント値に応じて制御信号を送出するカウント部と、 上記波形整形回路が送出する同期パルス信号と上記カウ
    ント部が送出する制御信号とに基づいて上記パルス作成
    回路より送出する基準信号を上記同期パルス信号に同期
    してリセットする信号を送出する第1のリセット信号発
    生部と、 上記同期パルス信号と上記基準信号とに基づいて上記カ
    ウント部にてカウントされるカウント値と上記カウント
    部より送出される制御信号とをリセットする第2のリセ
    ット信号発生部と、を備えたことを特徴とする基準信号
    作成回路装置。
JP1198822A 1989-07-31 1989-07-31 基準信号作成回路装置 Pending JPH0362788A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1198822A JPH0362788A (ja) 1989-07-31 1989-07-31 基準信号作成回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1198822A JPH0362788A (ja) 1989-07-31 1989-07-31 基準信号作成回路装置

Publications (1)

Publication Number Publication Date
JPH0362788A true JPH0362788A (ja) 1991-03-18

Family

ID=16397492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1198822A Pending JPH0362788A (ja) 1989-07-31 1989-07-31 基準信号作成回路装置

Country Status (1)

Country Link
JP (1) JPH0362788A (ja)

Similar Documents

Publication Publication Date Title
JPS6169267A (ja) テレビジヨン受像機の水平発振器用の位相ロツク・ループ装置
JPS58146164A (ja) ト−ン信号用プログラマブル検出器
JPH0362788A (ja) 基準信号作成回路装置
EP0145310B1 (en) Motor servo circuit for a magnetic recording and reproducing apparatus
JPS6298976A (ja) のこぎり波状信号発生用回路
JPS6126870B2 (ja)
JPH0659091B2 (ja) 同期信号発生回路
JPH0119471Y2 (ja)
JP3519878B2 (ja) 垂直同期動作の制御回路
JPS61274479A (ja) ビデオ信号処理装置
JP3011450B2 (ja) 垂直同期周波数判別回路
JPS60164944A (ja) 磁気記録再生装置のスロ−トラツキング装置
JP3222356B2 (ja) 疑似afc装置
JP3785632B2 (ja) 信号処理回路
JPH0514344Y2 (ja)
JPS6257378A (ja) 自動利得制御装置
JPS6030130B2 (ja) 可変パルス幅ワンシヨツトマルチバイブレ−タ
JP2604914B2 (ja) モータの速度制御装置
JPH02137592A (ja) バーストゲートパルス発生回路
JPH06252748A (ja) 位相同期回路
JPS6136300B2 (ja)
JPH01284077A (ja) 同期信号発生器
JPH07170422A (ja) 水平同期信号処理回路
JPS5943870B2 (ja) カウンタ装置
JPS6410137B2 (ja)