JPH06253178A - Gamma correction circuit - Google Patents
Gamma correction circuitInfo
- Publication number
- JPH06253178A JPH06253178A JP5057923A JP5792393A JPH06253178A JP H06253178 A JPH06253178 A JP H06253178A JP 5057923 A JP5057923 A JP 5057923A JP 5792393 A JP5792393 A JP 5792393A JP H06253178 A JPH06253178 A JP H06253178A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- transistor
- video signal
- gamma correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 信号経路にPN接合などによる容量が存在し
ないようにして周波数特性を向上したガンマ補正回路を
実現する。
【構成】 非直線的な入出力特性を有し、映像信号(V
in)が入力されるガンマ補正回路であって、前記入力
信号のうち所定電圧以下の部分を除去するクリップ回路
(16,17,18,19)と、前記入力映像信号に対
応する信号から前記クリップ回路によって所定電圧以下
の部分が除去された信号を減算する減算回路(7,8,
9,10,14,15)とを具備する。また、入力映像
信号を反転して反転映像信号を生成する信号反転回路
(26,27,28,29)と、前記反転映像のうち所
定電圧以下の部分を除去するクリップ回路(40,4
1,42,43)と、前記反転映像信号と前記クリップ
回路から出力される信号とを加算する加算回路(33,
34,35,36,44)とによって構成してもよい。
(57) [Summary] [Purpose] To realize a gamma correction circuit with improved frequency characteristics by eliminating the presence of a capacitance such as a PN junction in the signal path. [Structure] A video signal (V
in) is input to the gamma correction circuit, and a clipping circuit (16, 17, 18, 19) for removing a portion of the input signal equal to or lower than a predetermined voltage, and a clip circuit for clipping the signal corresponding to the input video signal. The subtraction circuit (7, 8,
9, 10, 14, 15). Also, a signal inverting circuit (26, 27, 28, 29) for inverting an input video signal to generate an inverted video signal, and a clipping circuit (40, 4) for removing a portion of the inverted video below a predetermined voltage.
1, 42, 43) and the inverted video signal and the signal output from the clipping circuit (33,
34, 35, 36, 44).
Description
【0001】[0001]
【産業上の利用分野】本発明は、ガンマ補正回路に関
し、特に周波数特性を悪化させることなく入力映像信号
に対してガンマ補正を行なうことができるようにする技
術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gamma correction circuit, and more particularly to a technique capable of performing gamma correction on an input video signal without degrading frequency characteristics.
【0002】[0002]
【従来の技術】テレビジョンカメラなどにおいて撮像素
子から得られた映像信号の非直線性を補正するためガン
マ補正回路が使用されている。図5は、従来より使用さ
れているガンマ補正回路の構成を示す。同図のガンマ補
正回路は抵抗20,21,23,25、ダイオード2
2、およびトランジスタ24を含んでいる。2. Description of the Related Art In a television camera or the like, a gamma correction circuit is used to correct the non-linearity of a video signal obtained from an image pickup device. FIG. 5 shows a configuration of a gamma correction circuit which has been conventionally used. The gamma correction circuit in the figure includes resistors 20, 21, 23, 25 and a diode 2.
2 and a transistor 24.
【0003】抵抗20の一端は入力映像信号Vinが印
加される入力端子に接続され、他端は抵抗21および2
3の一端とノードN1で一緒に接続されている。抵抗2
1の他端はダイオード22を介して所定の電位の電圧V
3に接続されている。抵抗23の他端はトランジスタ2
4のベースに接続され、該トランジスタ24のコレクタ
は正の電源電圧Vccに接続され、エミッタは抵抗25
を介して負の電源電圧−Vccに接続されている。トラ
ンジスタ24のエミッタはガンマ補正された映像信号V
outを取り出すための出力端子に接続されている。One end of the resistor 20 is connected to the input terminal to which the input video signal Vin is applied, and the other end is connected to the resistors 21 and 2.
3 and the node N1 are connected together. Resistance 2
The other end of 1 is a voltage V of a predetermined potential via the diode 22.
Connected to 3. The other end of the resistor 23 is the transistor 2
4, the collector of the transistor 24 is connected to the positive power supply voltage Vcc, and the emitter of the transistor 24 is connected to the resistor 25.
Is connected to the negative power supply voltage -Vcc via. The emitter of the transistor 24 has a gamma-corrected video signal V
It is connected to the output terminal for taking out out.
【0004】図5のガンマ補正回路においては、入力映
像信号Vinは抵抗20,21およびダイオード22を
含む回路によって分圧され、ノードN1から抵抗23お
よびトランジスタ24を介して出力映像信号Voutが
得られる。なお、トランジスタ24および抵抗25はい
わゆるエミッタフォロワ回路を構成しており、ノードN
1の映像信号に対する出力バッファとなる。そして、ダ
イオード22が非直線性を有するため、抵抗20,21
およびダイオード22で構成される分圧回路は非直線的
な入出力特性を有する分圧回路となり、これによってノ
ードN1にはガンマ補正された映像信号が得られ、この
映像信号が抵抗23およびトランジスタ24を介して出
力される。In the gamma correction circuit of FIG. 5, the input video signal Vin is divided by a circuit including the resistors 20 and 21 and the diode 22, and the output video signal Vout is obtained from the node N1 via the resistor 23 and the transistor 24. . The transistor 24 and the resistor 25 constitute a so-called emitter follower circuit, and the node N
It serves as an output buffer for one video signal. Since the diode 22 has non-linearity, the resistors 20, 21
The voltage dividing circuit constituted by the diode 22 and the diode 22 becomes a voltage dividing circuit having a non-linear input / output characteristic, whereby a gamma-corrected video signal is obtained at the node N1, and this video signal is supplied to the resistor 23 and the transistor 24. Is output via.
【0005】[0005]
【発明が解決しようとする課題】ところが、このような
従来のガンマ補正回路においては、ダイオード22のP
N接合による容量のため、抵抗20,21およびダイオ
ード22で構成される分圧回路の周波数特性が悪化し、
したがって出力映像信号Voutの周波数特性が良好で
ないという不都合があった。However, in such a conventional gamma correction circuit, the P of the diode 22 is
Due to the capacitance of the N-junction, the frequency characteristic of the voltage dividing circuit composed of the resistors 20 and 21 and the diode 22 deteriorates
Therefore, there is an inconvenience that the frequency characteristic of the output video signal Vout is not good.
【0006】本発明の目的は、このような従来の回路に
おける問題点に鑑み、周波数特性を悪化させることなく
入力映像信号に対して適確にガンマ補正を行なうことが
可能なガンマ補正回路を提供することにある。In view of the above problems in the conventional circuit, an object of the present invention is to provide a gamma correction circuit capable of appropriately performing gamma correction on an input video signal without deteriorating the frequency characteristic. To do.
【0007】[0007]
【課題を解決するための手段】上記目的を達成するた
め、本発明の第1の態様によれば、非直線的な入出力特
性を有し、映像信号が入力されるガンマ補正回路が提供
され、該ガンマ補正回路は、前記映像信号のうち所定電
圧以下の部分を除去するクリップ回路と、前記入力映像
信号に対応する信号から前記クリップ回路によって所定
電圧以下の部分が除去された信号を減算する減算回路を
含んでいる。In order to achieve the above object, according to a first aspect of the present invention, there is provided a gamma correction circuit having a nonlinear input / output characteristic and to which a video signal is input. The gamma correction circuit subtracts a clip circuit that removes a portion of the video signal having a voltage equal to or lower than a predetermined voltage, and a signal from the signal corresponding to the input video signal, the signal having a portion of the video signal having a voltage equal to or lower than the predetermined voltage removed. Includes a subtraction circuit.
【0008】また、本発明の別の態様によれば、非直線
的な入出力特性を有し、映像信号が入力されるガンマ補
正回路が提供され、該ガンマ補正回路は、前記入力映像
信号を反転して反転映像信号を生成するための信号反転
回路と、該信号反転回路によって生成された反転映像信
号のうち所定電圧以下の部分を除去するクリップ回路
と、前記反転映像信号に対応する信号と前記クリップ回
路によって所定電圧以下の部分が除去された信号を加算
する加算回路とを含んでいる。According to another aspect of the present invention, there is provided a gamma correction circuit which has a non-linear input / output characteristic and to which a video signal is input, and the gamma correction circuit outputs the input video signal. A signal inversion circuit for inverting and generating an inversion video signal, a clip circuit for removing a portion of the inversion video signal generated by the signal inversion circuit which is equal to or lower than a predetermined voltage, and a signal corresponding to the inversion video signal. And a summing circuit for summing the signals from which the portions below the predetermined voltage have been removed by the clipping circuit.
【0009】さらに、これらのガンマ補正回路におい
て、前記各クリップ回路は、エミッタおよびコレクタが
それぞれ互いに接続された第1および第2のトランジス
タを有し、第1のトランジスタのベースに入力映像信号
あるいは前記反転映像信号を印加し、第2のトランジス
タのベースには所定のバイアス電圧が印加され、かつ共
通接続されたエミッタからクリップされた信号を得るよ
う構成すると好都合である。Further, in these gamma correction circuits, each of the clipping circuits has a first transistor and a second transistor whose emitter and collector are connected to each other, and the base of the first transistor receives an input video signal or the above-mentioned video signal. Advantageously, an inverted video signal is applied, a predetermined bias voltage is applied to the base of the second transistor, and the clipped signal is obtained from the commonly connected emitters.
【0010】[0010]
【作用】上記ガンマ補正回路においては、ガンマ補正の
ための非直線的な入出力特性を実現するために、クリッ
プ回路および、減算回路あるいは加算回路などが用いら
れている。そして、これらの回路では従来のガンマ補正
回路のようにPN接合などによる容量が信号経路とグラ
ンドなどとの間に存在することがないから、従来のよう
に周波数特性が悪化することが防止できる。例えば、前
記クリップ回路は前述のようにエミッタおよびコレクタ
がそれぞれ互いに接続された2個のトランジスタで構成
し、第1のトランジスタのベースに入力映像信号を印加
して共通接続されたエミッタからクリップされた信号を
得るから、映像信号に対してはエミッタフォロワ回路と
等価な動作を行ない、周波数特性が悪化することはな
い。In the above gamma correction circuit, a clipping circuit, a subtraction circuit, an addition circuit and the like are used in order to realize a non-linear input / output characteristic for gamma correction. Further, in these circuits, unlike the conventional gamma correction circuit, the capacitance due to the PN junction does not exist between the signal path and the ground, so that it is possible to prevent the frequency characteristic from being deteriorated as in the conventional case. For example, the clipping circuit includes two transistors each having an emitter and a collector connected to each other as described above, and an input video signal is applied to the base of the first transistor to be clipped from the commonly connected emitters. Since a signal is obtained, an operation equivalent to that of the emitter follower circuit is performed on the video signal, and the frequency characteristic is not deteriorated.
【0011】[0011]
【実施例】以下、図面を参照して本発明の実施例につき
説明する。図1は、本発明の実施例に係わるガンマ補正
回路の構成を示す。同図の回路は、抵抗1,2およびト
ランジスタ3を含むクランプ回路と、抵抗4,6とトラ
ンジスタ5とを含むエミッタフォロワ回路と、抵抗7,
8,10,14,15とトランジスタ9とを含む減算回
路と、抵抗11,13とトランジスタ12とを含む出力
バッファ用エミッタフォロワと、抵抗16,19とトラ
ンジスタ17,18とを含む黒クリップ回路などによっ
て構成される。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows the configuration of a gamma correction circuit according to an embodiment of the present invention. The circuit shown in FIG. 1 includes a clamp circuit including resistors 1 and 2 and a transistor 3, an emitter follower circuit including resistors 4 and 6 and a transistor 5, a resistor 7,
A subtraction circuit including 8, 10, 14, 15 and the transistor 9, an output buffer emitter follower including the resistors 11, 13 and the transistor 12, a black clip circuit including the resistors 16, 19 and the transistors 17, 18. Composed by.
【0012】上記構成において、抵抗1,2およびトラ
ンジスタ3を含むクランプ回路は、周知のものであり、
抵抗1の一端にクランプパルスが印加され、他端はトラ
ンジスタ3のベースに接続されている。また、抵抗2は
トランジスタ3のベースとエミッタとの間に接続されて
いる。トランジスタ3のエミッタには所定のバイアス電
圧V1が印加されており、コレクタは入力映像信号Vi
nが印加される入力ラインに接続されている。また、該
入力ラインは抵抗4を介してトランジスタ5のベースに
接続されている。トランジスタ5のエミッタは抵抗6を
介して負の電源電圧−Vccに接続されている。In the above structure, the clamp circuit including the resistors 1 and 2 and the transistor 3 is well known,
A clamp pulse is applied to one end of the resistor 1 and the other end is connected to the base of the transistor 3. The resistor 2 is connected between the base and the emitter of the transistor 3. A predetermined bias voltage V1 is applied to the emitter of the transistor 3, and the collector of the transistor 3 receives the input video signal Vi.
It is connected to the input line to which n is applied. The input line is also connected to the base of the transistor 5 via the resistor 4. The emitter of the transistor 5 is connected to the negative power supply voltage -Vcc via the resistor 6.
【0013】また、トランジスタ5のエミッタは抵抗1
6を介してトランジスタ17のベースに接続されてい
る。トランジスタ17および18のコレクタはともに正
の電源電圧Vccに接続されている。トランジスタ17
および18の共通接続されたエミッタは抵抗19を介し
て負の電源電圧−Vccに接続され、かつさらに抵抗1
4を介してトランジスタ9のベースに接続されている。The emitter of the transistor 5 is a resistor 1
It is connected to the base of the transistor 17 via 6. The collectors of transistors 17 and 18 are both connected to positive power supply voltage Vcc. Transistor 17
The commonly connected emitters of and 18 are connected via resistor 19 to the negative supply voltage -Vcc, and also resistor 1
It is connected to the base of the transistor 9 via 4.
【0014】トランジスタ9のベースはさらに抵抗15
を介してグランドに接続されている。そしてトランジス
タ9のエミッタは抵抗7を介して前記トランジスタ5の
エミッタに接続され、かつ抵抗8を介して負の電源電圧
−Vccに接続されている。トランジスタ9のコレクタ
は抵抗10を介して正の電源電圧Vccに接続され、か
つさらに抵抗11を介してトランジスタ12のベースに
接続されている。トランジスタ12のエミッタは抵抗1
3を介して負の電源電圧−Vccに接続されかつ出力映
像信号Voutを供給する出力端子に接続されている。
トランジスタ12のコレクタは正の電源電圧Vccに接
続されている。The base of the transistor 9 further has a resistor 15
Is connected to ground via. The emitter of the transistor 9 is connected to the emitter of the transistor 5 via the resistor 7, and is connected to the negative power supply voltage -Vcc via the resistor 8. The collector of the transistor 9 is connected to the positive power supply voltage Vcc via the resistor 10 and further connected to the base of the transistor 12 via the resistor 11. The emitter of the transistor 12 is a resistor 1
3 is connected to the negative power supply voltage −Vcc and is also connected to an output terminal for supplying the output video signal Vout.
The collector of the transistor 12 is connected to the positive power supply voltage Vcc.
【0015】このように構成されたガンマ補正回路の動
作を図2を参照して説明する。入力映像信号Vinはト
ランジスタ3などによって構成される周知のクランプ回
路によって所定の直流電位にクランプされ、抵抗4を介
してトランジスタ5のエミッタから出力される。図2の
(a)は、このようなトランジスタ5のエミッタの信号
の一例を示す。この信号がトランジスタ17,18を含
む黒クリップ回路に入力されると、図2の(b)に示す
ような図2の(a)の信号の下側がスライスされた信号
が得られる。なお、このような信号のスライスレベルは
トランジスタ18のベースに印加されるバイアス電圧V
2によって所望の値に設定することができる。The operation of the gamma correction circuit thus constructed will be described with reference to FIG. The input video signal Vin is clamped to a predetermined DC potential by a well-known clamp circuit composed of the transistor 3 and the like, and is output from the emitter of the transistor 5 via the resistor 4. FIG. 2A shows an example of the signal of the emitter of such a transistor 5. When this signal is input to the black clip circuit including the transistors 17 and 18, a signal obtained by slicing the lower side of the signal of FIG. 2A as shown in FIG. 2B is obtained. The slice level of such a signal is the bias voltage V applied to the base of the transistor 18.
It can be set to a desired value by 2.
【0016】トランジスタ5のエミッタの信号、すなわ
ち図2の(a)の信号、は抵抗7を介してトランジスタ
9のエミッタに入力され、一方前記黒クリップ回路から
の出力信号、図2の(b)の信号、は抵抗14を介して
トランジスタ9のベースに入力される。これによって、
トランジスタ9のコレクタからは図2の(a)の信号か
ら(b)の信号を減算した図2の(c)に示される信号
が得られ、この信号が抵抗11、トランジスタ12を介
して出力映像信号Voutとして出力される。この信号
は、図2の(c)から明らかなように入力信号のレベル
に応じて非直線性を有するガンマ補正された信号となっ
ている。The signal of the emitter of the transistor 5, that is, the signal of FIG. 2 (a), is input to the emitter of the transistor 9 through the resistor 7, while the output signal from the black clip circuit, FIG. 2 (b). Signal is input to the base of the transistor 9 via the resistor 14. by this,
2C is obtained by subtracting the signal of FIG. 2A from the signal of FIG. 2A from the collector of the transistor 9, and this signal is output via the resistor 11 and the transistor 12. It is output as the signal Vout. This signal is a gamma-corrected signal having non-linearity according to the level of the input signal, as is apparent from FIG.
【0017】図3は、本発明の第2の実施例に係わるガ
ンマ補正回路の構成を示す。同図の回路は、抵抗26,
28,29とトランジスタ27を含み、入力映像信号V
inを反転するための信号反転回路と、抵抗30,32
とトランジスタ31を含むエミッタフォロワ回路と、抵
抗33,35,36,44とトランジスタ34とを含む
加算回路と、抵抗40,43ととトランジスタ41,4
2とを含む黒クリップ回路と、抵抗37,39とトラン
ジスタ38を含む出力バッファ用のエミッタフォロワ回
路とを具備する。FIG. 3 shows the configuration of a gamma correction circuit according to the second embodiment of the present invention. The circuit shown in FIG.
28, 29 and the transistor 27 are included, and the input video signal V
signal inversion circuit for inverting in and resistors 30, 32
And an emitter follower circuit including a transistor 31, an adder circuit including resistors 33, 35, 36 and 44 and a transistor 34, resistors 40 and 43, and transistors 41 and 4
2 and a black clip circuit including 2 and an emitter follower circuit for an output buffer including resistors 37 and 39 and a transistor 38.
【0018】上記構成において、抵抗40,43および
トランジスタ41,42を含む黒クリップ回路は前記図
1のものと同じである。また、抵抗33,35,36,
44およびトランジスタ34を含む加算回路は、それぞ
れ抵抗33,44を介して入力される2つの信号を共に
トランジスタ34のエミッタに供給して加算するよう構
成されている。In the above structure, the black clip circuit including the resistors 40 and 43 and the transistors 41 and 42 is the same as that shown in FIG. In addition, resistors 33, 35, 36,
The adder circuit including the transistor 44 and the transistor 34 is configured to supply two signals, which are respectively input via the resistors 33 and 44, to the emitter of the transistor 34 and add the signals.
【0019】図3の回路の動作を図4を参照して説明す
る。図4の(a)は入力映像信号Vinを示し、この入
力映像信号Vinが抵抗26を介してトランジスタ27
のベースに印加され、該トランジスタ27によって反転
され、該トランジスタ27のコレクタに図4の(b)に
示すような反転映像信号が得られる。The operation of the circuit of FIG. 3 will be described with reference to FIG. FIG. 4A shows the input video signal Vin, and the input video signal Vin passes through the resistor 26 and the transistor 27.
Is inverted by the transistor 27, and an inverted video signal as shown in FIG. 4B is obtained at the collector of the transistor 27.
【0020】この反転映像信号は抵抗30およびトラン
ジスタ31を介し、さらに抵抗40を介してトランジス
タ41のベースに印加される。トランジスタ41のエミ
ッタはトランジスタ42のエミッタと接続されており、
該トランジスタ42のベースには所定のバイアス電圧V
2が印加されているから、トランジスタ41のエミッタ
には、図4の(c)に示すように所定レベル以下の部分
がスライスされた信号が得られる。この信号は抵抗44
を介してトランジスタ34のエミッタに入力される。ま
た、トランジスタ34のエミッタには、前記信号反転回
路によって反転されトランジスタ31のエミッタを介し
て印加される信号、図4の(d)が入力されている。し
たがって、これらの信号が加算され、トランジスタ34
のコレクタには図4の(e)に示すようにガンマ補正さ
れた信号が得られ、この信号は抵抗37およびトランジ
スタ38を介して出力映像信号Voutとして出力され
る。This inverted video signal is applied to the base of the transistor 41 via the resistor 30 and the transistor 31, and further via the resistor 40. The emitter of the transistor 41 is connected to the emitter of the transistor 42,
A predetermined bias voltage V is applied to the base of the transistor 42.
Since 2 is applied, a signal obtained by slicing a portion below a predetermined level is obtained at the emitter of the transistor 41 as shown in FIG. This signal is resistor 44
Is input to the emitter of the transistor 34 via. Further, a signal inverted by the signal inverting circuit and applied through the emitter of the transistor 31, that is, (d) of FIG. 4, is input to the emitter of the transistor 34. Therefore, these signals are added and the transistor 34
A gamma-corrected signal as shown in FIG. 4 (e) is obtained at the collector of, and this signal is output as the output video signal Vout via the resistor 37 and the transistor 38.
【0021】。..
【発明の効果】以上のように、本発明によれば、ガンマ
補正回路において、信号経路とグランドまたは電源との
間にPN接合などによる容量が存在しなくなるから、回
路の周波数特性の悪化を防止し広帯域の回路が実現でき
る。また、前記図3の第2の実施例によれば、ポジ波形
を反転したネガ波形の映像信号に対してもガンマ補正を
行なうことが可能となり、回路設計の自由度を大幅に改
善することが可能になる。As described above, according to the present invention, in the gamma correction circuit, the capacitance due to the PN junction or the like does not exist between the signal path and the ground or the power supply, so that the deterioration of the frequency characteristic of the circuit is prevented. A broadband circuit can be realized. Further, according to the second embodiment of FIG. 3, it is possible to perform gamma correction on a video signal having a negative waveform obtained by inverting the positive waveform, and it is possible to greatly improve the degree of freedom in circuit design. It will be possible.
【図1】本発明の1実施例に係わるガンマ補正回路の構
成を示す電気回路図である。FIG. 1 is an electric circuit diagram showing a configuration of a gamma correction circuit according to an embodiment of the present invention.
【図2】図1のガンマ補正回路の動作を説明するための
信号波形図である。FIG. 2 is a signal waveform diagram for explaining the operation of the gamma correction circuit in FIG.
【図3】本発明の第2の実施例に係わるガンマ補正回路
の構成を示す電気回路図である。FIG. 3 is an electric circuit diagram showing a configuration of a gamma correction circuit according to a second embodiment of the present invention.
【図4】図3のガンマ補正回路の動作を説明するための
信号波形図である。FIG. 4 is a signal waveform diagram for explaining the operation of the gamma correction circuit in FIG.
【図5】従来のガンマ補正回路の概略の構成を示す電気
回路図である。FIG. 5 is an electric circuit diagram showing a schematic configuration of a conventional gamma correction circuit.
1,2,4,6,7,8,10,11,13,14,1
5,16,19 抵抗 3,5,9,12,17,18 トランジスタ 26,28,29,30,32,33,35,36,3
7,39,40,43,44 抵抗 27,31,34,38,41,42 トランジスタ1,2,4,6,7,8,10,11,13,14,1
5,16,19 resistors 3,5,9,12,17,18 transistors 26,28,29,30,32,33,35,36,3
7, 39, 40, 43, 44 Resistance 27, 31, 34, 38, 41, 42 Transistor
Claims (6)
が入力されるガンマ補正回路であって、 前記入力映像信号のうち所定電圧以下の部分を除去する
クリップ回路、および前記入力映像信号に対応する信号
から前記クリップ回路によって所定電圧以下の部分が除
去された信号を減算する減算回路、 を具備することを特徴とするガンマ補正回路。1. A gamma correction circuit having a non-linear input / output characteristic and to which a video signal is input, the clipping circuit removing a portion of the input video signal having a voltage equal to or lower than a predetermined voltage, and the input video. A gamma correction circuit comprising: a subtraction circuit that subtracts a signal from which a portion having a voltage equal to or lower than a predetermined voltage is removed by the clipping circuit from a signal corresponding to the signal.
クタがそれぞれ互いに接続された第1および第2のトラ
ンジスタを有し、第1のトランジスタのベースに入力映
像信号を印加し、第2のトランジスタのベースには所定
のバイアス電圧が印加され、かつ共通接続されたエミッ
タからクリップされた信号を得る、請求項1に記載のガ
ンマ補正回路。2. The clipping circuit has first and second transistors whose emitters and collectors are connected to each other, applies an input video signal to the base of the first transistor, and applies the input video signal to the base of the second transistor. The gamma correction circuit according to claim 1, wherein a predetermined bias voltage is applied and the clipped signal is obtained from the commonly connected emitters.
に互いに減算すべき信号が入力され、コレクタからガン
マ補正された信号を得るトランジスタを含む、請求項1
または2のいずれか1項に記載のガンマ補正回路。3. The subtraction circuit includes a transistor in which signals to be subtracted from each other are input to a base and an emitter, and a gamma-corrected signal is obtained from a collector.
Or the gamma correction circuit according to any one of 2 above.
が入力されるガンマ補正回路であって、 前記入力映像信号を反転して反転映像信号を生成するた
めの信号反転回路、 前記信号反転回路によって生成された反転映像信号のう
ち所定電圧以下の部分を除去するクリップ回路、および
前記反転映像信号に対応する信号と前記クリップ回路に
よって所定電圧以下の部分が除去された信号を加算する
加算回路、 を具備することを特徴とするガンマ補正回路。4. A gamma correction circuit having a non-linear input / output characteristic and to which a video signal is input, the signal inversion circuit inverting the input video signal to generate an inverted video signal, A clipping circuit that removes a portion of the inversion video signal generated by the signal inversion circuit that is equal to or lower than a predetermined voltage, and a signal that corresponds to the inversion video signal and a signal that has a portion of the inversion video signal that is equal to or less than the predetermined voltage removed. A gamma correction circuit comprising: an addition circuit.
クタがそれぞれ互いに接続された第1および第2のトラ
ンジスタを有し、第1のトランジスタのベースに前記反
転映像信号を印加し、第2のトランジスタのベースには
所定のバイアス電圧が印加され、かつ共通接続されたエ
ミッタからクリップされた信号を得る、請求項4に記載
のガンマ補正回路。5. The clipping circuit has first and second transistors whose emitters and collectors are connected to each other, and applies the inverted video signal to the base of the first transistor, and the base of the second transistor. 5. The gamma correction circuit according to claim 4, wherein a predetermined bias voltage is applied to the gamma correction circuit and a clipped signal is obtained from the commonly connected emitters.
互いに加算すべき信号がベースに入力されコレクタから
ガンマ補正された信号を得るトランジスタを含む、請求
項4または5のいずれか1項に記載のガンマ補正回路。6. The adder circuit according to claim 4, wherein the adder circuit includes transistors each of which receives a signal to be added to each other through a resistor to a base to obtain a gamma-corrected signal from a collector. Gamma correction circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5057923A JPH06253178A (en) | 1993-02-23 | 1993-02-23 | Gamma correction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5057923A JPH06253178A (en) | 1993-02-23 | 1993-02-23 | Gamma correction circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06253178A true JPH06253178A (en) | 1994-09-09 |
Family
ID=13069529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5057923A Pending JPH06253178A (en) | 1993-02-23 | 1993-02-23 | Gamma correction circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06253178A (en) |
-
1993
- 1993-02-23 JP JP5057923A patent/JPH06253178A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0342830B2 (en) | ||
| US4445054A (en) | Full-wave rectifying circuit | |
| US5801555A (en) | Correlative double sampling (CDS) device | |
| JP3404209B2 (en) | Transimpedance amplifier circuit | |
| US4164758A (en) | Noise suppression apparatus | |
| US4142110A (en) | Circuit to eliminate DC bias | |
| JP3014121B2 (en) | Noise removal circuit | |
| JP2875431B2 (en) | Noise reduction circuit | |
| KR100271590B1 (en) | Differential amplifier | |
| JP2940768B2 (en) | Nonlinear conversion circuit | |
| JP2651865B2 (en) | Nonlinear signal compression circuit | |
| JPS641785Y2 (en) | ||
| JP2940772B2 (en) | Nonlinear conversion circuit | |
| JP2831718B2 (en) | Voltage follower circuit | |
| JPH0117891Y2 (en) | ||
| JPS58154911A (en) | Gain control amplifier | |
| JP2004500757A (en) | Non-linear processor | |
| JPH0528814Y2 (en) | ||
| JPH10135833A (en) | A / D conversion device | |
| JPH0678176A (en) | Clip circuit | |
| JP2915620B2 (en) | Gamma correction circuit | |
| JPH10261929A (en) | Limiting amplifier, logarithmic amplifier using the same and spectrum analyzer | |
| JPH0564036A (en) | Gamma offset adjustment circuit | |
| JPS6214967B2 (en) | ||
| JPS6316776A (en) | Direct current restoration circuit |