JPH06260292A - バイポーラトランジスタの駆動回路 - Google Patents
バイポーラトランジスタの駆動回路Info
- Publication number
- JPH06260292A JPH06260292A JP6003061A JP306194A JPH06260292A JP H06260292 A JPH06260292 A JP H06260292A JP 6003061 A JP6003061 A JP 6003061A JP 306194 A JP306194 A JP 306194A JP H06260292 A JPH06260292 A JP H06260292A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- voltage
- reference voltage
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 150
- 230000008859 change Effects 0.000 claims description 11
- 230000000087 stabilizing effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000004804 winding Methods 0.000 abstract description 45
- 239000000969 carrier Substances 0.000 abstract description 7
- 239000003381 stabilizer Substances 0.000 abstract description 4
- 238000007599 discharging Methods 0.000 description 16
- 230000010355 oscillation Effects 0.000 description 12
- 239000011324 bead Substances 0.000 description 11
- 229910000859 α-Fe Inorganic materials 0.000 description 11
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/26—Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC
- H05B41/28—Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC using static converters
- H05B41/282—Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC using static converters with semiconductor devices
- H05B41/2821—Circuit arrangements in which the lamp is fed by power derived from DC by means of a converter, e.g. by high-voltage DC using static converters with semiconductor devices by means of a single-switch converter or a parallel push-pull converter in the final stage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5383—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a self-oscillating arrangement
- H02M7/53832—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a self-oscillating arrangement in a push-pull arrangement
- H02M7/53835—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a self-oscillating arrangement in a push-pull arrangement of the parallel type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 スイッチング損失が低減されると共にバイポ
ーラトランジスタを比較的低い温度で動作させることが
できるバイポーラトランジスタの駆動回路を提供する。 【構成】 安定器インバータに用いるのに好適なバイポ
ーラトランジスタ用の駆動回路は、各トランジスタと関
連する基準電圧を発生させる基準電圧装置を有する。バ
イポーラトランジスタ用のベース巻線として作用する３
次巻線から各バイポーラトランジスタのベースに基準電
圧に応じて電流を供給する。各トランジスタと関連する
個々のフィードバック回路は、関連するトランジスタに
蓄積された少数キャリャの量を表すフィードバック信号
を発生する。そして各トランジスタと関連する基準電圧
を、関連するフィードバック信号に基づいて変化させ
る。
ーラトランジスタを比較的低い温度で動作させることが
できるバイポーラトランジスタの駆動回路を提供する。 【構成】 安定器インバータに用いるのに好適なバイポ
ーラトランジスタ用の駆動回路は、各トランジスタと関
連する基準電圧を発生させる基準電圧装置を有する。バ
イポーラトランジスタ用のベース巻線として作用する３
次巻線から各バイポーラトランジスタのベースに基準電
圧に応じて電流を供給する。各トランジスタと関連する
個々のフィードバック回路は、関連するトランジスタに
蓄積された少数キャリャの量を表すフィードバック信号
を発生する。そして各トランジスタと関連する基準電圧
を、関連するフィードバック信号に基づいて変化させ
る。
Description
【０００１】
【産業上の利用分野】本発明はバイポーラトランジスタ
の駆動回路、特に安定器インバータのバイポーラトラン
ジスタ対を駆動する回路に関するものである。
の駆動回路、特に安定器インバータのバイポーラトラン
ジスタ対を駆動する回路に関するものである。
【０００２】
【従来の技術】プッシュプル型のような通常の安定器イ
ンバータは、最大負荷状態以外の期間に比較的深い飽和
状態に駆動された場合比較的大きなスイッチング損失を
有するバイポーラパワートランジスタを用いている。ス
イッチング損失は安定器インバータに課せられる負荷条
件に基づいて変化し、全ての負荷条件に対して損失を最
小とすることは困難である。スイッチング損失が比較的
大きいため、これらトランジスタは典型的には６０℃程
度の比較的高い温度で動作する。このような比較的高い
温度で動作するためにヒートシンクが必要になり、この
結果、インバータの製造コストが高価になってしまう。
ンバータは、最大負荷状態以外の期間に比較的深い飽和
状態に駆動された場合比較的大きなスイッチング損失を
有するバイポーラパワートランジスタを用いている。ス
イッチング損失は安定器インバータに課せられる負荷条
件に基づいて変化し、全ての負荷条件に対して損失を最
小とすることは困難である。スイッチング損失が比較的
大きいため、これらトランジスタは典型的には６０℃程
度の比較的高い温度で動作する。このような比較的高い
温度で動作するためにヒートシンクが必要になり、この
結果、インバータの製造コストが高価になってしまう。
【０００３】安定器インバータ用の基本駆動回路の選択
／設計に際し、電流利得のようなパワートランジスタの
特性／パラメータを注意深く選択して所望の安定器の動
作特性を得る必要がある。異なる型式のバイポーラトラ
ンジスタは異なる特性／パラメータを有しているから、
従って所望の基本駆動回路毎に相互に置換することは不
可能である。
／設計に際し、電流利得のようなパワートランジスタの
特性／パラメータを注意深く選択して所望の安定器の動
作特性を得る必要がある。異なる型式のバイポーラトラ
ンジスタは異なる特性／パラメータを有しているから、
従って所望の基本駆動回路毎に相互に置換することは不
可能である。
【０００４】
【発明が解決しようとする課題】ランプ安定器がターン
オンする際、バイポーラトランジスタに顕著な電圧過渡
現象が生ずる。この電圧過渡現象がバイポーラトランジ
スタに生ずると、トランジスタに故障が生ずるおそれが
ある。
オンする際、バイポーラトランジスタに顕著な電圧過渡
現象が生ずる。この電圧過渡現象がバイポーラトランジ
スタに生ずると、トランジスタに故障が生ずるおそれが
ある。
【０００５】通常の安定器インバータは、一層速くバイ
ポーラトランジスタをターンオフさせるため、すなわち
電界効果トランジスタのスイッチング速度に近づけるた
めベーカクランプを用いることができる。しかしなが
ら、ベーカクランプは比較的高価な高電圧高速再生ダイ
オードを用いる必要があり、さらに電力損失が増大して
しまう。
ポーラトランジスタをターンオフさせるため、すなわち
電界効果トランジスタのスイッチング速度に近づけるた
めベーカクランプを用いることができる。しかしなが
ら、ベーカクランプは比較的高価な高電圧高速再生ダイ
オードを用いる必要があり、さらに電力損失が増大して
しまう。
【０００６】通常の安定器インバータ用の典型的な駆動
スキムは、一定の強制電流利得を有するバイポーラトラ
ンジスタを必要とする。換言すれば、ベース電流がコレ
クタ電流又はエミッタ電流に対して固定された関係に維
持されるバイポーラトランジスタが用いられている。こ
のようなバイポーラトランジスタを用いると、安定器イ
ンバータの設計に用いられる等価的なバイポーラトラン
ジスタの範囲が制限されてしまう。すなわち、安定器イ
ンバータに用いられる部品の標準化が制約されてしま
う。
スキムは、一定の強制電流利得を有するバイポーラトラ
ンジスタを必要とする。換言すれば、ベース電流がコレ
クタ電流又はエミッタ電流に対して固定された関係に維
持されるバイポーラトランジスタが用いられている。こ
のようなバイポーラトランジスタを用いると、安定器イ
ンバータの設計に用いられる等価的なバイポーラトラン
ジスタの範囲が制限されてしまう。すなわち、安定器イ
ンバータに用いられる部品の標準化が制約されてしま
う。
【０００７】従って、比較的大きなスイッチング損失が
回避されバイポーラトランジスタが比較的低い温度で動
作するバイポーラトランジスタ用の改善された駆動回路
を提供することが望まれている。この駆動スキムでは、
種々のバイポーラトランジスタの比較的広い範囲に亘る
バイポーラトランジスタを用いることができると共に負
荷状態に拘わらずスイッチング損失を最適（すなわち、
最小にする）する必要がある。この駆動スキムではトラ
ンジスタに生ずる比較的大きな電圧過渡応答を最小にす
ると共にベーカグランプの必要性を解消してバイポーラ
トランジスタを高速でスイッチングさせる必要がある。
回避されバイポーラトランジスタが比較的低い温度で動
作するバイポーラトランジスタ用の改善された駆動回路
を提供することが望まれている。この駆動スキムでは、
種々のバイポーラトランジスタの比較的広い範囲に亘る
バイポーラトランジスタを用いることができると共に負
荷状態に拘わらずスイッチング損失を最適（すなわち、
最小にする）する必要がある。この駆動スキムではトラ
ンジスタに生ずる比較的大きな電圧過渡応答を最小にす
ると共にベーカグランプの必要性を解消してバイポーラ
トランジスタを高速でスイッチングさせる必要がある。
【０００８】
【課題を解決するための手段】一般的に、各トランジス
タが少なくともベース及び少数キャリャを有するバイポ
ーラトランジスタ用の駆動回路はトランジスタと関連す
る基準電圧を発生する基準電圧手段と、前記関連する基
準電圧に基づいて各トランジスタのベースに電流を供給
する電流供給手段と、各トランジスタと関連し、各トラ
ンジスタに蓄積される少数キャリャに基づいてトランジ
スタと関連する基準電圧を変化させるフィードバック手
段とを含む。
タが少なくともベース及び少数キャリャを有するバイポ
ーラトランジスタ用の駆動回路はトランジスタと関連す
る基準電圧を発生する基準電圧手段と、前記関連する基
準電圧に基づいて各トランジスタのベースに電流を供給
する電流供給手段と、各トランジスタと関連し、各トラ
ンジスタに蓄積される少数キャリャに基づいてトランジ
スタと関連する基準電圧を変化させるフィードバック手
段とを含む。
【０００９】各トランジスタと関連する基準電圧を各ト
ランジスタに蓄積される少数キャリャに基づいて変化さ
せることにより、各トランジスタが深い飽和状態となる
のが阻止される。従って、無負荷状態におけるスイッチ
ング損失は最小になる。各トランジスタに蓄積される少
数キャリャが減少する結果、各バイポーラトランジスタ
のスイッチングは一層高速になる。バイポーラトランジ
スタのスイッチング時間は電界効果トランジスタのスイ
ッチング時間に近づく。
ランジスタに蓄積される少数キャリャに基づいて変化さ
せることにより、各トランジスタが深い飽和状態となる
のが阻止される。従って、無負荷状態におけるスイッチ
ング損失は最小になる。各トランジスタに蓄積される少
数キャリャが減少する結果、各バイポーラトランジスタ
のスイッチングは一層高速になる。バイポーラトランジ
スタのスイッチング時間は電界効果トランジスタのスイ
ッチング時間に近づく。
【００１０】本発明では、その基本駆動スキムとしてベ
ーカクランプを用いる必要がなく、従ってこのクランプ
による比較的大きな損失が回避される。スイッチング損
失が減少する結果、トランジスタは一層低い温度で動作
する。
ーカクランプを用いる必要がなく、従ってこのクランプ
による比較的大きな損失が回避される。スイッチング損
失が減少する結果、トランジスタは一層低い温度で動作
する。
【００１１】自己補正フィードバック回路によりトラン
ジスタは僅かに飽和した導通状態に維持される。各フィ
ードバック回路は互いに独立する。従って、駆動スキム
に用いられるトランジスタは必ずしも同一の動作特性を
有する必要はない。実際には、本発明の駆動スキムに
は、動作特性が広い範囲に亘るバイポーラトランジスタ
を用いることができる。本発明の一実施例は、基準電圧
装置が各トランジスタと関連する記憶素子を含む。この
記憶素子に生ずる電圧はそのトランジスタと関連する基
準電圧として作用する。好ましくは、この記憶素子をキ
ャパシタとする。
ジスタは僅かに飽和した導通状態に維持される。各フィ
ードバック回路は互いに独立する。従って、駆動スキム
に用いられるトランジスタは必ずしも同一の動作特性を
有する必要はない。実際には、本発明の駆動スキムに
は、動作特性が広い範囲に亘るバイポーラトランジスタ
を用いることができる。本発明の一実施例は、基準電圧
装置が各トランジスタと関連する記憶素子を含む。この
記憶素子に生ずる電圧はそのトランジスタと関連する基
準電圧として作用する。好ましくは、この記憶素子をキ
ャパシタとする。
【００１２】フィードバック回路の各トランジスタと関
連するスイッチング装置を含む。このスイッチング装置
は関連するトランジスタの導通状態に応答して関連する
基準電圧がいつ低下するかを制御する。スイッチング装
置及び各トランジスタと関連するキャパシタは並列に接
続することが好ましい。電流供給源によって各トランジ
スタのベースに供給される電流のレベルは関連する基準
電圧に直接比例する。
連するスイッチング装置を含む。このスイッチング装置
は関連するトランジスタの導通状態に応答して関連する
基準電圧がいつ低下するかを制御する。スイッチング装
置及び各トランジスタと関連するキャパシタは並列に接
続することが好ましい。電流供給源によって各トランジ
スタのベースに供給される電流のレベルは関連する基準
電圧に直接比例する。
【００１３】本発明の別の実施例では、基準電圧装置
が、各トランジスタと関連しこのトランジスタのベース
に供給される電流の増加を制御する導通制御装置を含
み、これによりこのトランジスタの導通期間中電力損失
を減少させる。導通制御装置及び各トランジスタと関連
する記憶素子は、典型的には互いに直列に接続する。
が、各トランジスタと関連しこのトランジスタのベース
に供給される電流の増加を制御する導通制御装置を含
み、これによりこのトランジスタの導通期間中電力損失
を減少させる。導通制御装置及び各トランジスタと関連
する記憶素子は、典型的には互いに直列に接続する。
【００１４】本発明の別の実施例では、各トランジスタ
と関連する安定化装置がいかなる時間瞬時においても減
分変化を１個の基準電圧に制限する。安定化装置及び基
準電圧装置は互いに並列に接続することが好ましい。安
定化装置は、典型的にはダイオードを含む。
と関連する安定化装置がいかなる時間瞬時においても減
分変化を１個の基準電圧に制限する。安定化装置及び基
準電圧装置は互いに並列に接続することが好ましい。安
定化装置は、典型的にはダイオードを含む。
【００１５】
【実施例】図１に示すように、本発明の第１実施例によ
る安定器１０は交流電圧源１００から取り出された交流
電流の電力因子を補正し高調波成分を低減させる電磁緩
衝（ＥＭＩ）フィルタ２００を含んでいる。安定器１０
は濾波された交流電圧を整流する整流器３００及びこの
整流器によって整流された交流電圧を高周波交流電圧に
変換するインバータ４００も含む。インバータ４００は
その中に含まれるバイポーラパワートランジスタＱ１及
びＱ２の対を駆動する基本駆動回路５００を含む。イン
バータ４００によって発生した高周波交流電圧は、ラン
プに給電するランプ負荷６００に供給する。
る安定器１０は交流電圧源１００から取り出された交流
電流の電力因子を補正し高調波成分を低減させる電磁緩
衝（ＥＭＩ）フィルタ２００を含んでいる。安定器１０
は濾波された交流電圧を整流する整流器３００及びこの
整流器によって整流された交流電圧を高周波交流電圧に
変換するインバータ４００も含む。インバータ４００は
その中に含まれるバイポーラパワートランジスタＱ１及
びＱ２の対を駆動する基本駆動回路５００を含む。イン
バータ４００によって発生した高周波交流電圧は、ラン
プに給電するランプ負荷６００に供給する。
【００１６】ＥＭＩフイルタ２００はインダクタＬ１Ａ
の第１端部及びインダクタＬ１Ｂの第１端部に接続した
バリスタＶ１を含む。インダクタＬ１Ａ及びＬ１Ｂの他
方の端部はキャパシタＣ１のいずれかの端部に接続す
る。キャパシタＣ７はその一方の端部をインダクタＬ１
Ｂとキャパシタとの間に接続し他方の端部は接地する
（例えば接地された安定器の容器に制御する）。フイル
タ２００の出力電圧はキャパシタＣ１の両端間に発生し
整流器３００により整流する。
の第１端部及びインダクタＬ１Ｂの第１端部に接続した
バリスタＶ１を含む。インダクタＬ１Ａ及びＬ１Ｂの他
方の端部はキャパシタＣ１のいずれかの端部に接続す
る。キャパシタＣ７はその一方の端部をインダクタＬ１
Ｂとキャパシタとの間に接続し他方の端部は接地する
（例えば接地された安定器の容器に制御する）。フイル
タ２００の出力電圧はキャパシタＣ１の両端間に発生し
整流器３００により整流する。
【００１７】整流器３００は４個のダイオードＤ１，Ｄ
２，Ｄ３及びＤ４をふくむ。ダイオードＤ１のアノード
及びダイオードＤ２のカソードはインダクタＬ１Ａとキ
ャパシタＣ１との間の接続点に接続する。ダイオードＤ
３のアノード及びダイオードＤ４のカソードは第１の結
合キャパシタＣ１及びキャパシタＣ７並びにインダクタ
Ｌ１Ｂと一緒に結合する。ダイオードＤ１及びＤ３のカ
ソードは共に第２の接続点に接続する。ダイオードＤ２
及びＤ４のアノードも一緒に接続する。ダイオードＤ１
及びＤ３のカソードとダイオードＤ２及びＤ４との接続
点は整流器３００の出力部として作用しバッファキャパ
シタ（電解コンデンサ）Ｃ１１に接続され、このキャパ
シタはインバータ４００内に示す。或いは、キャパシタ
１１は整流器３００の出力部の一部と見ることもでき
る。
２，Ｄ３及びＤ４をふくむ。ダイオードＤ１のアノード
及びダイオードＤ２のカソードはインダクタＬ１Ａとキ
ャパシタＣ１との間の接続点に接続する。ダイオードＤ
３のアノード及びダイオードＤ４のカソードは第１の結
合キャパシタＣ１及びキャパシタＣ７並びにインダクタ
Ｌ１Ｂと一緒に結合する。ダイオードＤ１及びＤ３のカ
ソードは共に第２の接続点に接続する。ダイオードＤ２
及びＤ４のアノードも一緒に接続する。ダイオードＤ１
及びＤ３のカソードとダイオードＤ２及びＤ４との接続
点は整流器３００の出力部として作用しバッファキャパ
シタ（電解コンデンサ）Ｃ１１に接続され、このキャパ
シタはインバータ４００内に示す。或いは、キャパシタ
１１は整流器３００の出力部の一部と見ることもでき
る。
【００１８】インバータ４００はプッシュプル発振器型
であり、一端が第１の結合キャパシタＣ１１並びにダイ
オードＤ２及びＤ４に接続されているインダクタＬ２を
含む。抵抗Ｒ１の一端は、結合キャパシタＣ１１と、ダ
イオードＤ１及びＤ３のカソードと、インダクタＰＷの
中央タップＴＰ３と一緒に接続する。インダクタＰＷは
変成器Ｔ１の１次卷線として作用する。抵抗Ｒ１の他端
は抵抗Ｒ２の第１端部及び抵抗Ｒ３の第１端部に接続す
る。インダクタＬ２の他端はバイポーラＮＰＮトランジ
スタＱ２のエミッタ、バイポーラＮＰＮトランジスタＱ
５のコレクタ及びバイポーラＮＰＮトランジスタＱ１の
エミッタに接続する。
であり、一端が第１の結合キャパシタＣ１１並びにダイ
オードＤ２及びＤ４に接続されているインダクタＬ２を
含む。抵抗Ｒ１の一端は、結合キャパシタＣ１１と、ダ
イオードＤ１及びＤ３のカソードと、インダクタＰＷの
中央タップＴＰ３と一緒に接続する。インダクタＰＷは
変成器Ｔ１の１次卷線として作用する。抵抗Ｒ１の他端
は抵抗Ｒ２の第１端部及び抵抗Ｒ３の第１端部に接続す
る。インダクタＬ２の他端はバイポーラＮＰＮトランジ
スタＱ２のエミッタ、バイポーラＮＰＮトランジスタＱ
５のコレクタ及びバイポーラＮＰＮトランジスタＱ１の
エミッタに接続する。
【００１９】抵抗Ｒ２の他端はトランジスタＱ５のベー
ス、ＮＰＮトランジスタＱ８のコレクタ及び抵抗Ｒ９の
接続部に接続する。ダイオードＤ５及びＤ８の対のアノ
ードを抵抗Ｒ９の他端に接続するトランジスタＱ５のエ
ミッタは抵抗Ｒ６の一端及びトランジスタＱ８のベース
に接続する。抵抗Ｒ６の他端はダイオードＤ６及びＤ７
の対のアノード並びにトランジスタＱ８のエミッタに接
続する。ダイオードＤ６のカソードはキャパシタＣ２の
一端、バイポーラＮＰＮトランジスタＱ３のベース、イ
ンダクタＴＷの一端及び抵抗Ｒ４の一端に接続する。変
成器Ｔ１の３次巻線であるインダクタＴＷは通常ベース
巻線と称せられている（すなわち、トランジスタＱ１及
びＱ２のベースに電力を供給するベース巻線）。キャパ
シタＣ２の他端をダイオードＤ５のカソード及びトラン
ジスタＱ３のコレクタに接続する。トランジスタＱ３エ
ミッタは抵抗Ｒ４の他端及びトランジスタＱ１のベース
に接続する。
ス、ＮＰＮトランジスタＱ８のコレクタ及び抵抗Ｒ９の
接続部に接続する。ダイオードＤ５及びＤ８の対のアノ
ードを抵抗Ｒ９の他端に接続するトランジスタＱ５のエ
ミッタは抵抗Ｒ６の一端及びトランジスタＱ８のベース
に接続する。抵抗Ｒ６の他端はダイオードＤ６及びＤ７
の対のアノード並びにトランジスタＱ８のエミッタに接
続する。ダイオードＤ６のカソードはキャパシタＣ２の
一端、バイポーラＮＰＮトランジスタＱ３のベース、イ
ンダクタＴＷの一端及び抵抗Ｒ４の一端に接続する。変
成器Ｔ１の３次巻線であるインダクタＴＷは通常ベース
巻線と称せられている（すなわち、トランジスタＱ１及
びＱ２のベースに電力を供給するベース巻線）。キャパ
シタＣ２の他端をダイオードＤ５のカソード及びトラン
ジスタＱ３のコレクタに接続する。トランジスタＱ３エ
ミッタは抵抗Ｒ４の他端及びトランジスタＱ１のベース
に接続する。
【００２０】ダイオードＤ７のカソードはキャパシタＣ
３の一端、トランジスタＱ４のベース、抵抗Ｒ５の他端
及び変成器Ｔ１の３次巻線ＴＷの他端に接続する。キャ
パシタＣ３の他端はダイオードＤ８のカソード及びトラ
ンジスタＱ４のコレクタに接続する。抵抗Ｒ２，Ｒ４，
Ｒ５，Ｒ６及びＲ９と、ダイオードＤ５，Ｄ６，Ｄ７及
びＤ８と、キャパシタＣ２及びＣ３と、変成器Ｔ１の３
次巻線と、トランジスタＱ３，Ｑ４及びＱ８とは一緒に
なって後述するバイポーラトランジスタＱ１及びＱ２用
の基本駆動回路５００として作用する。
３の一端、トランジスタＱ４のベース、抵抗Ｒ５の他端
及び変成器Ｔ１の３次巻線ＴＷの他端に接続する。キャ
パシタＣ３の他端はダイオードＤ８のカソード及びトラ
ンジスタＱ４のコレクタに接続する。抵抗Ｒ２，Ｒ４，
Ｒ５，Ｒ６及びＲ９と、ダイオードＤ５，Ｄ６，Ｄ７及
びＤ８と、キャパシタＣ２及びＣ３と、変成器Ｔ１の３
次巻線と、トランジスタＱ３，Ｑ４及びＱ８とは一緒に
なって後述するバイポーラトランジスタＱ１及びＱ２用
の基本駆動回路５００として作用する。
【００２１】トランジスタＱ２のコレクタにはキャパシ
タＣ１３の第１の端部及び１次巻線ＰＷの第１の端部を
接続する。キャパシタＣ１３の他端はキャパシタＣ１５
の一端に接続する。キャパシタＣ１５の他端はトランジ
スタＱ１のコレクタ及び１次巻線ＰＷの他端に接続す
る。
タＣ１３の第１の端部及び１次巻線ＰＷの第１の端部を
接続する。キャパシタＣ１３の他端はキャパシタＣ１５
の一端に接続する。キャパシタＣ１５の他端はトランジ
スタＱ１のコレクタ及び１次巻線ＰＷの他端に接続す
る。
【００２２】変成器Ｔ１の２次巻線ＳＷの一端はキャパ
シタＣ２０及びＣ２２の第１端部の対に接続する。２次
巻線ＳＷとキャパシタＣ２０及びＣ２２の他端はインダ
クタ４００内の出力部として作用し、このインダクタに
はランプ負荷６００を接続する。ランプ負荷６００は蛍
光灯ＬＬ１及びＬＬ２の対を含む。
シタＣ２０及びＣ２２の第１端部の対に接続する。２次
巻線ＳＷとキャパシタＣ２０及びＣ２２の他端はインダ
クタ４００内の出力部として作用し、このインダクタに
はランプ負荷６００を接続する。ランプ負荷６００は蛍
光灯ＬＬ１及びＬＬ２の対を含む。
【００２３】安定器１０は以下の動作する。バリスタＶ
１は安定器１０用の電流保護／制限装置として作用す
る。インダクタＬ１Ａ及びＬ１Ｂ及びキャパシタＣ１
は、電圧源１００からフィルタ２００を介して取り出さ
れた交流電流の電力因子補正及び高調波成分低減を行な
うフィルタとして作用する。フィルタ２００のキャパシ
タＣ７はアースに対する共通モードキャパシタとして作
用する。フィルタ２００の出力すなわちキャパシタＣ１
の両端間電圧を整流器３００に印加してキャパシタＣ１
の両端間電圧を整流する。整流器３００によって発生し
た整流された交流電圧はバッファキャパシタＣ１１に記
憶する。キャパシタＣ１の両端間のピーク電圧はキャパ
シタＣ１１に現われる。キャパシタＣ１１の両端間電圧
はインダクタ４００のためのバス電圧として作用する。
典型的には、電圧源１００からフィルタ２００に印加さ
れる電圧が約１２０Ｖ又は２７７Ｖの場合、このバス電
圧はそれぞれ約１５０Ｖ又は約３４５Ｖである。このバ
ス電圧は１次巻線ＰＷの中央タップＴＰ３に印加する。
１は安定器１０用の電流保護／制限装置として作用す
る。インダクタＬ１Ａ及びＬ１Ｂ及びキャパシタＣ１
は、電圧源１００からフィルタ２００を介して取り出さ
れた交流電流の電力因子補正及び高調波成分低減を行な
うフィルタとして作用する。フィルタ２００のキャパシ
タＣ７はアースに対する共通モードキャパシタとして作
用する。フィルタ２００の出力すなわちキャパシタＣ１
の両端間電圧を整流器３００に印加してキャパシタＣ１
の両端間電圧を整流する。整流器３００によって発生し
た整流された交流電圧はバッファキャパシタＣ１１に記
憶する。キャパシタＣ１の両端間のピーク電圧はキャパ
シタＣ１１に現われる。キャパシタＣ１１の両端間電圧
はインダクタ４００のためのバス電圧として作用する。
典型的には、電圧源１００からフィルタ２００に印加さ
れる電圧が約１２０Ｖ又は２７７Ｖの場合、このバス電
圧はそれぞれ約１５０Ｖ又は約３４５Ｖである。このバ
ス電圧は１次巻線ＰＷの中央タップＴＰ３に印加する。
【００２４】インダクタＬ２は、インバータ４００に一
定の電流を供給する電流比周波数チョークとして作用す
る。キャパシタＣ２０及びＣ２２はランプＬＬ１及びＬ
Ｌ２用の安定器としてそれぞれ作用する。典型的な場
合、変成器Ｔ１の２次巻線ＳＷの両端間電圧は約５５０
ＶＲＭＳであり、各キャパシタＣ２０及びＣ２２とそれ
ぞれ流れるランプ電流は安定した全負荷状態で約１８０
ｍＡである。
定の電流を供給する電流比周波数チョークとして作用す
る。キャパシタＣ２０及びＣ２２はランプＬＬ１及びＬ
Ｌ２用の安定器としてそれぞれ作用する。典型的な場
合、変成器Ｔ１の２次巻線ＳＷの両端間電圧は約５５０
ＶＲＭＳであり、各キャパシタＣ２０及びＣ２２とそれ
ぞれ流れるランプ電流は安定した全負荷状態で約１８０
ｍＡである。
【００２５】１次巻線ＰＷはキャパシタＣ１３及びＣ１
５と共に共振し所望の共振タンク／同調発振周波数を生
ずる。トランジスタＱ１及びＱ２はキャパシタＣ１３及
びＣ１５をリフレッシュする基本駆動回路５００と共振
タンク回路の１次巻線ＰＷとによって切り換えられる。
５と共に共振し所望の共振タンク／同調発振周波数を生
ずる。トランジスタＱ１及びＱ２はキャパシタＣ１３及
びＣ１５をリフレッシュする基本駆動回路５００と共振
タンク回路の１次巻線ＰＷとによって切り換えられる。
【００２６】共振タンク回路を始動させる（すなわち、
発振を初期化させる）点灯機構は抵抗Ｒ１及びＲ３を含
む。共振タンク回路の発振を初期化する際抵抗Ｒ１及び
Ｒ３に電流が流れトランジスタＱ１及びＱ２を適切にバ
イアスする（すなわち、トランジスタＱ１及びＱ３を初
期スイッチングする）。
発振を初期化させる）点灯機構は抵抗Ｒ１及びＲ３を含
む。共振タンク回路の発振を初期化する際抵抗Ｒ１及び
Ｒ３に電流が流れトランジスタＱ１及びＱ２を適切にバ
イアスする（すなわち、トランジスタＱ１及びＱ３を初
期スイッチングする）。
【００２７】キャパシタＣ２及びＣ３は異なる時間期間
で充電され及び放電する。キャパシタＣ２及びＣ３が共
に充電され共に放電する時間期間は存在しない。キャパ
シタＣ２及びＣ３は、放電した後充電又は放電のいずれ
も行なわない（この状態を以後“アイドリング”と称す
る）。各キャパシタＣ２及びＣ３の差動シーケンスは以
下の通りである。充電（各発振サイクルの約１／２の期
間）を行ない、次に放電（各発振サイクルの約１／２０
の期間）を行ない、次にアイドリング（各発振サイクル
約１／２の期間）を行ない、このシーケンスを繰り返
す。
で充電され及び放電する。キャパシタＣ２及びＣ３が共
に充電され共に放電する時間期間は存在しない。キャパ
シタＣ２及びＣ３は、放電した後充電又は放電のいずれ
も行なわない（この状態を以後“アイドリング”と称す
る）。各キャパシタＣ２及びＣ３の差動シーケンスは以
下の通りである。充電（各発振サイクルの約１／２の期
間）を行ない、次に放電（各発振サイクルの約１／２０
の期間）を行ない、次にアイドリング（各発振サイクル
約１／２の期間）を行ない、このシーケンスを繰り返
す。
【００２８】トランジスタＱ１が一端完全にターンオフ
するとキャパシタＣ２が充電を開始し、トランジスタが
ターンオフし始めるまで充電し続ける。キャパシタＣ２
を充電する電流はキャパシタＣ１１から抵抗Ｒ１，Ｒ２
及びＲ９、ダイオードＤ５、キャパシタＣ２、３次巻線
ＴＷ、抵抗Ｒ５、トランジスタＱ２のベース−エミッタ
接合及びインダクタＬ２を経てキャパシタＣ１１に到
る。スイッチングトランジスタＱ２の順方向電流は、後
述するようにキャパシタＣ２の電圧に基づく。
するとキャパシタＣ２が充電を開始し、トランジスタが
ターンオフし始めるまで充電し続ける。キャパシタＣ２
を充電する電流はキャパシタＣ１１から抵抗Ｒ１，Ｒ２
及びＲ９、ダイオードＤ５、キャパシタＣ２、３次巻線
ＴＷ、抵抗Ｒ５、トランジスタＱ２のベース−エミッタ
接合及びインダクタＬ２を経てキャパシタＣ１１に到
る。スイッチングトランジスタＱ２の順方向電流は、後
述するようにキャパシタＣ２の電圧に基づく。
【００２９】一旦トランジスタが完全にターンオフする
とキャパシタＣ３は充電を開始し、トランジスタＱ１が
ターンオフし始めるまで充電し続けるキャパシタＣ３を
充電する電流は、キャパシタＣ１１から抵抗Ｒ１，Ｒ２
及びＲ９、ダイオードＤ８、キャパシタＣ３、３次巻線
ＴＷ、抵抗Ｒ４、トランジスタＱ１のベース−エミッタ
接合及びインダクタＬ２を経てキャパシタＣ１１に戻
る。トランジスタＱ１のための順方向ベース電流は、後
述するようにキャパシタＣ３の両端間電圧に基づく。
とキャパシタＣ３は充電を開始し、トランジスタＱ１が
ターンオフし始めるまで充電し続けるキャパシタＣ３を
充電する電流は、キャパシタＣ１１から抵抗Ｒ１，Ｒ２
及びＲ９、ダイオードＤ８、キャパシタＣ３、３次巻線
ＴＷ、抵抗Ｒ４、トランジスタＱ１のベース−エミッタ
接合及びインダクタＬ２を経てキャパシタＣ１１に戻
る。トランジスタＱ１のための順方向ベース電流は、後
述するようにキャパシタＣ３の両端間電圧に基づく。
【００３０】トランジスタＱ２又はＱ１がターンオフす
ると、このターンオフしているトランジスタから他方の
トランジスタ（Ｑ１又はＱ２）をターンオンさせるのに
十分な大きなスパイクの又は反転したベース電流が抵抗
Ｒ４又はＲ５により検知される。トランジスタＱ２又は
Ｑ１がターンオフし始める際に抵抗Ｒ４又はＲ５に生ず
る電圧は検知トランジスタＱ３又はＱ４をそれぞれター
ンオフさせるのに十分である。トランジスタＱ２又はＱ
１の反転ベース電流は、部分的にトランジスタＱ４又は
Ｑ３のエミッタ−コレクタ経路を経て流れる。共振タン
ク回路が発振する毎に、放電電流がキャパシタＣ３から
トランジスタＱ４のコレクタ−エミッタ経路、トランジ
スタＱ２のベース−エミッタ接合、１次巻線ＰＷ、トラ
ンジスタＱ１のコレクタ−ベース接合、抵抗Ｒ４及び３
次巻線ＴＷを通る経路に沿って流れる。同様に、共振タ
ンク回路の各発振期間中、放電電流がキャパシタＣ２か
ら、トランジスタＱ３のコレクタ−エミッタ経路、Ｑ１
のベース−エミッタ結合、１次巻線ＰＷ、トランジスタ
Ｑ２のコレクタ−ベース接合、抵抗Ｒ５及び３次巻線Ｔ
Ｗを通る経路に沿って流れる。
ると、このターンオフしているトランジスタから他方の
トランジスタ（Ｑ１又はＱ２）をターンオンさせるのに
十分な大きなスパイクの又は反転したベース電流が抵抗
Ｒ４又はＲ５により検知される。トランジスタＱ２又は
Ｑ１がターンオフし始める際に抵抗Ｒ４又はＲ５に生ず
る電圧は検知トランジスタＱ３又はＱ４をそれぞれター
ンオフさせるのに十分である。トランジスタＱ２又はＱ
１の反転ベース電流は、部分的にトランジスタＱ４又は
Ｑ３のエミッタ−コレクタ経路を経て流れる。共振タン
ク回路が発振する毎に、放電電流がキャパシタＣ３から
トランジスタＱ４のコレクタ−エミッタ経路、トランジ
スタＱ２のベース−エミッタ接合、１次巻線ＰＷ、トラ
ンジスタＱ１のコレクタ−ベース接合、抵抗Ｒ４及び３
次巻線ＴＷを通る経路に沿って流れる。同様に、共振タ
ンク回路の各発振期間中、放電電流がキャパシタＣ２か
ら、トランジスタＱ３のコレクタ−エミッタ経路、Ｑ１
のベース−エミッタ結合、１次巻線ＰＷ、トランジスタ
Ｑ２のコレクタ−ベース接合、抵抗Ｒ５及び３次巻線Ｔ
Ｗを通る経路に沿って流れる。
【００３１】共振タンク回路の各発振サイクルの半分の
サイクル期間中、キャパシタＣ３は抵抗Ｒ６の両端間電
圧を設定するように作用する。共振タンク回路の他方の
半分の発振サイクル期間中キャパシタＣ２は抵抗Ｒ６の
電圧を設定するように作用する。キャパシタＣ３によっ
て設定された抵抗Ｒ６の両端間の電圧は、キャパシタＣ
３の両端間電圧と抵抗Ｒ９の両端間電圧との和にほぼ等
しくダイオードＤ７の電圧降下量より小さくなるように
設計する。同様に、発振サイクルの他のサイクルの期間
中に抵抗Ｒ６の両端間に生ずる電圧は、キャパシタＣ２
の両端間電圧と抵抗Ｒ９の両端間電圧との和にほぼ等し
くダイオードＤ６の電圧降下量よりも小さくなるように
設計する。
サイクル期間中、キャパシタＣ３は抵抗Ｒ６の両端間電
圧を設定するように作用する。共振タンク回路の他方の
半分の発振サイクル期間中キャパシタＣ２は抵抗Ｒ６の
電圧を設定するように作用する。キャパシタＣ３によっ
て設定された抵抗Ｒ６の両端間の電圧は、キャパシタＣ
３の両端間電圧と抵抗Ｒ９の両端間電圧との和にほぼ等
しくダイオードＤ７の電圧降下量より小さくなるように
設計する。同様に、発振サイクルの他のサイクルの期間
中に抵抗Ｒ６の両端間に生ずる電圧は、キャパシタＣ２
の両端間電圧と抵抗Ｒ９の両端間電圧との和にほぼ等し
くダイオードＤ６の電圧降下量よりも小さくなるように
設計する。
【００３２】各発振サイクルの一方の半部の期間中、キ
ャパシタＣ３は、抵抗Ｒ６の両端間に生ずる電圧、従っ
てこの抵抗Ｒ６を流れる電流を制御する（すなわち、確
立する）。各発振サイクルの他方の半サイクルの期間
中、キャパシタＣ２は、抵抗Ｒ６の両端間に生ずる電
圧、従って抵抗Ｒ６を流れる電流を制御（すなわち、確
立）する。
ャパシタＣ３は、抵抗Ｒ６の両端間に生ずる電圧、従っ
てこの抵抗Ｒ６を流れる電流を制御する（すなわち、確
立する）。各発振サイクルの他方の半サイクルの期間
中、キャパシタＣ２は、抵抗Ｒ６の両端間に生ずる電
圧、従って抵抗Ｒ６を流れる電流を制御（すなわち、確
立）する。
【００３３】共振タンク回路が発振を開始した後短時間
経過後に、この共振タンク回路にトランジスタＱ５をタ
ーンオンさせるのに十分に高い振幅の電圧が生ずる。ト
ランジスタＱ２を順方向にバイアスさせる電流は、３次
巻線ＴＷから抵抗Ｒ５、トランジスタＱ２のベース−エ
ミッタ接合、トランジスタＱ５のコレクタ−エミッタ経
路、抵抗Ｒ６及びダイオードＤ６を通る経路を経て流
れ、３次巻線ＴＷに戻る。トランジスタＱ１を順方向バ
イアスする電流は、３次巻線ＴＷから抵抗Ｒ４、トラン
ジスタＱ１のベース−エミッタ接合、トランジスタＱ５
のコレクタ−エミッタ経路、抵抗Ｒ６及びダイオードＤ
７を通る経路を経て流れる。換言すれば、トランジスタ
Ｑ１はＱ２を順方向バイアスする電流は常時抵抗Ｒ６を
流れることになる。抵抗Ｒ６を流れる電流を制御するこ
とにより、キャパシタＣ２及びＣ３がトランジスタＱ１
及びＱ２の順方向ベース駆動をそれぞれ制御する。キャ
パシタＣ２及びＣ３の両端間の平均電圧は、ランプ負荷
６００の安定動作中ほぼ一定の値に維持される。
経過後に、この共振タンク回路にトランジスタＱ５をタ
ーンオンさせるのに十分に高い振幅の電圧が生ずる。ト
ランジスタＱ２を順方向にバイアスさせる電流は、３次
巻線ＴＷから抵抗Ｒ５、トランジスタＱ２のベース−エ
ミッタ接合、トランジスタＱ５のコレクタ−エミッタ経
路、抵抗Ｒ６及びダイオードＤ６を通る経路を経て流
れ、３次巻線ＴＷに戻る。トランジスタＱ１を順方向バ
イアスする電流は、３次巻線ＴＷから抵抗Ｒ４、トラン
ジスタＱ１のベース−エミッタ接合、トランジスタＱ５
のコレクタ−エミッタ経路、抵抗Ｒ６及びダイオードＤ
７を通る経路を経て流れる。換言すれば、トランジスタ
Ｑ１はＱ２を順方向バイアスする電流は常時抵抗Ｒ６を
流れることになる。抵抗Ｒ６を流れる電流を制御するこ
とにより、キャパシタＣ２及びＣ３がトランジスタＱ１
及びＱ２の順方向ベース駆動をそれぞれ制御する。キャ
パシタＣ２及びＣ３の両端間の平均電圧は、ランプ負荷
６００の安定動作中ほぼ一定の値に維持される。
【００３４】トランジスタＱ１及びＱ２を僅かに飽和し
た導電状態に維持する２個の自己補正フィードバック回
路は特に重要である。キャパシタＣ２及びＣ３の放電経
路のそれぞれフィードバック回路として作用する。第１
のフィードバック経路（すなわち、キャパシタＣ３の放
電経路）はトランジスタＱ１のコレクタ−ベース接合を
含み、従ってトランジスタのコレクタに蓄積される少数
キャリャが変化する。プッシュプルサイクル中より多く
の又はより少量の電流がトランジスタＱ１のベースに流
れると、トランジスタＱ１のコレクタに蓄積された少数
キャリャの量が変化する。キャパシタＣ３の放電期間中
トランジスタＱ１のコレクタに蓄積された少数キャリャ
の変化によってキャパシタＣ３の放電レベルが変化す
る。例えば、トランジスタＱ１がランプ負荷６００によ
って消費される電力の減少により深い飽和状態に駆動さ
れると、トランジスタＱ１のコレクタの少数キャリャが
増加しこれによってキャパシタＣ３の放電電圧レベルが
低下する。ランプ負荷６００による消費電力が増大する
と、トランジスタＱ１のコレクタに蓄積される少数キャ
リャが減少しこれによりキャパシタＣ３の放電電圧レベ
ルが上昇する。
た導電状態に維持する２個の自己補正フィードバック回
路は特に重要である。キャパシタＣ２及びＣ３の放電経
路のそれぞれフィードバック回路として作用する。第１
のフィードバック経路（すなわち、キャパシタＣ３の放
電経路）はトランジスタＱ１のコレクタ−ベース接合を
含み、従ってトランジスタのコレクタに蓄積される少数
キャリャが変化する。プッシュプルサイクル中より多く
の又はより少量の電流がトランジスタＱ１のベースに流
れると、トランジスタＱ１のコレクタに蓄積された少数
キャリャの量が変化する。キャパシタＣ３の放電期間中
トランジスタＱ１のコレクタに蓄積された少数キャリャ
の変化によってキャパシタＣ３の放電レベルが変化す
る。例えば、トランジスタＱ１がランプ負荷６００によ
って消費される電力の減少により深い飽和状態に駆動さ
れると、トランジスタＱ１のコレクタの少数キャリャが
増加しこれによってキャパシタＣ３の放電電圧レベルが
低下する。ランプ負荷６００による消費電力が増大する
と、トランジスタＱ１のコレクタに蓄積される少数キャ
リャが減少しこれによりキャパシタＣ３の放電電圧レベ
ルが上昇する。
【００３５】同様に、ランプ負荷６００の消費電力の変
化に基づいてキャパシタＣ２が放電すると、トランジス
タＱ２のコレクタに蓄積される少数キャリャの量が変化
する。ランプ負荷６００の消費電力の減少に起因してト
ランジスタＱ２が一時的に深い飽和状態に駆動される
と、トランジスタＱ２のコレクタの少数キャリャが増大
しこれによってキャパシタＣ２の放電電圧レベルを低下
させる。ランプ負荷６００の消費電力が増大すると、ト
ランジスタＱ２のコレクタの少数キャリャが減少しキャ
パシタＣ２の放電電圧レベルを上昇させる。
化に基づいてキャパシタＣ２が放電すると、トランジス
タＱ２のコレクタに蓄積される少数キャリャの量が変化
する。ランプ負荷６００の消費電力の減少に起因してト
ランジスタＱ２が一時的に深い飽和状態に駆動される
と、トランジスタＱ２のコレクタの少数キャリャが増大
しこれによってキャパシタＣ２の放電電圧レベルを低下
させる。ランプ負荷６００の消費電力が増大すると、ト
ランジスタＱ２のコレクタの少数キャリャが減少しキャ
パシタＣ２の放電電圧レベルを上昇させる。
【００３６】トランジスタＱ８は、キャパシタＣ２及び
Ｃ３の個々の充電期間中抵抗Ｒ６を流れる電流を制限す
る。抵抗Ｒ６の両端間電圧がトランジスタＱ８をターン
オンさせるのに十分な電圧の場合、トランジスタＱ５の
ベースに流れる電流の一部はトランジスタＱ８のコレク
タ−エミッタ経路を経てダイオードＤ６及びＤ７のアノ
ードと抵抗Ｒ６との接続点に流れる。トランジスタＱ５
のベースに流れる電流を制限することにより、トランジ
スタＱ１及びＱ２を順方向バイアスする期間中における
トランジスタＱ５のエミッタ電流は予め定めたレベルに
制限される。
Ｃ３の個々の充電期間中抵抗Ｒ６を流れる電流を制限す
る。抵抗Ｒ６の両端間電圧がトランジスタＱ８をターン
オンさせるのに十分な電圧の場合、トランジスタＱ５の
ベースに流れる電流の一部はトランジスタＱ８のコレク
タ−エミッタ経路を経てダイオードＤ６及びＤ７のアノ
ードと抵抗Ｒ６との接続点に流れる。トランジスタＱ５
のベースに流れる電流を制限することにより、トランジ
スタＱ１及びＱ２を順方向バイアスする期間中における
トランジスタＱ５のエミッタ電流は予め定めたレベルに
制限される。
【００３７】抵抗Ｒ６の両端間電圧は、トランジスタＱ
２を順方向バイアスする期間中の抵抗Ｒ５に生ずる電圧
より高くなると共にトランジスタＱ１を順方向バイアス
する期間中の抵抗Ｒ４両端間電圧よりも高くなるように
設計する。抵抗Ｒ６に生ずる電圧はトランジスタＱ８に
よって制限される（すなわち、トランジスタＱ５のエミ
ッタ電流レベルによって制限される）ので、キャパシタ
Ｃ２の充電期間中に抵抗Ｒ５に生ずる電圧はトランジス
タＱ４をターンオンさせるのに不十分な電圧になる。ト
ランジスタＱ４がターンオンするのを阻止することによ
り、キャパシタＣ２の充電中におけるキャパシタＣ３の
放電が防止される。同様に、キャパシタＣ３の充電中に
抵抗Ｒ４に生ずる電圧はトランジスタＱ３をターンオン
させるのに不十分な電圧となる。従って、キャパシタＣ
３の充電中におけるキャパシタＣ２の放電が阻止され
る。
２を順方向バイアスする期間中の抵抗Ｒ５に生ずる電圧
より高くなると共にトランジスタＱ１を順方向バイアス
する期間中の抵抗Ｒ４両端間電圧よりも高くなるように
設計する。抵抗Ｒ６に生ずる電圧はトランジスタＱ８に
よって制限される（すなわち、トランジスタＱ５のエミ
ッタ電流レベルによって制限される）ので、キャパシタ
Ｃ２の充電期間中に抵抗Ｒ５に生ずる電圧はトランジス
タＱ４をターンオンさせるのに不十分な電圧になる。ト
ランジスタＱ４がターンオンするのを阻止することによ
り、キャパシタＣ２の充電中におけるキャパシタＣ３の
放電が防止される。同様に、キャパシタＣ３の充電中に
抵抗Ｒ４に生ずる電圧はトランジスタＱ３をターンオン
させるのに不十分な電圧となる。従って、キャパシタＣ
３の充電中におけるキャパシタＣ２の放電が阻止され
る。
【００３８】キャパシタＣ３が充電される期間中キャパ
シタＣ２が放電するのを阻止することにより、トランジ
スタＱ８は発振動作を安定化するように作用する。即
ち、トランジスタＱ８はキャパシタＣ３が不適切なタイ
ミング放電するのを阻止する。キャパシタＣ３が不適切
なタイミングで放電すると、抵抗Ｒ６の電圧が極めて低
くなり、トランジスタＱ１の順方向ベース電流のレベル
がこのトランジスタをターンオンさせるのに近くなりす
ぎてしまうためである。従って、キャパシタＣ３の充電
及び放電期間中キャパシタＣ２の両端間電圧は変化しな
い。トランジスタＱ８は、キャパシタＣ２が充電される
間にキャパシタＣ３が放電するのを阻止し、従ってキャ
パシタＣ２の充電中発振動作を安定化するように作用す
る。即ち、トランジスタＱ８はキャパシタＣ２が不適切
なタイミングで放電するのを阻止する。キャパシタＣ２
が不適切なタイミングで放電すると、抵抗Ｒ６の電圧が
極めて低くなり、トランジスタＱ２の順方向ベース電流
レベルが低すぎてこのトランジスタをターンオンさせる
ことができないためである。従ってキャパシタＣ２の充
電及び放電中キャパシタＣ３の電圧は変化しないことに
なる。トランジスタＱ８は、キャパシタＣ２及びＣ３の
充電期間中これらキャパシタからの電流を切り換えるも
のとみなすことができる。
シタＣ２が放電するのを阻止することにより、トランジ
スタＱ８は発振動作を安定化するように作用する。即
ち、トランジスタＱ８はキャパシタＣ３が不適切なタイ
ミング放電するのを阻止する。キャパシタＣ３が不適切
なタイミングで放電すると、抵抗Ｒ６の電圧が極めて低
くなり、トランジスタＱ１の順方向ベース電流のレベル
がこのトランジスタをターンオンさせるのに近くなりす
ぎてしまうためである。従って、キャパシタＣ３の充電
及び放電期間中キャパシタＣ２の両端間電圧は変化しな
い。トランジスタＱ８は、キャパシタＣ２が充電される
間にキャパシタＣ３が放電するのを阻止し、従ってキャ
パシタＣ２の充電中発振動作を安定化するように作用す
る。即ち、トランジスタＱ８はキャパシタＣ２が不適切
なタイミングで放電するのを阻止する。キャパシタＣ２
が不適切なタイミングで放電すると、抵抗Ｒ６の電圧が
極めて低くなり、トランジスタＱ２の順方向ベース電流
レベルが低すぎてこのトランジスタをターンオンさせる
ことができないためである。従ってキャパシタＣ２の充
電及び放電中キャパシタＣ３の電圧は変化しないことに
なる。トランジスタＱ８は、キャパシタＣ２及びＣ３の
充電期間中これらキャパシタからの電流を切り換えるも
のとみなすことができる。
【００３９】抵抗Ｒ９は、トランジスタＱ１及びＱ２が
より深い飽和状態となって（即ち、エミッタ−コレクタ
電圧降下がより小さくなる）トランジスタの導通損失が
減少するように抵抗Ｒ６の電圧波形を制御するように作
用する。
より深い飽和状態となって（即ち、エミッタ−コレクタ
電圧降下がより小さくなる）トランジスタの導通損失が
減少するように抵抗Ｒ６の電圧波形を制御するように作
用する。
【００４０】図２に示すように、本発明の別の実施例の
安定器２００は図１の安定器と同様な構造及び作用を果
たす。安定器２０の構成要素のうち安定器１０と同一構
造を有し同一の機能を達成する部材については同一符号
を付しその説明は省略する。安定器２０と１０との間の
差異はトランジスタＱ１及びＱ２の保護並びにキャパシ
タＣ２及びＣ３の放電（フィードバック）及び充電経路
に関する。
安定器２００は図１の安定器と同様な構造及び作用を果
たす。安定器２０の構成要素のうち安定器１０と同一構
造を有し同一の機能を達成する部材については同一符号
を付しその説明は省略する。安定器２０と１０との間の
差異はトランジスタＱ１及びＱ２の保護並びにキャパシ
タＣ２及びＣ３の放電（フィードバック）及び充電経路
に関する。
【００４１】安定器２０の基本駆動回路７００は、ダイ
オードＤ９、Ｄ１０及びＤ１１に接続した抵抗Ｒ２を含
む。ダイオードＤ１１のカソードは、インダクタＬ２の
一端、バイポーラＮＰＮトランジスタＱ６及びＱ７のコ
レクタ時、及びトランジスタＱ１及びＱ２のエミッタの
接続点に接続する。ダイオードＤ９のカソードはダイオ
ードＤ１５のアノード及びトランジスタＱ６のベースに
接続する。トランジスタＱ７のエミッタは、トランジス
タＱ２のベース、抵抗Ｒ３及びＲ６、及びトランジスタ
Ｑ４のエミッタの接続点に接続する。トランジスタＱ６
のエミッタは、トランジスタＱ３のエミッタ、トランジ
スタＱ１のベース及び抵抗Ｒ４に接続する。
オードＤ９、Ｄ１０及びＤ１１に接続した抵抗Ｒ２を含
む。ダイオードＤ１１のカソードは、インダクタＬ２の
一端、バイポーラＮＰＮトランジスタＱ６及びＱ７のコ
レクタ時、及びトランジスタＱ１及びＱ２のエミッタの
接続点に接続する。ダイオードＤ９のカソードはダイオ
ードＤ１５のアノード及びトランジスタＱ６のベースに
接続する。トランジスタＱ７のエミッタは、トランジス
タＱ２のベース、抵抗Ｒ３及びＲ６、及びトランジスタ
Ｑ４のエミッタの接続点に接続する。トランジスタＱ６
のエミッタは、トランジスタＱ３のエミッタ、トランジ
スタＱ１のベース及び抵抗Ｒ４に接続する。
【００４２】ダイオードＤ１４のカソードは抵抗Ｒ８の
一端及びダイオードＤ１７のアノードに接続する。抵抗
Ｒ８の他端はキャパシタＣ３の一端及びトランジスタＱ
４のコレクタに接続する。ダイオードＤ１７のカソード
は、キャパシタＣ３、トランジスタＱ４のベース、抵抗
Ｒ５フェライトビーズＢ１の接続点に接続する。フェラ
イトビーズＢ１の他端は３次巻線ＴＷの一端に接続す
る。
一端及びダイオードＤ１７のアノードに接続する。抵抗
Ｒ８の他端はキャパシタＣ３の一端及びトランジスタＱ
４のコレクタに接続する。ダイオードＤ１７のカソード
は、キャパシタＣ３、トランジスタＱ４のベース、抵抗
Ｒ５フェライトビーズＢ１の接続点に接続する。フェラ
イトビーズＢ１の他端は３次巻線ＴＷの一端に接続す
る。
【００４３】ダイオードＤ１５のカソードをダイオード
Ｄ１６のアノード及び抵抗Ｒ７の一端に接続する。ダイ
オードＤ１６のカソードは、キャパシタＣ２、トランジ
スタＱ３のベース、３次巻線ＴＷ及び抵抗Ｒ４の接続点
に接続する抵抗Ｒ７の他端は、キャパシタＣ２及びトラ
ンジスタＱ３のコレクタの接続点に接続する。
Ｄ１６のアノード及び抵抗Ｒ７の一端に接続する。ダイ
オードＤ１６のカソードは、キャパシタＣ２、トランジ
スタＱ３のベース、３次巻線ＴＷ及び抵抗Ｒ４の接続点
に接続する抵抗Ｒ７の他端は、キャパシタＣ２及びトラ
ンジスタＱ３のコレクタの接続点に接続する。
【００４４】抵抗Ｒ２，Ｒ４，Ｒ５，Ｒ７及びＲ８、ダ
イオードＤ９，Ｄ１０，Ｄ１１，Ｄ１４，Ｄ１５，Ｄ１
６及びＤ１７、キャパシタＣ２及びＣ３、トランジスタ
Ｑ３，Ｑ４，Ｑ６，Ｑ７、フェライトビーズＢ１及び３
次巻線ＴＷは共同してトランジスタＱ１及びＱ２をオン
及びオフさせる基本駆動回路を構成する。
イオードＤ９，Ｄ１０，Ｄ１１，Ｄ１４，Ｄ１５，Ｄ１
６及びＤ１７、キャパシタＣ２及びＣ３、トランジスタ
Ｑ３，Ｑ４，Ｑ６，Ｑ７、フェライトビーズＢ１及び３
次巻線ＴＷは共同してトランジスタＱ１及びＱ２をオン
及びオフさせる基本駆動回路を構成する。
【００４５】基本駆動回路７００は別にして、安定器２
０は、ダイオードＤ２及びＤ４のアノードと、インダク
タＬ２との接続点がダイオードＤ１２及びＤ１３の対を
介して１次巻線ＰＷのタップＴＰ１及びＴＰ２にもそれ
ぞれ接続されている点において安定器１０と相異する。
安定器２０は蛍光灯ＬＬ１，ＬＬ２，ＬＬ３及びＬＬ４
を含むランプ負荷８００を付勢することができる。安定
器２０はランプＬＬ１，ＬＬ２，ＬＬ３及びＬＬ４をそ
れぞれ安定させるキャパシタＣ２０，Ｃ２２，Ｃ２６を
含む。
０は、ダイオードＤ２及びＤ４のアノードと、インダク
タＬ２との接続点がダイオードＤ１２及びＤ１３の対を
介して１次巻線ＰＷのタップＴＰ１及びＴＰ２にもそれ
ぞれ接続されている点において安定器１０と相異する。
安定器２０は蛍光灯ＬＬ１，ＬＬ２，ＬＬ３及びＬＬ４
を含むランプ負荷８００を付勢することができる。安定
器２０はランプＬＬ１，ＬＬ２，ＬＬ３及びＬＬ４をそ
れぞれ安定させるキャパシタＣ２０，Ｃ２２，Ｃ２６を
含む。
【００４６】安定器２０の動作は安定器１０に関して前
述した説明とほぼ同一であり、キャパシタＣ２及びＣ３
はトランジスタＱ２及びＱ1 にそれぞれ供給される順方
向電流を確立する（制御する）基準電圧を発生する。キ
ャパシタＣ３を充電する電流はキャパシタＣ１１から、
抵抗Ｒ１及びＲ２、ダイオードＤ９及びＤ１４、抵抗Ｒ
８、キャパシタＣ３、フェライトビーズＢ１、３次巻線
ＴＷ、抵抗Ｒ４、トランジスタＱ１のベース−エミッタ
接合及びインダクタＬ２を経て流れキャパシタＣ１１に
戻る。キャパシタＣ２を充電する電流はキャパシタＣ１
１から、抵抗Ｒ１及びＲ２、ダイオードＤ１０及びＤ１
５、抵抗Ｒ７、キャパシタＣ２、３次巻線ＴＷ、フェラ
イトビーズＢ１、抵抗Ｒ５、トランジスタＱ２のベース
−エミッタ接合及びインダクタＬ２を経て流れインダク
タＣ１１に戻る。
述した説明とほぼ同一であり、キャパシタＣ２及びＣ３
はトランジスタＱ２及びＱ1 にそれぞれ供給される順方
向電流を確立する（制御する）基準電圧を発生する。キ
ャパシタＣ３を充電する電流はキャパシタＣ１１から、
抵抗Ｒ１及びＲ２、ダイオードＤ９及びＤ１４、抵抗Ｒ
８、キャパシタＣ３、フェライトビーズＢ１、３次巻線
ＴＷ、抵抗Ｒ４、トランジスタＱ１のベース−エミッタ
接合及びインダクタＬ２を経て流れキャパシタＣ１１に
戻る。キャパシタＣ２を充電する電流はキャパシタＣ１
１から、抵抗Ｒ１及びＲ２、ダイオードＤ１０及びＤ１
５、抵抗Ｒ７、キャパシタＣ２、３次巻線ＴＷ、フェラ
イトビーズＢ１、抵抗Ｒ５、トランジスタＱ２のベース
−エミッタ接合及びインダクタＬ２を経て流れインダク
タＣ１１に戻る。
【００４７】キャパシタＣ３の放電（フィードバック）
経路は、キャパシタＣ３、トランジスタＱ４のエミッタ
−コレクタ経路、トランジスタＱ２のベース−コレクタ
経路、１次巻線ＰＷ、トランジスタＱ１のコレクタ−ベ
ース接合、抵抗Ｒ４、３次巻線ＴＷ及びフェライトビー
ズＢ１によって構成されるループを含む。キャパシタＣ
２の放電（フィードバック）経路は、キャパシタＣ２、
トランジスタＱ３のコレクタ−エミッタ経路、トランジ
スタＱ１のベース−コレクタ接合、１次巻線ＰＷ、トラ
ンジスタＱ２のコレクタ−ベース接合、抵抗Ｒ５、フェ
ライトビーズＢ１及び３次巻線ＴＷによって構成される
ループを含む。
経路は、キャパシタＣ３、トランジスタＱ４のエミッタ
−コレクタ経路、トランジスタＱ２のベース−コレクタ
経路、１次巻線ＰＷ、トランジスタＱ１のコレクタ−ベ
ース接合、抵抗Ｒ４、３次巻線ＴＷ及びフェライトビー
ズＢ１によって構成されるループを含む。キャパシタＣ
２の放電（フィードバック）経路は、キャパシタＣ２、
トランジスタＱ３のコレクタ−エミッタ経路、トランジ
スタＱ１のベース−コレクタ接合、１次巻線ＰＷ、トラ
ンジスタＱ２のコレクタ−ベース接合、抵抗Ｒ５、フェ
ライトビーズＢ１及び３次巻線ＴＷによって構成される
ループを含む。
【００４８】安定器２０では、キャパシタＣ２及びＣ３
が抵抗Ｒ４及びＲ５の両端間電圧をそれぞれ制御するこ
とにより安定器１０の抵抗Ｒ６を除去することができ
る。換言すれば、抵抗Ｒ４及びＲ５はそれぞれ２個の目
的を達成する。安定器１０と同様に、前述したフィード
バックを行なうため抵抗Ｒ４及びＲ５はいつトランジス
タＱ３及びＱ４をターンオンさせてキャパシタＣ２及び
Ｃ３の放電を初期化させるかをそれぞれ決定する。さら
に、抵抗Ｒ４及びＲ５は、キャパシタＣ２／抵抗Ｒ７及
びキャパシタＣ３／抵抗Ｒ８に抵抗Ｒ４及びＲ５の両端
間電圧をそれぞれ制御することによりトランジスタＱ２
及びＱ１のための順方向電流のレベルを決定するために
も用いられる。
が抵抗Ｒ４及びＲ５の両端間電圧をそれぞれ制御するこ
とにより安定器１０の抵抗Ｒ６を除去することができ
る。換言すれば、抵抗Ｒ４及びＲ５はそれぞれ２個の目
的を達成する。安定器１０と同様に、前述したフィード
バックを行なうため抵抗Ｒ４及びＲ５はいつトランジス
タＱ３及びＱ４をターンオンさせてキャパシタＣ２及び
Ｃ３の放電を初期化させるかをそれぞれ決定する。さら
に、抵抗Ｒ４及びＲ５は、キャパシタＣ２／抵抗Ｒ７及
びキャパシタＣ３／抵抗Ｒ８に抵抗Ｒ４及びＲ５の両端
間電圧をそれぞれ制御することによりトランジスタＱ２
及びＱ１のための順方向電流のレベルを決定するために
も用いられる。
【００４９】トランジスタＱ１のベースに流れる順方向
ベース電流は抵抗Ｒ５にも流れ、抵抗Ｒ５の両端間に生
ずる電圧に基づいて決定される。抵抗Ｒ５に生ずる電圧
は抵抗Ｒ８とキャパシタＣ３との直列回路の電圧にほぼ
等しくなるように設計する。トランジスタＱ２のベース
に流れる順方向ベース電流は抵抗Ｒ４にも流れ抵抗Ｒ４
の両端間電圧に基づいて決定される。抵抗Ｒ４に生ずる
電圧は、抵抗Ｒ７とキャパシタＣ２との直列回路の両端
間電圧にほぼ等しくなるように設計する。
ベース電流は抵抗Ｒ５にも流れ、抵抗Ｒ５の両端間に生
ずる電圧に基づいて決定される。抵抗Ｒ５に生ずる電圧
は抵抗Ｒ８とキャパシタＣ３との直列回路の電圧にほぼ
等しくなるように設計する。トランジスタＱ２のベース
に流れる順方向ベース電流は抵抗Ｒ４にも流れ抵抗Ｒ４
の両端間電圧に基づいて決定される。抵抗Ｒ４に生ずる
電圧は、抵抗Ｒ７とキャパシタＣ２との直列回路の両端
間電圧にほぼ等しくなるように設計する。
【００５０】抵抗Ｒ８を含ませることにより、抵抗Ｒ５
に生ずる電圧の電圧波形を変えてトランジスタＱ１をよ
り深い飽和状態に駆動し、（すなわち、トランジスタＱ
１のエミッタ−コレクタ間の電圧降下が一層小さくなる
ように）トランジスタＱ１の導電損失を低減することも
できる。同様に、抵抗Ｒ７も抵抗Ｒ４の両端間に生ずる
電圧の波形を再形成してトランジスタＱ２をより深い飽
和状態に駆動し、トランジスタＱ２の導電損失が低減す
るように作用する。勿論、本発明の変形例において、よ
り大きな導電損失を許容できる場合、抵抗Ｒ７及びＲ８
を短絡することもできる。
に生ずる電圧の電圧波形を変えてトランジスタＱ１をよ
り深い飽和状態に駆動し、（すなわち、トランジスタＱ
１のエミッタ−コレクタ間の電圧降下が一層小さくなる
ように）トランジスタＱ１の導電損失を低減することも
できる。同様に、抵抗Ｒ７も抵抗Ｒ４の両端間に生ずる
電圧の波形を再形成してトランジスタＱ２をより深い飽
和状態に駆動し、トランジスタＱ２の導電損失が低減す
るように作用する。勿論、本発明の変形例において、よ
り大きな導電損失を許容できる場合、抵抗Ｒ７及びＲ８
を短絡することもできる。
【００５１】安定器２０は、安定器１０とは異なりフェ
ライトビーズＢ１、すなわちインダクタを含んでいる。
フェライトビーズＢ１は、３次巻線ＴＷを流れるトラン
ジスタＱ１又はＱ２の反転ベース電流によって生ずる電
流スパイクの立上時間を増大させるように作用する。立
上時間が増大することにより、ターンオフされるトラン
ジスタ（すなわち、Ｑ１又はＱ２）のコレクタに蓄積さ
れる少数キャリャを一層効率よく除去することができ
る。従って、トランジスタがターンオフする際コレクタ
におけるスイッチング損失が一層小さくなる。
ライトビーズＢ１、すなわちインダクタを含んでいる。
フェライトビーズＢ１は、３次巻線ＴＷを流れるトラン
ジスタＱ１又はＱ２の反転ベース電流によって生ずる電
流スパイクの立上時間を増大させるように作用する。立
上時間が増大することにより、ターンオフされるトラン
ジスタ（すなわち、Ｑ１又はＱ２）のコレクタに蓄積さ
れる少数キャリャを一層効率よく除去することができ
る。従って、トランジスタがターンオフする際コレクタ
におけるスイッチング損失が一層小さくなる。
【００５２】ダイオードＤ１７は、キャパシタＣ３の充
電及び放電中、キャパシタＣ３と抵抗Ｒ８との直列回路
両端間の電圧を制限する。ダイオードＤ１７の両端間電
圧は抵抗Ｒ４の両端間電圧に等しくなるように設計す
る。抵抗Ｒ４の両端間電圧はダイオードＤ１７の閾値電
圧に制限されるので、キャパシタＣ３の充電及び放電中
に抵抗Ｒ４に生ずる電圧はトランジスタＱ３をターンオ
ンさせるには不十分であり、これによりキャパシタＣ２
は放電することができる。すなわち、ダイオードＤ１７
は、キャパシタＣ３が充電される際キャパシタＣ２が放
電するのを阻止し、従って発振器の動作を安定化するよ
うに作用する（すなわち、プッシュプル発振器がターン
オフするのを阻止する）。キャパシタＣ３の充電及び放
電中キャパシタＣ２の両端間電圧は変化せず、従ってキ
ャパシタＣ２はそのアイドリング状態中同一のレベルに
維持される。
電及び放電中、キャパシタＣ３と抵抗Ｒ８との直列回路
両端間の電圧を制限する。ダイオードＤ１７の両端間電
圧は抵抗Ｒ４の両端間電圧に等しくなるように設計す
る。抵抗Ｒ４の両端間電圧はダイオードＤ１７の閾値電
圧に制限されるので、キャパシタＣ３の充電及び放電中
に抵抗Ｒ４に生ずる電圧はトランジスタＱ３をターンオ
ンさせるには不十分であり、これによりキャパシタＣ２
は放電することができる。すなわち、ダイオードＤ１７
は、キャパシタＣ３が充電される際キャパシタＣ２が放
電するのを阻止し、従って発振器の動作を安定化するよ
うに作用する（すなわち、プッシュプル発振器がターン
オフするのを阻止する）。キャパシタＣ３の充電及び放
電中キャパシタＣ２の両端間電圧は変化せず、従ってキ
ャパシタＣ２はそのアイドリング状態中同一のレベルに
維持される。
【００５３】ダイオードＤ１７と同様に、ダイオードＤ
１６は、キャパシタＣ２が充電される際キャパシタＣ３
が放電するのを阻止する。特に、キャパシタＣ２の充電
中キャパシタＣ２と抵抗Ｒ７の両端間電圧はダイオード
Ｄ１６の閾値電圧に制限される。抵抗Ｒ５の両端間電圧
はダイオードＤ１６の両端間電圧に等しくなるように設
定され、従ってキャパシタＣ２が充電される際ダイオー
ドＤ１６の閾値電圧を超えることはない。従って、キャ
パシタＣ２が充電されるとき、トランジスタＱ４はター
ンオンすることができずキャパシタＣ３の放電を阻止す
る。すなわち、キャパシタＣ３はキャパシタＣ２が充電
されるとき放電するのが阻止され、従って発振器動作を
安定化するように作用する（すなわち、発振器がターン
オフするのを阻止する）。キャパシタＣ２の充電及び放
電中キャパシタＣ３の両端間電圧は変化せず、従ってキ
ャパシタＣ３の電圧はそのアイドリング状態中同一のレ
ベルに維持されることになる。
１６は、キャパシタＣ２が充電される際キャパシタＣ３
が放電するのを阻止する。特に、キャパシタＣ２の充電
中キャパシタＣ２と抵抗Ｒ７の両端間電圧はダイオード
Ｄ１６の閾値電圧に制限される。抵抗Ｒ５の両端間電圧
はダイオードＤ１６の両端間電圧に等しくなるように設
定され、従ってキャパシタＣ２が充電される際ダイオー
ドＤ１６の閾値電圧を超えることはない。従って、キャ
パシタＣ２が充電されるとき、トランジスタＱ４はター
ンオンすることができずキャパシタＣ３の放電を阻止す
る。すなわち、キャパシタＣ３はキャパシタＣ２が充電
されるとき放電するのが阻止され、従って発振器動作を
安定化するように作用する（すなわち、発振器がターン
オフするのを阻止する）。キャパシタＣ２の充電及び放
電中キャパシタＣ３の両端間電圧は変化せず、従ってキ
ャパシタＣ３の電圧はそのアイドリング状態中同一のレ
ベルに維持されることになる。
【００５４】トランジスタＱ１の順方向バイアス電流は
３次巻線ＴＷより発生する。トランジスタＱ１のための
順方向ベース電流は３次（ベース）巻線ＴＷから、抵抗
Ｒ４、トランジスタＱ１のベース−エミッタ接合、トラ
ンジスタＱ７のコレクタ−エミッタ経路、抵抗Ｒ５及び
フェライトビーズＢ１を経て再び３次巻線ＴＷに流れ
る。トランジスタＱ２のための順方向ベース電流も同様
に３次巻線ＴＷによって発生し、３次巻線ＴＷから、フ
ェライトビーズＢ１、抵抗Ｒ５、トランジスタＱ２のベ
ース−エミッタ接合、トランジスタＱ６のコレクタ−エ
ミッタ経路、及び抵抗Ｒ４を経て３次巻線ＴＷに流れ
る。
３次巻線ＴＷより発生する。トランジスタＱ１のための
順方向ベース電流は３次（ベース）巻線ＴＷから、抵抗
Ｒ４、トランジスタＱ１のベース−エミッタ接合、トラ
ンジスタＱ７のコレクタ−エミッタ経路、抵抗Ｒ５及び
フェライトビーズＢ１を経て再び３次巻線ＴＷに流れ
る。トランジスタＱ２のための順方向ベース電流も同様
に３次巻線ＴＷによって発生し、３次巻線ＴＷから、フ
ェライトビーズＢ１、抵抗Ｒ５、トランジスタＱ２のベ
ース−エミッタ接合、トランジスタＱ６のコレクタ−エ
ミッタ経路、及び抵抗Ｒ４を経て３次巻線ＴＷに流れ
る。
【００５５】１次巻線ＰＷのタップＴＰ１とＴＰ２との
間に生ずる電圧がキャパシタＣ１１の両端間電圧を超え
るとダイオードＤ１２がターンオンする。同様に、タッ
プＴＰ２とＴＰ３との間に生ずる電圧がキャパシタＣ１
１の両端間電圧よりも高くなると、ダイオードＤ１３が
ターンオンする。従って、１次巻線ＰＷの励磁電流は、
トランジスタＱ１のコレクタとトランジスタＱ２のコレ
クタとの間の電圧差が予め定めたレベルを超える場合に
ついてもキャパシタＣ１１から取り出される。１次巻線
ＰＷに現われるいかなる不所望な電圧（例えば、電圧ス
パイク）はトランジスタＱ１及びＱ２から転流され、こ
れによりこれらトランジスタが保護されることになる。
間に生ずる電圧がキャパシタＣ１１の両端間電圧を超え
るとダイオードＤ１２がターンオンする。同様に、タッ
プＴＰ２とＴＰ３との間に生ずる電圧がキャパシタＣ１
１の両端間電圧よりも高くなると、ダイオードＤ１３が
ターンオンする。従って、１次巻線ＰＷの励磁電流は、
トランジスタＱ１のコレクタとトランジスタＱ２のコレ
クタとの間の電圧差が予め定めたレベルを超える場合に
ついてもキャパシタＣ１１から取り出される。１次巻線
ＰＷに現われるいかなる不所望な電圧（例えば、電圧ス
パイク）はトランジスタＱ１及びＱ２から転流され、こ
れによりこれらトランジスタが保護されることになる。
【００５６】本発明の別の実施例によれば、抵抗Ｒ２を
短絡し、ダイオードＤ１１を開放し、さらにダイオード
Ｄ９及びＤ１０を対応する抵抗対で置換することによ
り、構成部品の数、特に必要なダイオードの数を低減す
ることができる。勿論、トランジスタＱ６及びＱ７のバ
イアス源は必ずしもキャパシタＣ１１とダイオードＤ１
及びＤ３のカソードとの接続部から取り出す必要はな
い。例えば、トランジスタＱ６及びＱ７はトランジスタ
Ｑ６のコレクタとトランジスタＱ７のコレクタとの間の
接続部又はインダクタＬ２のタップからバイアスするこ
とができる。
短絡し、ダイオードＤ１１を開放し、さらにダイオード
Ｄ９及びＤ１０を対応する抵抗対で置換することによ
り、構成部品の数、特に必要なダイオードの数を低減す
ることができる。勿論、トランジスタＱ６及びＱ７のバ
イアス源は必ずしもキャパシタＣ１１とダイオードＤ１
及びＤ３のカソードとの接続部から取り出す必要はな
い。例えば、トランジスタＱ６及びＱ７はトランジスタ
Ｑ６のコレクタとトランジスタＱ７のコレクタとの間の
接続部又はインダクタＬ２のタップからバイアスするこ
とができる。
【００５７】勿論、安定器１０及び２０は互いに独立し
た２個の放電（フィードバック）経路をそれぞれ形成す
る。トランジスタＱ１及びＱ２は、例えば電流利得、蓄
積時間又は飽和電圧のような特性について必ずしも同一
の特性を有する必要はない。
た２個の放電（フィードバック）経路をそれぞれ形成す
る。トランジスタＱ１及びＱ２は、例えば電流利得、蓄
積時間又は飽和電圧のような特性について必ずしも同一
の特性を有する必要はない。
【００５８】無負荷の状態において高いスイッチング損
失が生ずる通常の基本駆動回路とは異なり、本発明によ
ればパワートランジスタのコレクタに蓄積される少数キ
ャリャの変化を検出することによりパワートランジスタ
が深い飽和状態となるのを回避することができる。従っ
て、本発明では無負荷中のスイッチング損失が最小にな
る。
失が生ずる通常の基本駆動回路とは異なり、本発明によ
ればパワートランジスタのコレクタに蓄積される少数キ
ャリャの変化を検出することによりパワートランジスタ
が深い飽和状態となるのを回避することができる。従っ
て、本発明では無負荷中のスイッチング損失が最小にな
る。
【００５９】負荷状態に拘わらず、トランジスタＱ１及
びＱ２と関連する電力損失は最小になる。基本駆動回路
５００及び７００は広い範囲の入力電圧に対応すること
ができると共に、トランジスタＱ１及びＱ２のスイッチ
ング中電力損失が最小に維持される。共振タンクがター
ンオンしたとき、安定器１０及び２０はタンク電圧のオ
ーバシュートをほとんど除去する。ベーカクランプ（Ba
ker clamp)の必要性及びこのベーカクランプに対応する
比較的大きな電力損失は、基本駆動回路５００及び７０
０により除かれる。基本駆動回路５００及び７００にお
ける損失は、パワートランジスタを駆動するのに必要な
電流レベルが比較的低いレベルに維持される限り、通常
の基本駆動スキムよりも一層低くなる。
びＱ２と関連する電力損失は最小になる。基本駆動回路
５００及び７００は広い範囲の入力電圧に対応すること
ができると共に、トランジスタＱ１及びＱ２のスイッチ
ング中電力損失が最小に維持される。共振タンクがター
ンオンしたとき、安定器１０及び２０はタンク電圧のオ
ーバシュートをほとんど除去する。ベーカクランプ（Ba
ker clamp)の必要性及びこのベーカクランプに対応する
比較的大きな電力損失は、基本駆動回路５００及び７０
０により除かれる。基本駆動回路５００及び７００にお
ける損失は、パワートランジスタを駆動するのに必要な
電流レベルが比較的低いレベルに維持される限り、通常
の基本駆動スキムよりも一層低くなる。
【００６０】基本駆動回路５００及び７００は比例駆動
スキムを用いておらず、すなわちパワートランジスタに
ついて一定の強制電流利得を維持している。トランジス
タＱ１及び／又はＱ２の強制された電流利得は、ランプ
負荷６００又は８００及び／又はトランジスタの特性に
基づいて変化し、これらランプ負荷やトランジスタの特
性に対応することができる。
スキムを用いておらず、すなわちパワートランジスタに
ついて一定の強制電流利得を維持している。トランジス
タＱ１及び／又はＱ２の強制された電流利得は、ランプ
負荷６００又は８００及び／又はトランジスタの特性に
基づいて変化し、これらランプ負荷やトランジスタの特
性に対応することができる。
【００６１】本発明による基本駆動スキムは、個々のス
イッチングパワートランジスタにベース電流を供給す
る。順方向ベース駆動の量はランプ負荷６０又は８００
に依存する。換言すれば、スイッチング特性はトランジ
スタＱ１及びＱ２のわずかに飽和した状態の検出に応じ
てランプ負荷６００又は８００に基づいて変化する。こ
のわずかに飽和した状態の検出は、トランジスタＱ１又
はＱ２のいずれかのコレクタの少数キャリャの蓄積を表
す信号の検出に基づく。この信号は、関連する基準キャ
パシタ（すなわち、キャパシタＣ２又はＣ３）の放電期
間中にフィードバック経路中を流れる。
イッチングパワートランジスタにベース電流を供給す
る。順方向ベース駆動の量はランプ負荷６０又は８００
に依存する。換言すれば、スイッチング特性はトランジ
スタＱ１及びＱ２のわずかに飽和した状態の検出に応じ
てランプ負荷６００又は８００に基づいて変化する。こ
のわずかに飽和した状態の検出は、トランジスタＱ１又
はＱ２のいずれかのコレクタの少数キャリャの蓄積を表
す信号の検出に基づく。この信号は、関連する基準キャ
パシタ（すなわち、キャパシタＣ２又はＣ３）の放電期
間中にフィードバック経路中を流れる。
【００６２】従って、本発明による基本駆動スキムにお
いては、パワートランジスタ内に蓄積された少数キャリ
ャの量を低減することによりバイポーラトランジスタの
スイッチングを一層速くすることができる。有益なこと
に、このバイポーラトランジスタのスイッチング時間は
電界効果トランジスタ（ＦＥＴ）のスイッチング時間に
近づく。
いては、パワートランジスタ内に蓄積された少数キャリ
ャの量を低減することによりバイポーラトランジスタの
スイッチングを一層速くすることができる。有益なこと
に、このバイポーラトランジスタのスイッチング時間は
電界効果トランジスタ（ＦＥＴ）のスイッチング時間に
近づく。
【００６３】本発明は上述した実施例だけに限定され
ず、種々の変更や変形が可能である。
ず、種々の変更や変形が可能である。
【図１】本発明の一実施例によるバイポーラトランジス
タベース駆動回路を含む安定器を示す回路図である。
タベース駆動回路を含む安定器を示す回路図である。
【図２】本発明の別の実施例によるバイポーラトランジ
スタベース駆動回路を含む安定器を示す回路図である。
スタベース駆動回路を含む安定器を示す回路図である。
１０，２０ 安定器 １００ 電圧源 ２００ ＥＭＩフィルタ ３００ 整流器 ４００ インバータ ５００，７００ 基本駆動回路 ６００ ランプ負荷 Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ８ トランジスタ Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ９ 抵抗 Ｃ１，Ｃ２，Ｃ３，Ｃ１１，Ｃ２０，Ｃ２２ キャパシ
タ Ｌ２ インダクタ
タ Ｌ２ インダクタ
Claims (10)
- 【請求項１】 ベース及び少数キャリャを有する１個又
はそれ以上のバイポーラトランジスタの駆動回路であっ
て、 各トランジスタと関連する基準電圧を発生する基準電圧
手段と、 前記関連する基準電圧に基づいて各トランジスタのベー
スに電流を供給する電流供給手段と、 各トランジスタと関連し、各トランジスタに蓄積される
少数キャリャに基づいてトランジスタと関連する基準電
圧を変化させるフィードバック手段とを具えるバイポー
ラトランジスタの駆動回路。 - 【請求項２】 前記基準電圧手段が各トランジスタ毎に
記憶素子を含み、各記憶素子の電圧が関連するトランジ
スタに対する基準電圧として作用する請求項１に記載の
バイポーラトランジスタの駆動回路。 - 【請求項３】 キャパシタが前記記憶素子として作用す
る請求項２に記載のバイポーラトランジスタの駆動回
路。 - 【請求項４】 前記フィードバック手段が、各トランジ
スタと関連し、このトランジスタの導通状態に応じて関
連する基準電圧の変化がいつ生ずるかを制御するスイッ
チング手段を含む請求項１，２又は３に記載のバイポー
ラトランジスタの駆動回路。 - 【請求項５】 前記スイッチング手段と各トランジスタ
と関連するキャパシタとが結合されている請求項３及び
４に記載のバイポーラトランジスタの駆動回路。 - 【請求項６】 前記電流供給手段が、各トランジスタの
ベースに供給される電流のレベルを制御する電流制御手
段を含む請求項１から５までのいずれか１項に記載のバ
イポーラトランジスタの駆動回路。 - 【請求項７】 前記電流供給手段により各トランジスタ
のベースに供給される電流のレベルが前記関連する基準
電圧に比例する請求項１から６までのいずれか１項に記
載のバイポーラトランジスタの駆動回路。 - 【請求項８】 各トランジスタと関連し、いかなる時間
瞬時においても変化をただ１個の基準電圧に制限する安
定化手段をさらに含む請求項１から７までのいずれか１
項に記載のバイポーラトランジスタの駆動回路。 - 【請求項９】 前記安定化手段が前記基準電圧手段から
電流を転流するように動作すると共に半導体装置を含む
請求項８に記載のバイポーラトランジスタの駆動回路。 - 【請求項１０】 バイポーラトランジスタと、このバイ
ポーラトランジスタに結合され請求項１から９までのい
ずれか１項に記載の駆動回路とを具える安定器インバー
タ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US608993A | 1993-01-19 | 1993-01-19 | |
| US08/006089 | 1993-01-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06260292A true JPH06260292A (ja) | 1994-09-16 |
Family
ID=21719252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6003061A Pending JPH06260292A (ja) | 1993-01-19 | 1994-01-17 | バイポーラトランジスタの駆動回路 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0608016A1 (ja) |
| JP (1) | JPH06260292A (ja) |
| BR (1) | BR9400119A (ja) |
| CA (1) | CA2113495A1 (ja) |
| SG (1) | SG44906A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5559396A (en) * | 1994-10-14 | 1996-09-24 | Philips Electronics North America Inc. | Ballast filtering scheme for reduced harmonic distortion |
| US5796214A (en) * | 1996-09-06 | 1998-08-18 | General Elecric Company | Ballast circuit for gas discharge lamp |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3753076A (en) * | 1972-04-27 | 1973-08-14 | Lighting Systems Inc | Inverter circuit and switching means |
| AU2388284A (en) * | 1983-01-28 | 1984-08-02 | Control Logic Pty. Ltd. | Inverter circuit |
| FI68935C (fi) * | 1983-09-06 | 1985-11-11 | Helvar Oy | Inverterkrets med en regleringskrets foer att effektivera transistorernas styrning till ett slutarlaege |
| US4613934A (en) * | 1984-03-19 | 1986-09-23 | Pacholok David R | Power supply for gas discharge devices |
| GB2212347A (en) * | 1987-11-09 | 1989-07-19 | Lumintech Inc | Transformer system for powering gaseous discharge lamps reduces turn-off time of converter switches |
-
1994
- 1994-01-11 SG SG1996009180A patent/SG44906A1/en unknown
- 1994-01-11 EP EP94200051A patent/EP0608016A1/en not_active Withdrawn
- 1994-01-14 CA CA002113495A patent/CA2113495A1/en not_active Abandoned
- 1994-01-17 JP JP6003061A patent/JPH06260292A/ja active Pending
- 1994-01-17 BR BR9400119A patent/BR9400119A/pt not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| SG44906A1 (en) | 1997-12-19 |
| BR9400119A (pt) | 1994-08-09 |
| CA2113495A1 (en) | 1994-07-20 |
| EP0608016A1 (en) | 1994-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4797803A (en) | Switching power supply VCO | |
| US4688159A (en) | Switched-mode power supply having a standby state | |
| JP2003520407A (ja) | 多ランプ動作用の電力帰還力率修正方式 | |
| US6038143A (en) | Self-oscillation type switching power supply having time constant circuit electronic switch an external voltage and having charging time variable in response to output voltage | |
| KR0137181B1 (ko) | 방전램프 점등장치 | |
| US6160358A (en) | Ballast circuit with lamp current regulating circuit | |
| US5138235A (en) | Starting and operating circuit for arc discharge lamp | |
| US6107750A (en) | Converter/inverter circuit having a single switching element | |
| US6124681A (en) | Electronic ballast for high-intensity discharge lamp | |
| US4802076A (en) | Switching regulator type power supply circuit | |
| US6756746B2 (en) | Method of delaying and sequencing the starting of inverters that ballast lamps | |
| EP0608016A1 (en) | Driving circuit for bipolar transistors and ballast inverter provided with such circuit | |
| US6377087B1 (en) | Driving scheme for bipolar transistors | |
| US6628090B1 (en) | Resonant driving system for a fluorescent lamp | |
| US8076864B2 (en) | Circuit configuration for starting and operating at least one discharge lamp | |
| JP3499659B2 (ja) | 自励式スイッチング電源回路 | |
| KR950006605B1 (ko) | 전류원 방식 형광등의 안정기 | |
| JP2677368B2 (ja) | インバータ装置 | |
| JP3692095B2 (ja) | スイッチング電源 | |
| JPS5930628Y2 (ja) | スイツチング電源用駆動回路 | |
| JPS6232712B2 (ja) | ||
| JPH04248297A (ja) | インバータ装置 | |
| JPS62281298A (ja) | トランジスタインバ−タ | |
| JP2002125380A (ja) | 電源装置 | |
| JPH07122390A (ja) | 蛍光灯電子安定器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040630 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040709 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040930 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050809 |