JPH06260656A - Quantum box assembly device - Google Patents
Quantum box assembly deviceInfo
- Publication number
- JPH06260656A JPH06260656A JP5046641A JP4664193A JPH06260656A JP H06260656 A JPH06260656 A JP H06260656A JP 5046641 A JP5046641 A JP 5046641A JP 4664193 A JP4664193 A JP 4664193A JP H06260656 A JPH06260656 A JP H06260656A
- Authority
- JP
- Japan
- Prior art keywords
- quantum
- semiconductor
- boxes
- quantum box
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 情報処理後の電子の分布をより確実且つ簡単
に出力情報として検出し得る量子箱集合素子を提供す
る。
【構成】 電極1上にそれぞれ複数の第1〜第3の量子
箱を第1〜第3の量子箱の基底状態のエネルギーE01、
E02、E03がE03>E02>E01となるように構成し、第
1の量子箱間及び第3の量子箱間においては電子のトン
ネリングが不可能とされ、第2の量子箱間においては電
子のトンネリング可能とされてこの第2の量子箱間にお
いて電子分布の変化による情報処理を行う構成とすると
共に、第3の量子箱から電子又はホールのトンネリング
はできないがクーロン力は及ぶ厚さの障壁層8を介して
チャネル層9を設け、このチャネル層9の両端の電極間
の伝導度の磁場依存性(磁気指紋)を測定することによ
って第3の量子箱における電子分布を得て処理情報の出
力を行う構成とする。
(57) [Summary] [Object] To provide a quantum box assembly element capable of more reliably and easily detecting the distribution of electrons after information processing as output information. [Structure] A plurality of first to third quantum boxes each having a ground state energy E 01 of the first to third quantum boxes on the electrode 1,
E 02 and E 03 are configured so that E 03 > E 02 > E 01, and electron tunneling is disabled between the first quantum box and the third quantum box, and the second quantum box In this mode, electrons can be tunneled between the second quantum boxes, and information processing is performed by changing the electron distribution between the second quantum boxes, and electrons or holes cannot be tunneled from the third quantum boxes, but the Coulomb force extends. A channel layer 9 is provided via a barrier layer 8 having a thickness, and the magnetic field dependence (magnetic fingerprint) of the conductivity between the electrodes at both ends of the channel layer 9 is measured to obtain an electron distribution in the third quantum box. The processing information is output by the processing.
Description
【0001】[0001]
【産業上の利用分野】本発明は、量子箱(ドット)を集
積形成し、この量子箱間の電子のトンネリングにより情
報処理を行う量子箱集合素子に係わる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a quantum box assembly element in which quantum boxes (dots) are formed in an integrated manner and information processing is performed by tunneling electrons between the quantum boxes.
【0002】[0002]
【従来の技術】トランジスタ回路がそのIC化によって
飛躍的な発展を遂げ、現代文明には無くてはならない存
在ともなっている。ICの基本構造は、非線形な機能を
もつトランジスタなどを線形な特性を有する金属配線で
接続して構成されたものである。ここで線形とは、オー
ムの法則が成り立つという意味である。この金属配線の
部分では、室温の熱平衡系でもフェルミ縮退が成り立っ
ていて、伝導電子のエネルギーの散逸が大きい。そのた
め、高集積化に伴い配線における発熱、遅延が問題にな
る。2. Description of the Related Art Transistor circuits have made dramatic progress due to their use as ICs, and have become an indispensable part of modern civilization. The basic structure of an IC is formed by connecting transistors having a non-linear function and the like with metal wiring having a linear characteristic. Here, linear means that Ohm's law holds. In this metal wiring part, Fermi degeneracy is established even in a thermal equilibrium system at room temperature, and dissipation of conduction electron energy is large. Therefore, with higher integration, heat generation and delay in wiring become a problem.
【0003】微細加工による集積化の検討もなされてい
るが、配線ルールがサブミクロンになって蒸着したアル
ミを通常のリソグラフィー、エッチング工程で加工する
ことも困難になってきている。また、配線が極度に微細
化されるとエレクトロ・マイグレーションによる断線の
問題も生じる恐れがある。Although integration by microfabrication has been studied, it has become difficult to process aluminum vapor deposited with a wiring rule of submicron by ordinary lithography and etching processes. Further, if the wiring is extremely miniaturized, a problem of disconnection due to electro-migration may occur.
【0004】[0004]
【発明が解決しようとする課題】このような問題を解決
するために、本出願人は先の特願平3−150446号
出願において、現在用いられるCPU(中央演算装置)
に代わって情報処理を行い得る量子箱を複数組み合わせ
て形成した量子箱集合素子を提案した。この量子箱集合
素子の構成を以下に説明する。In order to solve such a problem, the present applicant has proposed that the CPU (central processing unit) currently used in the above-mentioned Japanese Patent Application No. 3-150446.
We proposed a quantum box assembly element formed by combining multiple quantum boxes capable of processing information instead of. The structure of this quantum box assembly element will be described below.
【0005】化合物半導体ヘテロ接合によって構成され
る一辺10nm程度の量子ドット(量子箱)を近接して
配置すると、電子はその間をトンネル効果により移動す
ることが可能となる。電子の移動はドットの配置によっ
て制御することができる。この現象を利用して、量子ド
ット集合体上の電子の分布遷移により情報処理を行うこ
とができるものであるが、その具体的な構成は未だ研究
途上にある。上述の特願平3−150446号出願の提
案による量子箱集合素子を実現するためには、以下の構
成が必要となる。When quantum dots (quantum boxes) each having a side of about 10 nm, which are composed of compound semiconductor heterojunctions, are arranged close to each other, electrons can move between them due to the tunnel effect. The movement of electrons can be controlled by the arrangement of dots. By utilizing this phenomenon, information processing can be performed by the distribution transition of electrons on the quantum dot aggregate, but the specific configuration is still under study. In order to realize the quantum box assembly element proposed by the above-mentioned Japanese Patent Application No. 3-150446, the following configuration is required.
【0006】1)量子ドット内の離散的電子状態を利用
する。従ってドット径は10nmのオーダーの極微細構
造とする必要がある。1) Utilizing discrete electronic states in quantum dots. Therefore, the dot diameter needs to have an ultrafine structure of the order of 10 nm.
【0007】2)量子ドットを近接して並べ、電子が量
子ドット間をトンネル効果で移動できるものとする。こ
のため、ドット間距離も10nm程度のオーダーとする
必要がある。従って、半導体空乏層によって電子を閉じ
込めた量子ドットを用いることはできず、半導体化合物
のヘテロ接合により電子を閉じ込めた量子ドットを用い
ざるを得ない。2) Quantum dots are arranged side by side so that electrons can move between the quantum dots by a tunnel effect. For this reason, the distance between dots must be on the order of about 10 nm. Therefore, a quantum dot in which electrons are confined by a semiconductor depletion layer cannot be used, and a quantum dot in which electrons are confined by a heterojunction of a semiconductor compound has to be used.
【0008】3)伝導すべき電子は、光励起による電子
−正孔対を利用し、これを入力情報とする。従って、レ
ーザ照射等による光励起でデバイス全系に入力し終わる
前に、電子がトンネル効果により移動してしまうことを
防止する必要がある。3) Electrons to be conducted utilize electron-hole pairs by photoexcitation, which are used as input information. Therefore, it is necessary to prevent the electrons from moving due to the tunnel effect before they are completely input to the entire system of the device by photoexcitation such as laser irradiation.
【0009】これを制御する方法として、本出願人は先
に特願平3−265511号出願において高効率に入力
を行い得る方法を提案した。これは、量子ドットアレー
を上下二層に配置した構造を利用するもので、隣接する
量子ドット間の結合が小さく電子はトンネルできないよ
うな上層のドットに電子を入力し、全て入力が終わった
段階で下層の量子ドットアレーに外部バイアスを印加
し、上層の電子を移す方法を採る。下層の隣接ドット間
の結合を強くしておけば、入力電子分布が下層ドット間
の伝導により変化する。As a method for controlling this, the present applicant has previously proposed a method capable of performing input with high efficiency in Japanese Patent Application No. 3-265511. This utilizes a structure in which quantum dot arrays are arranged in two layers, one at the top and one at the end of inputting electrons into dots in the upper layer where the coupling between adjacent quantum dots is small and electrons cannot tunnel. Then, an external bias is applied to the quantum dot array in the lower layer to transfer the electrons in the upper layer. If the coupling between adjacent dots in the lower layer is strengthened, the input electron distribution changes due to conduction between the dots in the lower layer.
【0010】4)また、入力中又は電子伝導中に、電子
−正孔再結合が起こらないようにする必要がある。前述
の二層アレー型を採る場合でも、外部バイアスによって
電子−正孔を空間分離できるが、より良い方法として、
タイプIIの超格子構造を用いる量子ドット集合素子が例
えば本出願人の出願に係る特願平4−360263号出
願に提案されている。4) It is also necessary to prevent electron-hole recombination during input or electron conduction. Even when the above-mentioned two-layer array type is adopted, the electron-hole can be spatially separated by an external bias, but as a better method,
A quantum dot assembly device using a type II superlattice structure is proposed in, for example, Japanese Patent Application No. 4-360263 filed by the present applicant.
【0011】タイプIIの超格子とは、一方の半導体の伝
導帯と他方の価電子帯が重なるもので、例えばInAs
とGaSbからなる超格子があげられる。このタイプII
の超格子を用いることにより、電子にとっては量子ドッ
トであるが、正孔にとってはアンチドットとなって、こ
のタイプII超格子より成る量子箱ではトンネリングによ
る電子の伝導が許されるようにすることでき、この量子
箱の配置によって所望の電子分布に変化させ、いわゆる
情報処理を行う構成とすることができる。A type II superlattice is a superlattice in which the conduction band of one semiconductor and the valence band of the other overlap, and is, for example, InAs.
And a GaSb superlattice. This type II
By using the superlattice of, it becomes a quantum dot for electrons, but becomes an antidot for holes, and it is possible to allow the conduction of electrons by tunneling in the quantum box composed of this type II superlattice. A desired electron distribution can be changed by the arrangement of the quantum boxes, and so-called information processing can be performed.
【0012】5)更に、一定時間経過後に、伝導した電
子の分布を出力情報として検出する必要がある。これに
対して、例えば電子−正孔対の対消滅による発光を検出
する方法が考えられる。 本発明においては、上述の1〜4の問題を解決すると共
に、特に上述の5の問題、即ち情報処理後の電子の分布
をより確実に出力情報として検出することができるよう
にする。5) Further, it is necessary to detect the distribution of the conducted electrons as output information after a lapse of a certain time. On the other hand, a method of detecting light emission due to pair annihilation of electron-hole pairs can be considered. In the present invention, the problems 1 to 4 described above are solved, and particularly the problem 5 described above, that is, the distribution of electrons after information processing can be more reliably detected as output information.
【0013】[0013]
【課題を解決するための手段】本発明は、その一例の略
線的拡大構成図を図1に示すように、電極1と、この電
極1上(図1においては下側を示し、以下同様に下方に
積層して構成として示す)に設けられた電子親和力φ1
及びエネルギーギャップEg1を有する第1の半導体11
からなる第1の井戸層2が、φ2 <φ1 及び φ2 +E
g2<φ1 +Eg1の両関係式を満足する電子親和力φ2 及
びエネルギーギャップEg2を有する第2の半導体12か
らなる第1の障壁層3により囲まれた構造の複数の第1
の量子箱Q1 と、第1の障壁層2上に上記複数の第1の
量子箱Q1 に対応して設けられ、その配列面内におい
て、電子親和力φ3 を有する第3の半導体13からなる
第2の井戸層4がφ4 <φ3 及び φ3 −φ4 <φ1 −
φ2の両関係式を満足する電子親和力φ4 を有する第4
の半導体14からなる第2の障壁層5により囲まれた構
造の複数の第2の量子箱Q2 とを有する。In the present invention, as shown in FIG. 1 which is an enlarged schematic diagram of an example thereof, an electrode 1 and an upper part of the electrode 1 (in FIG. 1, the lower side is shown, and so on) The electron affinity φ 1 provided on the
And a first semiconductor 11 having an energy gap E g1
The first well layer 2 made of φ 2 <φ 1 and φ 2 + E
The first plurality of structures surrounded by the first barrier layer 3 composed of the second semiconductor 12 having the electron affinity φ 2 and the energy gap E g2 satisfying both relations of g 2 <φ 1 + E g1 .
A quantum box to Q 1, provided corresponding to said plurality of first quantum box Q 1 to the first upper barrier layer 2, in the sequence plane, the third semiconductor 13 having an electron affinity phi 3 The second well layer 4 is φ 4 <φ 3 and φ 3 −φ 4 <φ 1 −
4th with electron affinity φ 4 satisfying both relations of φ 2
And a plurality of second quantum boxes Q 2 each having a structure surrounded by the second barrier layer 5 made of the semiconductor 14.
【0014】そして更に本発明においては、第2の障壁
層5上に上記複数の第2の量子箱Q 2 に対応して設けら
れた第1の半導体11からなる第3の井戸層6を、第2
の半導体からなる第3の障壁層7及び電子親和力φ5 が
第2の半導体12の電子親和力φ2 に対しφ5 <φ2 を
満足する第5の半導体15からなる第4の障壁層8によ
り囲まれた構造の複数の第3の量子箱Q3 と、上記第4
の障壁層8上のチャネル層9及びこのチャネル層9の両
端に設けられたソースまたはドレイン電極(S/D電
極)22及び23とを有するものである。Further, in the present invention, the second barrier
The plurality of second quantum boxes Q on the layer 5 2Corresponding to
The third well layer 6 formed of the first semiconductor 11
Barrier layer 7 made of a semiconductor ofFiveBut
Electron affinity φ of the second semiconductor 122Against φFive<Φ2To
The fourth barrier layer 8 made of the fifth semiconductor 15 which satisfies the above
A plurality of third quantum boxes Q surrounded by a structure3And the fourth above
And the channel layer 9 on the barrier layer 8 of
Source or drain electrode (S / D charge) provided at the end
Poles) 22 and 23.
【0015】そして、上述の第4の障壁層8は電子また
はホールがトンネリングしない厚さとされ、上記第1の
量子箱Q1 の基底状態のエネルギーをE01、第2の量子
箱Q 2 の基底状態のエネルギーをE02、上記第3の量子
箱Q3 の基底状態のエネルギーをE03とするとき、 E03>E02>E01 の関係式が成立するように構成する。The above-mentioned fourth barrier layer 8 is
Is the thickness that does not tunnel the holes,
Quantum box Q1E of the ground state energy of01, The second quantum
Box Q 2E of the ground state energy of02, The above-mentioned third quantum
Box Q3E of the ground state energy of03When you say E03> E02> E01 The relational expression of is established.
【0016】また本発明は、上述の構成において、電極
1を第1の量子箱Q1 に対応する部分に開口21を有す
る形状とする。According to the present invention, in the above structure, the electrode 1 has a shape having an opening 21 at a portion corresponding to the first quantum box Q 1 .
【0017】また更に本発明は、上述の構成において、
E02>E01が成立する条件で電極1にバイアス電圧を印
加した状態で情報に対応して選択された上記第1の量子
箱Q 1 に光を照射して情報の入力を行う。そして次にE
03>E02が成立し、且つE02>E01が成立しない条件で
電極1にバイアス電圧を印加することにより、複数の第
1の量子箱Q1 における電子分布を複数の第2の量子箱
Q2 に転写して情報処理を行う。更にE03>E02が成立
しない条件で電極1にバイアス電圧を印加することによ
り複数の第2の量子箱Q2 における電子分布を複数の第
3の量子箱Q3 に転写する構成とし、上述の量子箱にバ
イアス磁場を印加すると共に、ソース及びドレイン電極
22と23との間にバイアス電圧を印加して出力を行う
構成とする。Furthermore, the present invention has the above-mentioned structure,
E02> E01Apply a bias voltage to electrode 1 under the condition that
The first quantum selected corresponding to the information in the added state
Box Q 1Information is input by irradiating light on the. And then E
03> E02Holds, and E02> E01Under the condition that
By applying a bias voltage to the electrode 1,
1 quantum box Q1Second quantum boxes with electron distribution in
Q2Transfer to and process information. Further E03> E02Is established
By applying a bias voltage to electrode 1 under the condition
Multiple second quantum boxes Q2The electron distribution in
Quantum box Q of 33It is configured to be transferred to the quantum box described above.
Source and drain electrodes as well as application of an ias magnetic field
Bias voltage is applied between 22 and 23 for output
The configuration.
【0018】また本発明は、上述の構成において、第1
の半導体11及び第3の半導体13を同一の材料により
構成し、各第1、第2及び第3の量子箱Q1 、Q2 及び
Q3の幅をそれぞれd1 、d2 及びd3 としたときに、 d1 >d2 >d3 として構成する。The present invention also provides the first aspect of the present invention in the above-mentioned configuration.
The semiconductor 11 and the third semiconductor 13 are made of the same material, and the widths of the first, second and third quantum boxes Q 1 , Q 2 and Q 3 are respectively d 1 , d 2 and d 3 . Then, it is configured as d 1 > d 2 > d 3 .
【0019】更に本発明は、上述の構成において、第1
及び第3及び第5の半導体11、13及び15をInA
s、第2及び第4の半導体12及び14をAlGaS
b、第5の半導体15をGaSbとして構成する。Further, the present invention has the above-mentioned structure, wherein the first
And the third and fifth semiconductors 11, 13 and 15 with InA
s, the second and fourth semiconductors 12 and 14 are AlGaS
b, the fifth semiconductor 15 is made of GaSb.
【0020】[0020]
【作用】本発明量子箱集合素子においては、第1の量子
箱Q1 の第1の障壁層3によるポテンシャル障壁の高さ
(φ1 −φ2 )を比較的大として、複数の第1の量子箱
Q1 の間の結合の強さを充分弱くすることによって、第
1の量子箱Q1 間ではトンネリングによる電子の伝導が
許されないようにすることができる。また、第2の量子
箱Q2 の第2の障壁層5によるポテンシャル障壁の高さ
(φ3 −φ4 )を比較的小として第2の量子箱Q2 間の
結合の強さを充分に強くすることによって、第2の量子
箱Q2 間ではトンネリングによる電子の伝導が許される
ようにすることができる。In the quantum box assembly element of the present invention, the height (φ 1 −φ 2 ) of the potential barrier by the first barrier layer 3 of the first quantum box Q 1 is set to be relatively large, and a plurality of first quantum boxes Q 1 are formed. by sufficiently weaken the strength of the bond between the quantum boxes Q 1, in between the first quantum box Q 1 may be so is not permitted electron conduction by tunneling. The second height of the potential barrier of the second barrier layer 5 of a quantum box Q 2 (φ 3 -φ 4) relatively small as well the second strength of the coupling between quantum box Q 2 By making it strong, it is possible to allow the conduction of electrons by tunneling between the second quantum boxes Q 2 .
【0021】そして特に、第2の量子箱Q2 の上(図1
においては下側)、即ち第2の障壁層5上に複数の第2
の量子箱Q2 に対応して第1の半導体11からなる第3
の井戸層6を、第2の半導体からなる第3の障壁層7と
電子親和力φ5 が第2の半導体12の電子親和力φ2 に
対しφ5 <φ2 を満足する第5の半導体15からなる第
4の障壁層8により囲む構成とした複数の第3の量子箱
Q3 を設けることにより、この第3の量子箱Q3 間では
トンネリングによる電子の伝導が許されないようにする
ことができると共に、各第3の量子箱内に分布する電子
のクーロン相互作用がこの第4の障壁層8を介してこの
上に形成されるチャネル層9に及ぶ構成とすることがで
きる。And, in particular, on the second quantum box Q 2 (see FIG. 1).
On the lower side), that is, a plurality of second barrier layers on the second barrier layer 5.
Of the first semiconductor 11 corresponding to the quantum box Q 2 of
Of the well layer 6, the third barrier layer 7 and the electron affinity phi 5 is a fifth semiconductor 15 which satisfies phi 5 <phi 2 to the electron affinity phi 2 of the second semiconductor 12 made of the second semiconductor By providing a plurality of third quantum boxes Q 3 configured to be surrounded by the fourth barrier layer 8, it is possible to prevent the conduction of electrons by tunneling between the third quantum boxes Q 3. At the same time, the Coulomb interaction of electrons distributed in each third quantum box can reach the channel layer 9 formed thereon via the fourth barrier layer 8.
【0022】このように、クーロン力は及ぶが電子はト
ンネルすることができないようなポテンシャルバリアを
作製することは、例えば“U.Sivan,P.M.Solomon and H.
Shtrikman,Phys.Rev.Lett.68 1196 (1992)”(以下文献
1という)に述べられている。As described above, for example, "U. Sivan, PM Solomon and H.
Shtrikman, Phys. Rev. Lett. 68 1196 (1992) ”(hereinafter referred to as Reference 1).
【0023】そして本発明においては、第4の障壁層8
上のチャネル層9の両端に、ソースまたはドレイン電極
(S/D電極)22及び23とを有することから、この
ソース/ドレイン電極22及び23の間に所定のバイア
ス電圧を印加し、チャネル層9の伝導度を磁場中で測定
することによって、第3の量子箱Q3 における電子の分
布を確実に外部に読み出すことができる。In the present invention, the fourth barrier layer 8
Since the source or drain electrodes (S / D electrodes) 22 and 23 are provided at both ends of the upper channel layer 9, a predetermined bias voltage is applied between the source / drain electrodes 22 and 23, and the channel layer 9 It is possible to reliably read out the electron distribution in the third quantum box Q 3 to the outside by measuring the conductivity of the electron in a magnetic field.
【0024】また本発明では、上述の電極1の第1の量
子箱Q1 に対応する部分に開口21を設けることから、
電極1の材料が入力用の光に対して不透明であっても、
開口21を通じて第1の量子箱Q1 に矢印Lで示すよう
に光を照射して入力を行うことができる。Further, in the present invention, since the opening 21 is provided in the portion of the electrode 1 corresponding to the first quantum box Q 1 ,
Even if the material of the electrode 1 is opaque to the input light,
Input can be performed by irradiating the first quantum box Q 1 with light through the opening 21 as shown by an arrow L.
【0025】更に本発明によれば、E02>E01が成立す
る条件で電極1をバイアスした状態で情報に対応して選
択された上記第1の量子箱Q1 に光を照射して情報の入
力を行い、E03>E02が成立し、且つE02>E01が成立
しない条件で電極1をバイアスすることにより、複数の
第1の量子箱Q1 における電子分布を複数の第2の量子
箱Q2 に転写して、この第2の量子箱Q2 を所定のパタ
ーンとして形成しておくことにより、各第2の量子箱Q
2 間をトンネリングさせて電子分布を変化させて情報処
理を行うことができる。Further, according to the present invention, the information is obtained by irradiating the first quantum box Q 1 selected corresponding to the information with light while the electrode 1 is biased under the condition that E 02 > E 01 is satisfied. Is input, and the electrode 1 is biased under the condition that E 03 > E 02 is satisfied and E 02 > E 01 is not satisfied, so that the electron distribution in the plurality of first quantum boxes Q 1 is changed to the plurality of second quantum boxes Q 1 . It is transferred to quantum box Q 2, by forming a quantum box Q 2 of the second as a predetermined pattern, each of the second quantum boxes Q
Information processing can be performed by changing the electron distribution by tunneling between the two .
【0026】そしてE03>E02が成立しない条件で電極
1をバイアスすることにより複数の第2の量子箱Q2 に
おける電子分布を複数の第3の量子箱Q3 に転写して、
上述の量子箱にバイアス磁場を印加すると共に、ソース
及びドレイン電極22と23との間にバイアス電圧を印
加することによって、チャネル層9の伝導度を磁場中で
測定することにより、電子の分布を読み出すことがで
き、これにより確実に処理結果を出力することができ
る。Then, the electron distribution in the plurality of second quantum boxes Q 2 is transferred to the plurality of third quantum boxes Q 3 by biasing the electrode 1 under the condition that E 03 > E 02 is not satisfied,
By applying a bias magnetic field to the above-mentioned quantum box and applying a bias voltage between the source and drain electrodes 22 and 23, the conductivity of the channel layer 9 is measured in the magnetic field, whereby the distribution of electrons is determined. It is possible to read out, and thus the processing result can be output reliably.
【0027】また上述の構成において、第1の半導体1
1及び第3の半導体13を同一の材料により構成し、各
第1、第2及び第3の量子箱Q1 、Q2 及びQ3 の幅を
それぞれd1 、d2 及びd3 としたときに、 d1 >d2 >d3 として構成することによって、上述のE03>E02>E01
の条件を簡単に実現することができる。Further, in the above structure, the first semiconductor 1
When the first and third semiconductors 13 are made of the same material, and the widths of the first, second and third quantum boxes Q 1 , Q 2 and Q 3 are d 1 , d 2 and d 3 , respectively. Then, by configuring as d 1 > d 2 > d 3 , the above E 03 > E 02 > E 01
The condition of can be easily realized.
【0028】また更に、上述の構成において、第1及び
第3の半導体11及び13をInAs、第2の半導体1
2をAlGaSb、第4の半導体14をGaSb、第5
の半導体15をGaSbとして構成することにより、互
いに格子整合する構成とすることができ、より安定な構
造の量子箱集合素子を得ることができる。Furthermore, in the above structure, the first and third semiconductors 11 and 13 are made of InAs and the second semiconductor 1 is made of InAs.
2 is AlGaSb, the fourth semiconductor 14 is GaSb, the fifth
By configuring the semiconductor 15 of (1) as GaSb, it is possible to have a configuration in which they are lattice-matched to each other, and it is possible to obtain a quantum box assembly device having a more stable structure.
【0029】[0029]
【実施例】以下本発明実施例を図面を参照して詳細に説
明する。この例においては、図1に示すように、チャネ
ル層9が設けられるGaSb等より成る基体20上に、
順次第3の量子箱Q3 、第2の量子箱Q2 、第1の量子
箱Q1 更にこの第1の量子箱Q1 の分布に対応するパタ
ーンの開口21を有する電極1が積層形成されて成る構
成としたもので、第1及び第3の半導体11及び13を
InAs、第2の半導体をAlGaSb、第4の半導体
をGaSb、第5の半導体をAlSbとして、互いに格
子整合する材料により構成したものである。Embodiments of the present invention will now be described in detail with reference to the drawings. In this example, as shown in FIG. 1, on a substrate 20 made of GaSb or the like on which a channel layer 9 is provided,
The third quantum box Q 3 , the second quantum box Q 2 , the first quantum box Q 1 and the electrode 1 having openings 21 having a pattern corresponding to the distribution of the first quantum box Q 1 are sequentially laminated and formed. The first and third semiconductors 11 and 13 are made of InAs, the second semiconductor is made of AlGaSb, the fourth semiconductor is made of GaSb, and the fifth semiconductor is made of AlSb. It was done.
【0030】この場合の、第1及び第3の量子箱Q1 及
びQ3 の各層の表面に沿う方向の破線α及びγで示す断
面におけるバンドギャップを図2に示す。図2において
は、第1の半導体11の伝導帯の下端のエネルギーをE
CW1 、価電子帯の上端のエネルギーをEVW1 、第2の半
導体12の伝導帯の下端のエネルギーをECB1 、価電子
帯の上端のエネルギーをEVB1 として示す。この場合、
第1及び第2の半導体11及び12により構成される第
1及び第3の量子箱Q1 、Q3 は、その電子親和力
φ1 、φ2 、エネルギーギャップをEg1、Eg2とすると
φ2 <φ1 及び φ2 +Eg2<φ1 +Eg1の両関係式を
満足する構成となる。FIG. 2 shows the band gap in the cross section indicated by broken lines α and γ in the direction along the surface of each layer of the first and third quantum boxes Q 1 and Q 3 in this case. In FIG. 2, the energy at the lower end of the conduction band of the first semiconductor 11 is represented by E
CW1 , the energy at the top of the valence band is shown as E VW1 , the energy at the bottom of the conduction band of the second semiconductor 12 is shown as E CB1 , and the energy at the top of the valence band is shown as E VB1 . in this case,
The first and third quantum boxes Q 1 and Q 3 composed of the first and second semiconductors 11 and 12 have electron affinities φ 1 and φ 2 and an energy gap of E g1 and E g2 are φ 2 <Φ 1 and φ 2 + E g2 <φ 1 + E g1 .
【0031】このとき、AlGaSbより成る第1又は
第3の障壁層のバリアの高さh1 、即ち第1の半導体1
1の電子親和力φ1 と第2の半導体12の電子親和力φ
2 との差φ1 −φ2 を、その混晶比を変えることによっ
て0.8〜1.5eVまで変化させることができる。At this time, the barrier height h 1 of the first or third barrier layer made of AlGaSb, that is, the first semiconductor 1
1 electron affinity φ 1 and second semiconductor 12 electron affinity φ
The difference phi 1 -.phi 2 and 2 can be varied to 0.8~1.5eV by changing the mixed crystal ratio.
【0032】このように、破線α及びγで示す各層にお
いては、バリア高さh1 を高くすることことによって電
子の量子箱間のトンネリングを防ぐことができる。破線
αで示す第1の量子箱Q1 が形成される層(以下α層と
いう)では後段で詳細に説明するように電子の入力を行
い、破線γで示す第3の量子箱Q3 が形成される層(以
下γ層という)では、電子分布の出力を行う構成とす
る。As described above, in each of the layers indicated by the broken lines α and γ, the tunnel height between the electron quantum boxes can be prevented by increasing the barrier height h 1 . In the layer in which the first quantum box Q 1 shown by the broken line α is formed (hereinafter referred to as the α layer), electrons are input as described in detail later, and the third quantum box Q 3 shown by the broken line γ is formed. The layer (hereinafter referred to as the γ layer) to be formed is configured to output the electron distribution.
【0033】また、第1の量子箱Q1 に対応して設ける
第2の量子箱Q2 の配列に沿う方向の破線βで示す断面
におけるバンドギャップを図3に示す。図3においては
第3の半導体13の伝導帯の下端のエネルギーを
ECW3 、価電子帯の上端のエネルギーをEVW3 、第4の
半導体14の伝導帯の下端のエネルギーをECB4 、価電
子帯の上端のエネルギーをEVB4 として示す。FIG. 3 shows the band gap in the cross section indicated by the broken line β in the direction along the arrangement of the second quantum boxes Q 2 provided corresponding to the first quantum boxes Q 1 . In FIG. 3, the energy at the lower end of the conduction band of the third semiconductor 13 is E CW3 , the energy at the upper end of the valence band is E VW3 , the energy at the lower end of the conduction band of the fourth semiconductor 14 is E CB4 , and the valence band. The energy at the top of is shown as E VB4 .
【0034】この第2の量子箱Q2 においては、第3及
び第4の半導体13及び14を、そのバリア高さh2 、
即ちその電子親和力の差φ3 −φ4 を第1及び第3の量
子箱Q1 及びQ3 におけるバリア高さh1 に比し小とし
て構成する。即ち、φ4 <φ3 及び φ3 −φ4 <φ1
−φ2 (h2 <h1 )とする。この場合、GaSbより
成る第2の障壁層5のバリア高さは0.8eV程度とな
り、第2の量子箱Q2 の間の間隔を小さく設計すること
によって、量子箱間の結合を大きくすることができる。
このため破線βで示す第2の量子箱Q2が形成される層
(以下β層という)では電子が量子箱間をトンネリング
することができ、電子の分布を変化させる層として用い
ることができる。In the second quantum box Q 2 , the third and fourth semiconductors 13 and 14 have barrier heights h 2 ,
That is, the difference in electron affinity φ 3 −φ 4 is set to be smaller than the barrier height h 1 in the first and third quantum boxes Q 1 and Q 3 . That is, φ 4 <φ 3 and φ 3 −φ 4 <φ 1
-Φ 2 (h 2 <h 1 ). In this case, the barrier height of the second barrier layer 5 made of GaSb is about 0.8 eV, and the coupling between the quantum boxes is increased by designing the interval between the second quantum boxes Q 2 to be small. You can
Therefore, electrons can tunnel between the quantum boxes in the layer in which the second quantum boxes Q 2 are formed, which is indicated by the broken line β (hereinafter referred to as β layer), and can be used as a layer for changing the distribution of electrons.
【0035】また、各第1〜第3の量子箱Q1 〜Q3 を
横切る破線δで示す縦断面におけるバンドギャップを図
4に示す。図4においては第5の半導体15の伝導帯の
下端のエネルギーをECW5 、価電子帯の上端のエネルギ
ーをEVW5 として、図4において右方向を電極1側、左
方向を基板20側として示す。FIG. 4 shows the band gap in the vertical cross section indicated by the broken line δ that crosses each of the first to third quantum boxes Q 1 to Q 3 . E CW5 the bottom energy of the conduction band of the fifth semiconductor 15 in FIG. 4, the energy of the top of the valence band as E VW5, showing the right electrode 1 side, the left direction as the substrate 20 side in FIG. 4 .
【0036】第1〜第3の量子箱の基底エネルギー
E01、E02及びE03は、電極1に電圧を印加しない状態
では、 E03>E02>E01 となるように構成される。即ち、α層からβ層、γ層と
下層にいくにつれて基底エネルギーが大きくなるように
なされる。この例においては、上述したように各井戸層
2、4及び6の材料を同一材料の例えばInAsより構
成し、第1〜第3の量子箱の幅d1 〜d3 、即ち第1〜
第3の井戸層2、4及び6の厚さd1 、d 2 及びd
3 を、 d1 >d2 >d3 として形成することにより、上述したように基底エネル
ギーの大きさが選定される構成とする。Ground energies of the first to third quantum boxes
E01, E02And E03Is the state where no voltage is applied to electrode 1.
Then E03> E02> E01 Is configured to be. That is, from α layer to β layer, γ layer
As the lower layer, the base energy increases
Done. In this example, as described above, each well layer
The materials 2, 4, and 6 are made of the same material, for example, InAs.
And the width d of the first to third quantum boxes1~ D3That is, first to
The thickness d of the third well layers 2, 4 and 61, D 2And d
3, D1> D2> D3 As described above, the ground energy is formed as
The size of the ghee is selected.
【0037】このように、各井戸層の基底エネルギーを
変えておくことで、量子箱内での選択的な電子の励起、
各層の間の電子の移動が可能となる。By changing the ground energy of each well layer in this way, selective electron excitation in the quantum box,
Electrons can move between the layers.
【0038】また図4に示すように、第3の井戸層6
(γ層)は、基板20側においてはその電子親和力φ2
に対しφ5 <φ2 を満足する材料、この場合AlSb等
の第5の半導体15からなる第4の障壁層8に接して構
成され、第3の井戸層6内の電子がこの障壁層8を越え
てトンネリングすることができない構成とする。Further, as shown in FIG. 4, the third well layer 6 is formed.
The (γ layer) has an electron affinity φ 2 on the substrate 20 side.
In contrast, a material satisfying φ 5 <φ 2 is formed in contact with the fourth barrier layer 8 made of the fifth semiconductor 15 such as AlSb in this case. The configuration is such that tunneling cannot be performed beyond.
【0039】即ち上述の構成では、各層2〜8を構成す
る各半導体11〜15のそれぞれの電子親和力、即ち、
第1〜第3の井戸層2、4及び6の電子親和力をφ
1 (=φ 3 )、第1及び第3の障壁層3及び6の電子親
和力をφ2 、第2の障壁層5の電子親和力をφ4 、第4
の障壁層8の電子親和力をφ5 とすると、その大小関係
は、φ5 <φ2 <φ4 <φ1 となる。That is, each of the layers 2 to 8 has the above-mentioned structure.
Electron affinity of each of the semiconductors 11 to 15, that is,
The electron affinity of the first to third well layers 2, 4 and 6 is φ.
1(= Φ 3), The electronic parents of the first and third barrier layers 3 and 6
Sum power φ2, The electron affinity of the second barrier layer 5 is φFour, 4th
The electron affinity of the barrier layer 8 ofFiveThen, the magnitude relationship
Is φFive<Φ2<ΦFour<Φ1Becomes
【0040】そして図1に示すように、第5の半導体1
5より成る第4の障壁層8上(図1においては下側)に
は、チャネル層9を設け、その両端の上部にS/D電極
22及び23を形成して構成する。Then, as shown in FIG. 1, the fifth semiconductor 1
A channel layer 9 is provided on the fourth barrier layer 8 (lower side in FIG. 1) and the S / D electrodes 22 and 23 are formed on both ends of the channel layer 9.
【0041】上述したように、この場合、第3の量子箱
Q3 の井戸層6内の電子がトンネルすることはできない
第4の障壁層8を設けるものであり、特にこの第3の井
戸層6内の電子のクーロン相互作用は第4の障壁層8の
下部に設けるチャネル層9に伝わるような厚さにこの第
4の障壁層8の厚さを選定する。このようにクーロン力
は及ぶが電子のトンネリングは阻止するようなポテンシ
ャルバリアを形成することは、前述したように上述の文
献1に記載がある。As described above, in this case, the fourth barrier layer 8 in which the electrons in the well layer 6 of the third quantum box Q 3 cannot tunnel is provided, and particularly the third well layer 6 is provided. The thickness of the fourth barrier layer 8 is selected so that the Coulomb interaction of electrons in 6 is transmitted to the channel layer 9 provided below the fourth barrier layer 8. As described above, the formation of the potential barrier that extends the Coulomb force but blocks the electron tunneling is described in the above-mentioned Document 1.
【0042】このような構成における動作原理を以下に
説明する。以下、InAsより成る各井戸層2、4及び
6の価電子帯の上端のエネルギーEVW1 、EVW2 、E
VW3 をH0 とし、また上部の電極1の電位をVg 、チャ
ネル層9の電位、この場合一方のS/D電極23に印加
する電圧をVe として示す。The principle of operation in such a configuration will be described below. Hereinafter, the energies E VW1 , E VW2 , and E at the upper end of the valence band of each well layer 2, 4 and 6 made of InAs are shown .
VW3 is H 0 , the potential of the upper electrode 1 is V g , the potential of the channel layer 9 is V e , and the voltage applied to one S / D electrode 23 in this case is V e .
【0043】情報の入力は、前述の特願平4−3602
63号出願において記載された方法と同様の方法をもっ
て行うことができる。先ず、上部の電極1の電位V
g を、E01<E02の条件を保った状態で少しだけ負にバ
イアスしておく。この状態で、電子を生成すべき第1の
量子箱1に対応する開口21に、 hνin=E01−H0 を満たす単色光を照射する。Information is input by the above-mentioned Japanese Patent Application No. 4-3602.
It can be carried out by a method similar to the method described in the 63 application. First, the potential V of the upper electrode 1
G is biased slightly negative while maintaining the condition of E 01 <E 02 . In this state, the aperture 21 corresponding to the first quantum box 1 in which electrons are to be generated is irradiated with monochromatic light satisfying hν in = E 01 −H 0 .
【0044】このとき、その破線δで示す縦断面におけ
るバンドギャップを図5に示すように、選択された第1
の量子箱Q1 内にのみ電子(e)−正孔(h)対が励起
される。正孔hは負のバイアスが印加された電極1の
側、図5において右側に吸収される。その結果、α層の
第1の量子箱Q1 内に電子が入力される。この第1の量
子箱Q1 のバリア、即ち第2の半導体12より成る第1
の障壁層3のバリア高さは比較的高く設定されることか
ら、隣接する第1の量子箱Q1 間ではトンネリングされ
ず、入力中はその電子分布を固定しておくことができ
る。At this time, the band gap in the vertical cross section indicated by the broken line δ is shown in FIG.
The electron (e) -hole (h) pair is excited only in the quantum box Q 1 of . The holes h are absorbed on the side of the electrode 1 to which the negative bias is applied, that is, on the right side in FIG. As a result, electrons are input into the first quantum box Q 1 of the α layer. The barrier of this first quantum box Q 1 , that is, the first
Since the barrier height of the barrier layer 3 is set to be relatively high, tunneling is not performed between the adjacent first quantum boxes Q 1 , and the electron distribution can be fixed during input.
【0045】そして次にE03>E02が成立し、且つE02
>E01が成立しない条件を満たす状態になるように、上
部の電極1にバイアス電圧を印加する。このとき、破線
δで示す縦断面におけるバンドギャップを図6に示すよ
うに、電子eはβ層の第2の量子箱Q2 に遷移する。γ
層で示す第3の量子箱Q3 のエネルギー準位E03は、β
層のエネルギー準位E02より高いので、第3の量子箱Q
3 まで電子eが遷移することはない。Then, E 03 > E 02 holds and E 02
A bias voltage is applied to the upper electrode 1 so that the condition that> E 01 is not satisfied is satisfied. At this time, the electron e transits to the second quantum box Q 2 of the β layer, as shown in the band gap in the vertical section indicated by the broken line δ, as shown in FIG. γ
The energy level E 03 of the third quantum box Q 3 represented by the layer is β
Since it is higher than the energy level E 02 of the layer, the third quantum box Q
The electron e does not transition up to 3 .
【0046】そして特にこの場合、β層の面内では、前
述の図3において示したように、隣接する第2の量子箱
Q2 の間のバリア高さ、即ち第2の障壁層5のバリアが
低く選定されることから、電子eは量子箱Q2 間をトン
ネリングすることができる。この電子のトンネリング
は、量子箱Q2 の配置に従うことから、例えば従来の中
央演算装置等における配線パターンに対応するパターン
をもってこの第2の量子箱Q2 を形成することによっ
て、電子の分布の変化により情報処理を行うことができ
ることとなる。In this case, in particular, in the plane of the β layer, as shown in FIG. 3, the barrier height between the adjacent second quantum boxes Q 2 , that is, the barrier of the second barrier layer 5 is set. Is selected low, the electron e can tunnel between the quantum boxes Q 2 . Tunneling of electrons, since according to the arrangement of the quantum box Q 2, by forming a quantum box Q 2 of the second with a pattern corresponding to the wiring pattern for example in a conventional central processing unit such as a change in the electron distribution With this, information processing can be performed.
【0047】次に、出力態様について説明する。出力の
際には、電子分布の変化を出力するために、電子分布を
固定する。そのために、先ずE03>E02が成立しない条
件で電極1にバイアス電圧を印加する。このとき、破線
δで示す縦断面におけるバンドギャップを図7に示すよ
うに、β層の第2の量子箱Q2 に閉じ込められていた電
子eはγ層で示す第3の量子箱Q3 に遷移する。γ層の
面内では、前述の図2において説明したように、量子箱
間のバリアが高いので電子はトンネリングできず、第3
の量子箱Q3 に移された電子の分布は固定されることと
なる。Next, the output mode will be described. Upon output, the electron distribution is fixed in order to output changes in the electron distribution. Therefore, first, a bias voltage is applied to the electrode 1 under the condition that E 03 > E 02 is not established. At this time, as shown in FIG. 7 for the band gap in the vertical cross section indicated by the broken line δ, the electrons e confined in the second quantum box Q 2 of the β layer are transferred to the third quantum box Q 3 indicated by the γ layer. Transition. In the plane of the γ layer, as described in FIG. 2 above, since the barrier between the quantum boxes is high, electrons cannot be tunneled.
The distribution of the electrons transferred to the quantum box Q 3 of is fixed.
【0048】そしてこのとき、チャネル層9には、第3
の量子箱Q3 に閉じ込められている電子eの分布に従っ
て、その電子分布を反映したクーロンポテンシャルが働
いている。この状態でチャネル9に磁場Bを印加する。
この磁場の印加は、チャネル層9の膜厚方向に印加する
ことが望ましい。そしてバイアス電圧Ve をS/D電極
22及び23の間に印加して、図8にその模式的説明を
示すように、正孔hを伝導させ、磁場Bを変化させてチ
ャネル層9の伝導度を測定し、このチャネル層9の伝導
度の磁場依存性を測定する。At this time, the channel layer 9 has a third
According to the distribution of the electrons e confined in the quantum box Q 3 of , the Coulomb potential that reflects the electron distribution is working. In this state, the magnetic field B is applied to the channel 9.
It is desirable to apply this magnetic field in the film thickness direction of the channel layer 9. Then, a bias voltage V e is applied between the S / D electrodes 22 and 23 to conduct the holes h and change the magnetic field B to conduct the channel layer 9 as shown in the schematic illustration in FIG. The magnetic field dependence of the conductivity of the channel layer 9 is measured.
【0049】よく知られているように、このように局所
的にポテンシャルが変化している系、例えば不純物イオ
ン等を含んでいる物質の伝導度を磁場中で測定すると、
そのポテンシャルの空間変化、例えば不純物イオンの空
間配置に対応した特徴的な磁場パターンが例えば図9に
その一例を示すように、いわゆる「磁気指紋」として得
られる(例えば“A.B.Fowler, A.Hartsein and R.A.We
bb, Phys.Rev.Lett.48,p.196(1982)”)。As is well known, when the conductivity of a system in which the potential is locally changed in this way, for example, a substance containing impurity ions or the like is measured in a magnetic field,
A spatial variation of the potential, for example, a characteristic magnetic field pattern corresponding to the spatial arrangement of impurity ions is obtained as a so-called “magnetic fingerprint” as shown in an example in FIG. 9 (for example, “ABFowler, A. Hartsein and RAWe.
bb, Phys. Rev. Lett. 48 , p.196 (1982) ”).
【0050】従って、上述したように測定した伝導度の
磁場依存性から、第3の量子箱Q3の中の電子分布の情
報を出力として取り出すことができることとなる。この
場合、各第3の量子箱Q3 のうち1つの量子箱における
電子の有無によって、その磁気指紋は全く異なるパター
ンを示し、そのパターンは予め例えば理論的計算によっ
て求めておくことが可能である。従って、一回の磁気指
紋の測定によって、一括して情報処理後の電子分布を確
実に知ることができることとなる。Therefore, from the magnetic field dependence of the conductivity measured as described above, the information of the electron distribution in the third quantum box Q 3 can be taken out as an output. In this case, the magnetic fingerprint shows a completely different pattern depending on the presence or absence of electrons in one quantum box of the third quantum boxes Q 3 , and the pattern can be obtained in advance by theoretical calculation, for example. . Therefore, it is possible to reliably know the electron distribution after information processing collectively by measuring the magnetic fingerprint once.
【0051】次に、このような本発明量子箱集合素子の
作製方法の一例を説明する。先ず図10にその一工程を
示すように、GaSb等より成る基板20上に、厚さd
4 のAlSbより成る第4の障壁層8、厚さd3 のIn
Asより成る第3の井戸層6、厚さd23のAlGaSb
より成る第3の障壁層7、厚さd2 のInAsより成る
第2の井戸層4、厚さd12のAlGaSbより成る第2
の障壁層5、厚さd1 のInAsより成る第1の井戸層
2、厚さd0 のAlGaSbより成る第1の障壁層3を
順次MBE(分子線エピタキシー法)、MOCVD(有
機金属による化学的気相成長法)、MOMBE(有機金
属による分子線エピタキシー法)等によってエピタキシ
ャル成長する。Next, an example of a method of manufacturing such a quantum box assembly element of the present invention will be described. First, as shown in FIG. 10 as one step, a thickness d is formed on a substrate 20 made of GaSb or the like.
4th barrier layer 8 of AlSb, In of thickness d 3
Third well layer 6 made of As, AlGaSb having a thickness d 23
A third barrier layer 7 made of InAs, a second well layer 4 made of InAs having a thickness d 2, and a second well layer made of AlGaSb having a thickness d 12 .
Of the barrier layer 5, the first well layer 2 of InAs having a thickness of d 1 and the first barrier layer 3 of AlGaSb having a thickness of d 0 are sequentially formed by MBE (molecular beam epitaxy) and MOCVD (chemical metalorganic chemistry). Vapor phase growth method), MOMBE (molecular beam epitaxy method using an organic metal), and the like.
【0052】このとき、前述の図4において説明したよ
うに、各井戸層2、4、6を構成するInAs層の基底
エネルギーの条件E01<E02<E03を満足するために、
その厚さd1 、d2 及びd3 をd1 >d2 >d3 の関係
式が成立するように各層をエピタキシャル成長する。例
えば、 d1 =20nm d2 =15nm d3 =13nm として構成した場合、各井戸層での電子のエネルギー
は、各量子箱の井戸層での伝導帯の下端のエネルギーを
H0 とすると、 E01−H0 ≒0.1eV E02−H0 ≒0.2eV E03−H0 ≒0.3eV となる。この例においては、その他の各層の厚さは10
nm程度のオーダーとして形成した。At this time, as described with reference to FIG. 4 above, in order to satisfy the condition E 01 <E 02 <E 03 of the base energy of the InAs layers forming the well layers 2, 4, and 6,
Each layer is epitaxially grown so that the thicknesses d 1 , d 2 and d 3 satisfy the relational expression d 1 > d 2 > d 3 . For example, when configured as d 1 = 20 nm d 2 = 15 nm d 3 = 13 nm, the electron energy in each well layer is H 0 , where E is the energy at the bottom of the conduction band in the well layer of each quantum box. 01 a -H 0 ≒ 0.1eV E 02 -H 0 ≒ 0.2eV E 03 -H 0 ≒ 0.3eV. In this example, the thickness of each of the other layers is 10
It was formed in the order of nm.
【0053】そしてこの後、電子線やSTM(走査型ト
ンネル電子顕微鏡)を用いたリソグラフィーによって、
耐ドライエッチング性を有するマスク31を、図11に
示すように形成する。例えば電子線リソグラフィーによ
る場合、ネガ型レジストや、試料表面に拡散する有機物
を利用するいわゆるコンタミネーションレジストを用い
ることができる。このコンタミネーションレジストと
は、拡散ポンプ等の排気手段から漏れる有機物、或いは
TMA(トリメチルガリウム)等の有機物を試料上に流
してこれに電子線を照射することによって水素の炭化物
を固相化させて表面に付着させてレジストとして用いる
ものである。Then, after that, by lithography using an electron beam or STM (scanning tunneling electron microscope),
A mask 31 having dry etching resistance is formed as shown in FIG. For example, in the case of electron beam lithography, a negative resist or a so-called contamination resist that uses an organic substance diffused on the sample surface can be used. The contamination resist is an organic substance leaking from an exhausting means such as a diffusion pump, or an organic substance such as TMA (trimethylgallium), which is flowed on a sample and irradiated with an electron beam to solidify hydrogen carbide. It is used as a resist by adhering to the surface.
【0054】そしてこの後、AlGaSb層、InAs
層に対し、(CH+He)又は(SiCl+He)等の
ガスを用いて、異方性の強いドライエッチング、例えば
RIE(反応性イオンエッチング)、ECR−RIBE
(電子サイクロトロン共鳴−反応性イオンビームエッチ
ング)等の方法により、図12に示すように、基体20
の上のAlSb層が露出するまで、マスク31をマスク
として量子箱パターンに対応する柱状パターンとして選
択的なエッチングを行う。After that, the AlGaSb layer and InAs are formed.
For the layer, a gas such as (CH + He) or (SiCl + He) is used, and highly anisotropic dry etching such as RIE (reactive ion etching) or ECR-RIBE is performed.
By a method such as (electron cyclotron resonance-reactive ion beam etching), as shown in FIG.
Selective etching is performed as a columnar pattern corresponding to the quantum box pattern using the mask 31 as a mask until the AlSb layer on the substrate is exposed.
【0055】またこのとき、図13A〜Cの工程図に示
すように、ポジ型のレジストを利用したパターニングを
行うことによって、より確実に微細なパターンを半導体
にダメージを生じることなく行うことができる。図13
A〜Cにおいて、図10に対応する部分には同一符号を
付して重複説明を省略する。例えば図13Aに示すよう
に、最上部のAlGaAsより成る第2の半導体12の
上に、SiO2 やSi 3 N4 等の絶縁体保護層32を全
面的に例えば半導体に対しダメージの少ない光CVD、
又は通常のプラズマCVD等により厚さ例えば数10n
mとして被着する。At this time, as shown in the process charts of FIGS.
Patterning using a positive resist
By doing so, a finer pattern can be more reliably formed in the semiconductor.
It can be done without causing damage to. FIG.
In A to C, parts corresponding to those in FIG.
The duplicate description is omitted. For example, as shown in FIG. 13A
Of the second semiconductor 12 made of AlGaAs
On top, SiO2And Si 3NFourInsulator protection layer 32 such as
In terms of area, for example, photo-CVD which causes less damage to semiconductors,
Alternatively, a thickness of, for example, several tens of nanometers is formed by usual plasma CVD or the like.
Wear as m.
【0056】そして次に、PMMA(ポリメチルメタク
リレート)系等の電子線ポジ型のレジストを塗布、パタ
ーン露光、現像を施して図13Bに示すように、所定の
パターンのポジ型レジスト33を形成する。この場合例
えば開口幅が10nm程度の量子箱パターンに対応する
開口を有するパターンとして形成する。そしてこの上
に、なるべくグレインサイズの小さいAu−Pd等の金
属を、真空蒸着等により厚さ例えば数10nmとして全
面的に被着する。Then, an electron beam positive type resist such as PMMA (polymethylmethacrylate) is applied, and pattern exposure and development are performed to form a positive type resist 33 having a predetermined pattern as shown in FIG. 13B. . In this case, for example, a pattern having an opening corresponding to a quantum box pattern having an opening width of about 10 nm is formed. Then, a metal such as Au-Pd having a grain size as small as possible is deposited over the entire surface by vacuum vapor deposition or the like to have a thickness of, for example, several tens nm.
【0057】そしてこの後金属層34をマスクとして下
層の半導体層を(CH4 +He)、又は(SiCl4 +
He)等のエッチングガスを用いて、RIE等の異方性
の強いドライエッチングにより各層をパターニングす
る。Then, the lower semiconductor layer is (CH 4 + He) or (SiCl 4 +) by using the metal layer 34 as a mask.
Each layer is patterned by dry etching having a strong anisotropy such as RIE using an etching gas such as He).
【0058】そしてこの後、図示しないが絶縁体保護層
32をHF等のダメージの少ないウェットエッチングに
よって除去して、これの上の金属層34をも除去するこ
とにより、図12において示す構成と同様のパターニン
グを行うことができる。Thereafter, although not shown, the insulator protection layer 32 is removed by wet etching such as HF which causes less damage, and the metal layer 34 on the insulator protection layer 32 is also removed to obtain a structure similar to that shown in FIG. Can be patterned.
【0059】このようにポジ型レジストを用いることに
よって、より精度良く数10nm程度以下の微細なパタ
ーニングが可能となると共に、絶縁体保護層32を介し
てエッチングマスクとなる金属層34を形成することか
ら、金属マスクの残留による半導体の特性の変動を回避
することができ、また電子線を半導体上に直接的に照射
することがないため、ダメージをより低減化することが
できる。By using the positive resist in this manner, fine patterning of several tens of nm or less can be performed with higher accuracy, and the metal layer 34 serving as an etching mask can be formed through the insulator protective layer 32. Therefore, it is possible to avoid the fluctuation of the semiconductor characteristics due to the residual metal mask, and it is possible to further reduce the damage because the semiconductor is not directly irradiated with the electron beam.
【0060】次に、図14に示すように、AlGaSb
等より成る第3の障壁層7を、柱状にパターニングした
InAsより成る第3の井戸層6の厚さd3 と、この上
の第3の障壁層6の厚さd23との和(d3 +d23)に対
応する厚さとしてMOCVD等によりエピタキシャル成
長し、その上面が、柱状パターンの第3の障壁層7の上
面とほぼ同一面となるようにする。MOCVD、MBE
等のエピタキシャル成長においては、その厚さをnm以
下のオーダーで精度良く制御することが可能である。図
14及び以下の図15〜図21において、図1に対応す
る部分には同一符号を付して重複説明を省略する。Next, as shown in FIG. 14, AlGaSb
And the thickness d 23 of the third barrier layer 6 on the third well layer 6 made of InAs, which is obtained by patterning the third barrier layer 7 made of Al. epitaxially grown by MOCVD or the like as a thickness corresponding to 3 + d 23), its upper surface, to be substantially flush with the third upper surface of the barrier layer 7 of columnar patterns. MOCVD, MBE
In epitaxial growth such as, it is possible to accurately control the thickness in the order of nm or less. In FIG. 14 and FIGS. 15 to 21 below, portions corresponding to those in FIG.
【0061】続いて図15に示すように、GaSb等よ
り成る第2の障壁層5を、柱状にパターニングしたIn
Asより成る第2の井戸層4の厚さd2 と同様の厚さと
して、即ちその上面が第2の井戸層4の上面とほぼ同一
面となるように制御してMOCVD等によりエピタキシ
ャル成長する。Subsequently, as shown in FIG. 15, a second barrier layer 5 made of GaSb or the like is patterned into a columnar In pattern.
The second well layer 4 made of As is epitaxially grown by MOCVD or the like with a thickness similar to the thickness d 2 of the second well layer 4, that is, the upper surface of the second well layer 4 is controlled to be substantially flush with the upper surface of the second well layer 4.
【0062】そして更に図16に示すように、AlGa
Sb等より成る第1の障壁層3を、その厚さを上述の柱
状にパターニングした第1の障壁層3、第1の井戸層2
及び第3の障壁層の厚さの和、d12+d1 +d0 をもっ
て、その上面が最上層の柱状の第1の障壁層3の上面と
ほぼ同一面となるように制御してMOCVD等によりエ
ピタキシャル成長する。Further, as shown in FIG. 16, AlGa
The first barrier layer 3 made of Sb or the like, the first barrier layer 3 and the first well layer 2 in which the thickness is patterned into the columnar shape described above.
And the sum of the thicknesses of the third barrier layers, d 12 + d 1 + d 0, are controlled so that the upper surface thereof is substantially flush with the upper surface of the uppermost columnar first barrier layer 3, and MOCVD or the like is performed. Epitaxially grow.
【0063】次に、図17にその上面からみた一工程図
を示すように、量子箱集合素子を形成すべき領域を覆っ
てレジスト35をパターニング形成する。そしてこのレ
ジスト35をマスクとして、(CH4 +He)または
(SiCl4 +He)等のエッチングガスを用いて、図
18に示すように基体20が露出するまでパターニング
を行い、量子箱が積層された量子箱集合部27を形成す
る。Next, as shown in FIG. 17 which is a process drawing seen from the upper surface, a resist 35 is formed by patterning so as to cover the region where the quantum box assembly element is to be formed. Then, using this resist 35 as a mask, patterning is performed using an etching gas such as (CH 4 + He) or (SiCl 4 + He) until the substrate 20 is exposed, as shown in FIG. The box collecting unit 27 is formed.
【0064】更に続いて図19に示すように、量子箱集
合部27の上部及び側壁部を覆うレジスト36をパター
ニング形成し、この上からAl、Au等より成る金属を
真空蒸着等により被着する。そしてレジスト35及び3
6をウェットエッチングにより除去してこの上に被着さ
れた金属層をリフトオフにより除去し、図20に示すよ
うに、量子箱集合部27の例えば両側にS/D電極22
及び23を形成する。尚、GaSbより成る基体21に
は、ノンアロイで正孔にオーミックコンタクトがとれる
ことが知られている。Then, as shown in FIG. 19, a resist 36 covering the upper portion and the side wall of the quantum box assembly 27 is formed by patterning, and a metal of Al, Au or the like is deposited on the resist 36 by vacuum deposition or the like. . And the resists 35 and 3
6 is removed by wet etching and the metal layer deposited thereon is removed by lift-off. As shown in FIG. 20, the S / D electrodes 22 are formed on both sides of the quantum box assembly 27, for example.
And 23 are formed. It is known that the base 21 made of GaSb is non-alloy and can make ohmic contact with holes.
【0065】次に、図21に示すように、量子箱集合部
27の周囲及びその上面の周縁部を覆うパターンのレジ
スト37をパターニング形成し、上部からAlやAu等
より成る金属層を全面的に真空蒸着等により被着して、
レジスト37をウェットエッチング等により除去し、更
にSiO2 等より成るマスク層31をウェットエッチン
グ等により除去してこの上に被着した金属層をリフトオ
フして、図1に示すように第1〜第3の量子箱に対応す
るパターンの開口21を有する電極1を形成する。Al
GaSbより成る第1の障壁層3に対しても、ノンアロ
イで正孔にオーミックコンタクトがとれることが知られ
ており、以上の製造プロセスによって本発明構成による
量子箱集合素子を得ることができる。Next, as shown in FIG. 21, a resist 37 having a pattern covering the periphery of the quantum box assembly 27 and the peripheral portion of the upper surface thereof is formed by patterning, and a metal layer made of Al, Au, or the like is entirely formed from above. By vacuum deposition etc.,
The resist 37 is removed by wet etching or the like, the mask layer 31 made of SiO 2 or the like is removed by wet etching or the like, and the metal layer deposited thereon is lifted off. As shown in FIG. The electrode 1 having the openings 21 having a pattern corresponding to the quantum boxes 3 is formed. Al
It is known that the first barrier layer 3 made of GaSb is also non-alloy and can make ohmic contact with holes, and the quantum box assembly element according to the present invention can be obtained by the above manufacturing process.
【0066】また、第4の障壁層8を構成するAlSb
は、ノンドープでp型の特性となる傾向があり、電極1
に所定のゲート電圧を印加することによって、S/D電
極22及び23間のチャネル層9に2次元正孔ガス10
を生じさせることができ、この伝導度の磁場依存性を測
定することによって、第3の量子箱における電子分布を
知ることができることは前述の説明の通りである。Further, AlSb forming the fourth barrier layer 8
Is undoped and tends to have p-type characteristics.
By applying a predetermined gate voltage to the two-dimensional hole gas 10 in the channel layer 9 between the S / D electrodes 22 and 23.
As described above, the electron distribution in the third quantum box can be known by measuring the magnetic field dependence of the conductivity.
【0067】尚、本発明は上述の実施例に限定されるこ
となく、その半導体材料や電極材料等を変更して例えば
第4の障壁層をAlGaSbより構成する等、その他本
発明の技術思想に基づく種々の変形変更が可能であるこ
とはいうまでもない。The present invention is not limited to the above-mentioned embodiments, but the semiconductor material, the electrode material and the like are changed, and the fourth barrier layer is made of AlGaSb, for example. It goes without saying that various modifications and changes based on the above are possible.
【0068】[0068]
【発明の効果】上述したように本発明によれば、量子箱
集合素子において、光照射による入力の際に、複数の第
1の量子箱に生成される電子−正孔対のうち正孔を電極
中に吸い込むことによって電子のみを第1の量子箱内に
残し、且つこの量子箱間では電子が量子力学的なトンネ
リングができない構成とすることによって入力時の電子
分布の変動を回避することができると共に、この第1の
量子箱から所定のバイアス電圧を印加して電子を移動さ
せ得る第2の量子箱の間において電子のトンネリングを
可能とすることによって、ここにおいて所望の情報処理
を行うことができる。As described above, according to the present invention, in the quantum box assembly element, holes among the electron-hole pairs generated in the plurality of first quantum boxes at the time of input by light irradiation are converted into holes. It is possible to avoid the fluctuation of the electron distribution at the time of input by making it possible to leave only electrons in the first quantum boxes by sucking them into the electrodes and to prevent the quantum mechanical tunneling between the quantum boxes. At the same time, desired information processing is performed here by enabling tunneling of electrons between the second quantum boxes capable of moving electrons by applying a predetermined bias voltage from the first quantum box. You can
【0069】そして特に本発明においては、第2の量子
箱から所定のバイアス電圧を印加して電子を移動させ得
る第3の量子箱においては電子のトンネリングができな
い構成とし、且つこの第3の量子箱に接して電子のトン
ネリングは不可能だがクーロン力は及ぶような第4の障
壁層を設けると共にこの第4の障壁層を介してチャネル
層を設け、このチャネル層における伝導度の磁場依存
性、いわゆる磁気指紋を測定して出力を得る構成とする
ことから、第3の量子箱に存在する電子の分布を、この
第3の量子箱に作用を及ぼすことなく一括して、且つよ
り精度よい分解能をもって出力情報を得ることができ
る。In particular, in the present invention, electrons are not tunneled in the third quantum box capable of moving electrons by applying a predetermined bias voltage from the second quantum box, and this third quantum box is used. It is impossible to tunnel electrons in contact with the box, but a fourth barrier layer is provided so that the Coulomb force can be exerted, and a channel layer is provided through this fourth barrier layer, and the magnetic field dependence of conductivity in the channel layer, Since a so-called magnetic fingerprint is measured and an output is obtained, the distribution of electrons existing in the third quantum box is collectively processed without affecting the third quantum box, and a more accurate resolution is obtained. Output information can be obtained with.
【図面の簡単な説明】[Brief description of drawings]
【図1】本発明実施例の略線的拡大斜視図である。FIG. 1 is a schematic enlarged perspective view of an embodiment of the present invention.
【図2】本発明実施例の横断面(α、γ)におけるバン
ドギャップを示す図である。FIG. 2 is a diagram showing a band gap in a cross section (α, γ) of an example of the present invention.
【図3】本発明実施例の横断面(β)におけるバンドギ
ャップを示す図である。FIG. 3 is a diagram showing a band gap in a cross section (β) of an example of the present invention.
【図4】本発明実施例の縦断面(δ)におけるバンドギ
ャップを示す図である。FIG. 4 is a diagram showing a band gap in a vertical cross section (δ) of an example of the present invention.
【図5】本発明実施例の動作態様の説明に供するバンド
ギャップを示す図である。FIG. 5 is a diagram showing a bandgap for explaining an operation mode of the embodiment of the present invention.
【図6】本発明実施例の動作態様の説明に供するバンド
ギャップを示す図である。FIG. 6 is a diagram showing a band gap used for explaining an operation mode of the embodiment of the present invention.
【図7】本発明実施例の動作態様の説明に供するバンド
ギャップを示す図である。FIG. 7 is a diagram showing a band gap used for explaining an operation mode of the embodiment of the present invention.
【図8】本発明実施例の動作態様の説明図である。FIG. 8 is an explanatory diagram of an operation mode according to the embodiment of the present invention.
【図9】量子箱内の電子分布に対応した伝導度の磁場依
存性の一例を示す図である。FIG. 9 is a diagram showing an example of magnetic field dependence of conductivity corresponding to electron distribution in a quantum box.
【図10】本発明実施例の一製造工程図である。FIG. 10 is a manufacturing process diagram of an example of the present invention.
【図11】本発明実施例の一製造工程図である。FIG. 11 is a manufacturing process diagram of an example of the present invention.
【図12】本発明実施例の一製造工程図である。FIG. 12 is a manufacturing process diagram of an example of the present invention.
【図13】本発明実施例の一製造工程図である。FIG. 13 is a manufacturing process diagram of an example of the present invention.
【図14】本発明実施例の一製造工程図である。FIG. 14 is a manufacturing process diagram of an example of the present invention.
【図15】本発明実施例の一製造工程図である。FIG. 15 is a manufacturing process diagram of an example of the present invention.
【図16】本発明実施例の一製造工程図である。FIG. 16 is a manufacturing process drawing of the example of the present invention.
【図17】本発明実施例の一製造工程図である。FIG. 17 is a manufacturing process drawing of the example of the present invention.
【図18】本発明実施例の一製造工程図である。FIG. 18 is a manufacturing process drawing of the example of the present invention.
【図19】本発明実施例の一製造工程図である。FIG. 19 is a manufacturing process diagram of an example of the present invention.
【図20】本発明実施例の一製造工程図である。FIG. 20 is a manufacturing process diagram of an example of the present invention.
【図21】本発明実施例の一製造工程図である。FIG. 21 is a manufacturing process diagram of an example of the present invention.
1 電極 2 第1の井戸層 3 第1の障壁層 4 第2の井戸層 5 第2の障壁層 6 第3の井戸層 7 第3の障壁層 8 第4の障壁層 9 チャネル層 10 2次元正孔ガス 11 第1の半導体 12 第2の半導体 13 第3の半導体 14 第4の半導体 15 第5の半導体 20 基体 21 開口 22 S/D電極 23 S/D電極 DESCRIPTION OF SYMBOLS 1 Electrode 2 1st well layer 3 1st barrier layer 4 2nd well layer 5 2nd barrier layer 6 3rd well layer 7 3rd barrier layer 8 4th barrier layer 9 Channel layer 10 2 dimensional Hole gas 11 First semiconductor 12 Second semiconductor 13 Third semiconductor 14 Fourth semiconductor 15 Fifth semiconductor 20 Base 21 Open 22 S / D electrode 23 S / D electrode
Claims (5)
ギャップEg1を有する第1の半導体からなる第1の井戸
層が、 φ2 <φ1 及び φ2 +Eg2<φ1 +Eg1の両関係式を
満足する電子親和力φ2 及びエネルギーギャップEg2を
有する第2の半導体からなる第1の障壁層により囲まれ
た構造の複数の第1の量子箱と、 上記第1の障壁層上に上記複数の第1の量子箱に対応し
て設けられたその配列面内において、電子親和力φ3 を
有する第3の半導体からなる第2の井戸層がφ4 <φ3
及び φ3 −φ4 <φ1 −φ2の両関係式を満足する電
子親和力φ4 を有する第4の半導体からなる第2の障壁
層により囲まれた構造の複数の第2の量子箱と、 上記第2の障壁層上に上記複数の第2の量子箱に対応し
て設けられた上記第1の半導体からなる第3の井戸層
が、上記第2の半導体からなる第3の障壁層と、電子親
和力φ5 が上記第2の半導体の電子親和力φ2 に対しφ
5 <φ2 を満足する第5の半導体からなる第4の障壁層
により囲まれた構造の複数の第3の量子箱と、 上記第4の障壁層上のチャネル層と、上記チャネル層の
両端に設けられたソースまたはドレイン電極とを有し、 上記第4の障壁層は電子またはホールがトンネリングし
ない厚さとされ、 上記第1の量子箱の基底状態のエネルギーをE01、上記
第2の量子箱の基底状態のエネルギーをE02、上記第3
の量子箱の基底状態のエネルギーをE03とするとき、 E03>E02>E01 の関係式が成立するようになされたことを特徴とする量
子箱集合素子。1. An electrode and a first well layer made of a first semiconductor having an electron affinity φ 1 and an energy gap E g1 provided on the electrode are φ 2 <φ 1 and φ 2 + E g2 < a plurality of first quantum boxes having a structure surrounded by a first barrier layer made of a second semiconductor and having an electron affinity φ 2 and an energy gap E g2 satisfying both relations of φ 1 + E g1 ; A second well layer made of a third semiconductor having an electron affinity of φ 3 is provided on the first barrier layer corresponding to the plurality of first quantum boxes, and the second well layer is φ 4 <φ 3
And a plurality of second quantum boxes having a structure surrounded by a second barrier layer made of a fourth semiconductor and having an electron affinity φ 4 satisfying both relations of φ 3 −φ 4 <φ 1 −φ 2 . A third well layer made of the first semiconductor and provided on the second barrier layer corresponding to the plurality of second quantum boxes is a third barrier layer made of the second semiconductor. And the electron affinity φ 5 is φ compared to the electron affinity φ 2 of the second semiconductor.
A plurality of third quantum boxes having a structure surrounded by a fourth barrier layer made of a fifth semiconductor satisfying 5 <φ 2 , a channel layer on the fourth barrier layer, and both ends of the channel layer. The fourth barrier layer has a thickness that does not allow electrons or holes to tunnel, the ground state energy of the first quantum box is E 01 , and the second quantum layer is The energy of the box ground state is E 02 , the third above
The quantum box assembly element is characterized in that the relational expression of E 03 > E 02 > E 01 is satisfied when the ground state energy of the quantum box is E 03 .
る部分に開口を有することを特徴とする上記請求項1に
記載の量子箱集合素子。2. The quantum box assembly element according to claim 1, wherein the electrode has an opening in a portion corresponding to the first quantum box.
バイアス電圧を印加した状態で情報に対応して選択され
た上記第1の量子箱に光を照射して情報の入力を行い、 E03>E02が成立し、且つE02>E01が成立しない条件
で上記電極にバイアス電圧を印加することにより、上記
複数の第1の量子箱における電子分布を上記複数の第2
の量子箱に転写して情報処理を行い、 E03>E02が成立しない条件で上記電極にバイアス電圧
を印加することにより上記複数の第2の量子箱における
電子分布を上記複数の第3の量子箱に転写し、 上記量子箱にバイアス磁場を印加すると共に、上記ソー
ス電極と上記ドレイン電極との間にバイアス電圧を印加
して出力を行うようにしたことを特徴とする上記請求項
1に記載の量子箱集合素子。3. The information is input by irradiating the first quantum box selected corresponding to information with light while applying a bias voltage to the electrode under the condition that E 02 > E 01 is satisfied. , E 03 > E 02 holds, and E 02 > E 01 does not hold, a bias voltage is applied to the electrodes so that the electron distribution in the plurality of first quantum boxes is changed to the plurality of second quantum boxes.
Information processing is performed by transferring the electron distribution in the plurality of second quantum boxes to the plurality of third quantum boxes by applying a bias voltage to the electrodes under the condition that E 03 > E 02 is not established. The transfer to a quantum box, a bias magnetic field is applied to the quantum box, and a bias voltage is applied between the source electrode and the drain electrode for output. The described quantum box assembly element.
り成り、 上記第1、第2及び第3の量子箱の幅をそれぞれd1 、
d2 及びd3 としたときに、 d1 >d2 >d3 とされて成ることを特徴とする上記請求項1に記載の量
子箱集合素子。4. The first and third semiconductors are made of the same material, and the widths of the first, second and third quantum boxes are d 1 , respectively.
The quantum box assembly element according to claim 1, wherein d 1 > d 2 > d 3 when d 2 and d 3 .
上記第2の半導体がAlGaSb、上記第4の半導体が
GaSb、上記第5の半導体がAlSbより成ることを
特徴とする上記請求項1に記載の量子箱集合素子。5. The first and third semiconductors are InAs,
2. The quantum box assembly element according to claim 1, wherein the second semiconductor is AlGaSb, the fourth semiconductor is GaSb, and the fifth semiconductor is AlSb.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5046641A JPH06260656A (en) | 1993-03-08 | 1993-03-08 | Quantum box assembly device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5046641A JPH06260656A (en) | 1993-03-08 | 1993-03-08 | Quantum box assembly device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06260656A true JPH06260656A (en) | 1994-09-16 |
Family
ID=12752937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5046641A Pending JPH06260656A (en) | 1993-03-08 | 1993-03-08 | Quantum box assembly device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06260656A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005019932A (en) * | 2003-02-20 | 2005-01-20 | Sony Corp | Heterojunction, manufacturing method thereof, quantum chaos device, manufacturing method thereof, semiconductor device, manufacturing method thereof, and control method of quantum chaos |
-
1993
- 1993-03-08 JP JP5046641A patent/JPH06260656A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005019932A (en) * | 2003-02-20 | 2005-01-20 | Sony Corp | Heterojunction, manufacturing method thereof, quantum chaos device, manufacturing method thereof, semiconductor device, manufacturing method thereof, and control method of quantum chaos |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5665618A (en) | Method of forming an interband lateral resonant tunneling transistor with single narrow gate electrode | |
| EP0881691B1 (en) | Quantum dot device | |
| Wernersson et al. | III-V nanowires—Extending a narrowing road | |
| CN100580957C (en) | Metastable assisted quantum dot resonant tunneling diode and its working conditions | |
| Kawaura et al. | Transistor characteristics of 14-nm-gate-length EJ-MOSFETs | |
| JPH06302804A (en) | Quantum operation element | |
| Agarwal et al. | Semiconductor III–V nanowires: synthesis, fabrication and characterization of nanodevices | |
| Austing et al. | Multiple-gated submicron vertical tunnelling structures | |
| JPH06260656A (en) | Quantum box assembly device | |
| Reena Monica | Seven strategies to suppress the ambipolar behaviour in CNTFETs: a review | |
| JP2734260B2 (en) | Tunnel transistor | |
| US5606190A (en) | Microelectronic circuit structure having improved structural fineness and method for manufacturing same | |
| EP4437817A1 (en) | Semiconductor-superconductor hybrid devices with a horizontally-confined channel and methods of forming the same | |
| JP3446664B2 (en) | Tunnel transistor and manufacturing method thereof | |
| JPH0794806A (en) | Quantum box assembly device and optical input / output method | |
| De Vittorio et al. | Nano-island fabrication by electron beam lithography and selective oxidation of Al-rich AlGaAs layers for single electron device application | |
| JP3653868B2 (en) | Quantum computing element | |
| Okada et al. | An algaas/gaas tunnel diode integrated with nanometer-scale atomic force microscope tip-induced oxides | |
| JP2803555B2 (en) | Fabrication method of ultra-fine tunnel barrier | |
| JP7735425B2 (en) | Semiconductor devices and methods of making and operating same | |
| KR101050875B1 (en) | Manufacturing method of single electron nano device and accordingly single electron nano device | |
| Aoki et al. | Normal–super-normal double tunneling junction fabricated in a split-gate wire | |
| CN117059655A (en) | Method for realizing semiconductor tunneling heterojunction by utilizing strategy of material momentum matching between heterojunction layers | |
| Chun et al. | Self-aligned surface tunnel transistors fabricated by a regrowth technique | |
| Pchelyakov et al. | Nanotechnologies in semiconductor electronics |