JPH06260656A - 量子箱集合素子 - Google Patents
量子箱集合素子Info
- Publication number
- JPH06260656A JPH06260656A JP5046641A JP4664193A JPH06260656A JP H06260656 A JPH06260656 A JP H06260656A JP 5046641 A JP5046641 A JP 5046641A JP 4664193 A JP4664193 A JP 4664193A JP H06260656 A JPH06260656 A JP H06260656A
- Authority
- JP
- Japan
- Prior art keywords
- quantum
- semiconductor
- boxes
- quantum box
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 情報処理後の電子の分布をより確実且つ簡単
に出力情報として検出し得る量子箱集合素子を提供す
る。 【構成】 電極１上にそれぞれ複数の第１〜第３の量子
箱を第１〜第３の量子箱の基底状態のエネルギーＥ01、
Ｅ02、Ｅ03がＥ03＞Ｅ02＞Ｅ01となるように構成し、第
１の量子箱間及び第３の量子箱間においては電子のトン
ネリングが不可能とされ、第２の量子箱間においては電
子のトンネリング可能とされてこの第２の量子箱間にお
いて電子分布の変化による情報処理を行う構成とすると
共に、第３の量子箱から電子又はホールのトンネリング
はできないがクーロン力は及ぶ厚さの障壁層８を介して
チャネル層９を設け、このチャネル層９の両端の電極間
の伝導度の磁場依存性（磁気指紋）を測定することによ
って第３の量子箱における電子分布を得て処理情報の出
力を行う構成とする。
に出力情報として検出し得る量子箱集合素子を提供す
る。 【構成】 電極１上にそれぞれ複数の第１〜第３の量子
箱を第１〜第３の量子箱の基底状態のエネルギーＥ01、
Ｅ02、Ｅ03がＥ03＞Ｅ02＞Ｅ01となるように構成し、第
１の量子箱間及び第３の量子箱間においては電子のトン
ネリングが不可能とされ、第２の量子箱間においては電
子のトンネリング可能とされてこの第２の量子箱間にお
いて電子分布の変化による情報処理を行う構成とすると
共に、第３の量子箱から電子又はホールのトンネリング
はできないがクーロン力は及ぶ厚さの障壁層８を介して
チャネル層９を設け、このチャネル層９の両端の電極間
の伝導度の磁場依存性（磁気指紋）を測定することによ
って第３の量子箱における電子分布を得て処理情報の出
力を行う構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、量子箱（ドット）を集
積形成し、この量子箱間の電子のトンネリングにより情
報処理を行う量子箱集合素子に係わる。
積形成し、この量子箱間の電子のトンネリングにより情
報処理を行う量子箱集合素子に係わる。
【０００２】
【従来の技術】トランジスタ回路がそのＩＣ化によって
飛躍的な発展を遂げ、現代文明には無くてはならない存
在ともなっている。ＩＣの基本構造は、非線形な機能を
もつトランジスタなどを線形な特性を有する金属配線で
接続して構成されたものである。ここで線形とは、オー
ムの法則が成り立つという意味である。この金属配線の
部分では、室温の熱平衡系でもフェルミ縮退が成り立っ
ていて、伝導電子のエネルギーの散逸が大きい。そのた
め、高集積化に伴い配線における発熱、遅延が問題にな
る。
飛躍的な発展を遂げ、現代文明には無くてはならない存
在ともなっている。ＩＣの基本構造は、非線形な機能を
もつトランジスタなどを線形な特性を有する金属配線で
接続して構成されたものである。ここで線形とは、オー
ムの法則が成り立つという意味である。この金属配線の
部分では、室温の熱平衡系でもフェルミ縮退が成り立っ
ていて、伝導電子のエネルギーの散逸が大きい。そのた
め、高集積化に伴い配線における発熱、遅延が問題にな
る。
【０００３】微細加工による集積化の検討もなされてい
るが、配線ルールがサブミクロンになって蒸着したアル
ミを通常のリソグラフィー、エッチング工程で加工する
ことも困難になってきている。また、配線が極度に微細
化されるとエレクトロ・マイグレーションによる断線の
問題も生じる恐れがある。
るが、配線ルールがサブミクロンになって蒸着したアル
ミを通常のリソグラフィー、エッチング工程で加工する
ことも困難になってきている。また、配線が極度に微細
化されるとエレクトロ・マイグレーションによる断線の
問題も生じる恐れがある。
【０００４】
【発明が解決しようとする課題】このような問題を解決
するために、本出願人は先の特願平３−１５０４４６号
出願において、現在用いられるＣＰＵ（中央演算装置）
に代わって情報処理を行い得る量子箱を複数組み合わせ
て形成した量子箱集合素子を提案した。この量子箱集合
素子の構成を以下に説明する。
するために、本出願人は先の特願平３−１５０４４６号
出願において、現在用いられるＣＰＵ（中央演算装置）
に代わって情報処理を行い得る量子箱を複数組み合わせ
て形成した量子箱集合素子を提案した。この量子箱集合
素子の構成を以下に説明する。
【０００５】化合物半導体ヘテロ接合によって構成され
る一辺１０ｎｍ程度の量子ドット（量子箱）を近接して
配置すると、電子はその間をトンネル効果により移動す
ることが可能となる。電子の移動はドットの配置によっ
て制御することができる。この現象を利用して、量子ド
ット集合体上の電子の分布遷移により情報処理を行うこ
とができるものであるが、その具体的な構成は未だ研究
途上にある。上述の特願平３−１５０４４６号出願の提
案による量子箱集合素子を実現するためには、以下の構
成が必要となる。
る一辺１０ｎｍ程度の量子ドット（量子箱）を近接して
配置すると、電子はその間をトンネル効果により移動す
ることが可能となる。電子の移動はドットの配置によっ
て制御することができる。この現象を利用して、量子ド
ット集合体上の電子の分布遷移により情報処理を行うこ
とができるものであるが、その具体的な構成は未だ研究
途上にある。上述の特願平３−１５０４４６号出願の提
案による量子箱集合素子を実現するためには、以下の構
成が必要となる。
【０００６】１）量子ドット内の離散的電子状態を利用
する。従ってドット径は１０ｎｍのオーダーの極微細構
造とする必要がある。
する。従ってドット径は１０ｎｍのオーダーの極微細構
造とする必要がある。
【０００７】２）量子ドットを近接して並べ、電子が量
子ドット間をトンネル効果で移動できるものとする。こ
のため、ドット間距離も１０ｎｍ程度のオーダーとする
必要がある。従って、半導体空乏層によって電子を閉じ
込めた量子ドットを用いることはできず、半導体化合物
のヘテロ接合により電子を閉じ込めた量子ドットを用い
ざるを得ない。
子ドット間をトンネル効果で移動できるものとする。こ
のため、ドット間距離も１０ｎｍ程度のオーダーとする
必要がある。従って、半導体空乏層によって電子を閉じ
込めた量子ドットを用いることはできず、半導体化合物
のヘテロ接合により電子を閉じ込めた量子ドットを用い
ざるを得ない。
【０００８】３）伝導すべき電子は、光励起による電子
−正孔対を利用し、これを入力情報とする。従って、レ
ーザ照射等による光励起でデバイス全系に入力し終わる
前に、電子がトンネル効果により移動してしまうことを
防止する必要がある。
−正孔対を利用し、これを入力情報とする。従って、レ
ーザ照射等による光励起でデバイス全系に入力し終わる
前に、電子がトンネル効果により移動してしまうことを
防止する必要がある。
【０００９】これを制御する方法として、本出願人は先
に特願平３−２６５５１１号出願において高効率に入力
を行い得る方法を提案した。これは、量子ドットアレー
を上下二層に配置した構造を利用するもので、隣接する
量子ドット間の結合が小さく電子はトンネルできないよ
うな上層のドットに電子を入力し、全て入力が終わった
段階で下層の量子ドットアレーに外部バイアスを印加
し、上層の電子を移す方法を採る。下層の隣接ドット間
の結合を強くしておけば、入力電子分布が下層ドット間
の伝導により変化する。
に特願平３−２６５５１１号出願において高効率に入力
を行い得る方法を提案した。これは、量子ドットアレー
を上下二層に配置した構造を利用するもので、隣接する
量子ドット間の結合が小さく電子はトンネルできないよ
うな上層のドットに電子を入力し、全て入力が終わった
段階で下層の量子ドットアレーに外部バイアスを印加
し、上層の電子を移す方法を採る。下層の隣接ドット間
の結合を強くしておけば、入力電子分布が下層ドット間
の伝導により変化する。
【００１０】４）また、入力中又は電子伝導中に、電子
−正孔再結合が起こらないようにする必要がある。前述
の二層アレー型を採る場合でも、外部バイアスによって
電子−正孔を空間分離できるが、より良い方法として、
タイプIIの超格子構造を用いる量子ドット集合素子が例
えば本出願人の出願に係る特願平４−３６０２６３号出
願に提案されている。
−正孔再結合が起こらないようにする必要がある。前述
の二層アレー型を採る場合でも、外部バイアスによって
電子−正孔を空間分離できるが、より良い方法として、
タイプIIの超格子構造を用いる量子ドット集合素子が例
えば本出願人の出願に係る特願平４−３６０２６３号出
願に提案されている。
【００１１】タイプIIの超格子とは、一方の半導体の伝
導帯と他方の価電子帯が重なるもので、例えばＩｎＡｓ
とＧａＳｂからなる超格子があげられる。このタイプII
の超格子を用いることにより、電子にとっては量子ドッ
トであるが、正孔にとってはアンチドットとなって、こ
のタイプII超格子より成る量子箱ではトンネリングによ
る電子の伝導が許されるようにすることでき、この量子
箱の配置によって所望の電子分布に変化させ、いわゆる
情報処理を行う構成とすることができる。
導帯と他方の価電子帯が重なるもので、例えばＩｎＡｓ
とＧａＳｂからなる超格子があげられる。このタイプII
の超格子を用いることにより、電子にとっては量子ドッ
トであるが、正孔にとってはアンチドットとなって、こ
のタイプII超格子より成る量子箱ではトンネリングによ
る電子の伝導が許されるようにすることでき、この量子
箱の配置によって所望の電子分布に変化させ、いわゆる
情報処理を行う構成とすることができる。
【００１２】５）更に、一定時間経過後に、伝導した電
子の分布を出力情報として検出する必要がある。これに
対して、例えば電子−正孔対の対消滅による発光を検出
する方法が考えられる。 本発明においては、上述の１〜４の問題を解決すると共
に、特に上述の５の問題、即ち情報処理後の電子の分布
をより確実に出力情報として検出することができるよう
にする。
子の分布を出力情報として検出する必要がある。これに
対して、例えば電子−正孔対の対消滅による発光を検出
する方法が考えられる。 本発明においては、上述の１〜４の問題を解決すると共
に、特に上述の５の問題、即ち情報処理後の電子の分布
をより確実に出力情報として検出することができるよう
にする。
【００１３】
【課題を解決するための手段】本発明は、その一例の略
線的拡大構成図を図１に示すように、電極１と、この電
極１上（図１においては下側を示し、以下同様に下方に
積層して構成として示す）に設けられた電子親和力φ1
及びエネルギーギャップＥg1を有する第１の半導体１１
からなる第１の井戸層２が、φ2 ＜φ1 及び φ2 ＋Ｅ
g2＜φ1 ＋Ｅg1の両関係式を満足する電子親和力φ2 及
びエネルギーギャップＥg2を有する第２の半導体１２か
らなる第１の障壁層３により囲まれた構造の複数の第１
の量子箱Ｑ1 と、第１の障壁層２上に上記複数の第１の
量子箱Ｑ1 に対応して設けられ、その配列面内におい
て、電子親和力φ3 を有する第３の半導体１３からなる
第２の井戸層４がφ4 ＜φ3 及び φ3 −φ4 ＜φ1 −
φ2の両関係式を満足する電子親和力φ4 を有する第４
の半導体１４からなる第２の障壁層５により囲まれた構
造の複数の第２の量子箱Ｑ2 とを有する。
線的拡大構成図を図１に示すように、電極１と、この電
極１上（図１においては下側を示し、以下同様に下方に
積層して構成として示す）に設けられた電子親和力φ1
及びエネルギーギャップＥg1を有する第１の半導体１１
からなる第１の井戸層２が、φ2 ＜φ1 及び φ2 ＋Ｅ
g2＜φ1 ＋Ｅg1の両関係式を満足する電子親和力φ2 及
びエネルギーギャップＥg2を有する第２の半導体１２か
らなる第１の障壁層３により囲まれた構造の複数の第１
の量子箱Ｑ1 と、第１の障壁層２上に上記複数の第１の
量子箱Ｑ1 に対応して設けられ、その配列面内におい
て、電子親和力φ3 を有する第３の半導体１３からなる
第２の井戸層４がφ4 ＜φ3 及び φ3 −φ4 ＜φ1 −
φ2の両関係式を満足する電子親和力φ4 を有する第４
の半導体１４からなる第２の障壁層５により囲まれた構
造の複数の第２の量子箱Ｑ2 とを有する。
【００１４】そして更に本発明においては、第２の障壁
層５上に上記複数の第２の量子箱Ｑ 2 に対応して設けら
れた第１の半導体１１からなる第３の井戸層６を、第２
の半導体からなる第３の障壁層７及び電子親和力φ5 が
第２の半導体１２の電子親和力φ2 に対しφ5 ＜φ2 を
満足する第５の半導体１５からなる第４の障壁層８によ
り囲まれた構造の複数の第３の量子箱Ｑ3 と、上記第４
の障壁層８上のチャネル層９及びこのチャネル層９の両
端に設けられたソースまたはドレイン電極（Ｓ／Ｄ電
極）２２及び２３とを有するものである。
層５上に上記複数の第２の量子箱Ｑ 2 に対応して設けら
れた第１の半導体１１からなる第３の井戸層６を、第２
の半導体からなる第３の障壁層７及び電子親和力φ5 が
第２の半導体１２の電子親和力φ2 に対しφ5 ＜φ2 を
満足する第５の半導体１５からなる第４の障壁層８によ
り囲まれた構造の複数の第３の量子箱Ｑ3 と、上記第４
の障壁層８上のチャネル層９及びこのチャネル層９の両
端に設けられたソースまたはドレイン電極（Ｓ／Ｄ電
極）２２及び２３とを有するものである。
【００１５】そして、上述の第４の障壁層８は電子また
はホールがトンネリングしない厚さとされ、上記第１の
量子箱Ｑ1 の基底状態のエネルギーをＥ01、第２の量子
箱Ｑ 2 の基底状態のエネルギーをＥ02、上記第３の量子
箱Ｑ3 の基底状態のエネルギーをＥ03とするとき、 Ｅ03＞Ｅ02＞Ｅ01 の関係式が成立するように構成する。
はホールがトンネリングしない厚さとされ、上記第１の
量子箱Ｑ1 の基底状態のエネルギーをＥ01、第２の量子
箱Ｑ 2 の基底状態のエネルギーをＥ02、上記第３の量子
箱Ｑ3 の基底状態のエネルギーをＥ03とするとき、 Ｅ03＞Ｅ02＞Ｅ01 の関係式が成立するように構成する。
【００１６】また本発明は、上述の構成において、電極
１を第１の量子箱Ｑ1 に対応する部分に開口２１を有す
る形状とする。
１を第１の量子箱Ｑ1 に対応する部分に開口２１を有す
る形状とする。
【００１７】また更に本発明は、上述の構成において、
Ｅ02＞Ｅ01が成立する条件で電極１にバイアス電圧を印
加した状態で情報に対応して選択された上記第１の量子
箱Ｑ 1 に光を照射して情報の入力を行う。そして次にＥ
03＞Ｅ02が成立し、且つＥ02＞Ｅ01が成立しない条件で
電極１にバイアス電圧を印加することにより、複数の第
１の量子箱Ｑ1 における電子分布を複数の第２の量子箱
Ｑ2 に転写して情報処理を行う。更にＥ03＞Ｅ02が成立
しない条件で電極１にバイアス電圧を印加することによ
り複数の第２の量子箱Ｑ2 における電子分布を複数の第
３の量子箱Ｑ3 に転写する構成とし、上述の量子箱にバ
イアス磁場を印加すると共に、ソース及びドレイン電極
２２と２３との間にバイアス電圧を印加して出力を行う
構成とする。
Ｅ02＞Ｅ01が成立する条件で電極１にバイアス電圧を印
加した状態で情報に対応して選択された上記第１の量子
箱Ｑ 1 に光を照射して情報の入力を行う。そして次にＥ
03＞Ｅ02が成立し、且つＥ02＞Ｅ01が成立しない条件で
電極１にバイアス電圧を印加することにより、複数の第
１の量子箱Ｑ1 における電子分布を複数の第２の量子箱
Ｑ2 に転写して情報処理を行う。更にＥ03＞Ｅ02が成立
しない条件で電極１にバイアス電圧を印加することによ
り複数の第２の量子箱Ｑ2 における電子分布を複数の第
３の量子箱Ｑ3 に転写する構成とし、上述の量子箱にバ
イアス磁場を印加すると共に、ソース及びドレイン電極
２２と２３との間にバイアス電圧を印加して出力を行う
構成とする。
【００１８】また本発明は、上述の構成において、第１
の半導体１１及び第３の半導体１３を同一の材料により
構成し、各第１、第２及び第３の量子箱Ｑ1 、Ｑ2 及び
Ｑ3の幅をそれぞれｄ1 、ｄ2 及びｄ3 としたときに、 ｄ1 ＞ｄ2 ＞ｄ3 として構成する。
の半導体１１及び第３の半導体１３を同一の材料により
構成し、各第１、第２及び第３の量子箱Ｑ1 、Ｑ2 及び
Ｑ3の幅をそれぞれｄ1 、ｄ2 及びｄ3 としたときに、 ｄ1 ＞ｄ2 ＞ｄ3 として構成する。
【００１９】更に本発明は、上述の構成において、第１
及び第３及び第５の半導体１１、１３及び１５をＩｎＡ
ｓ、第２及び第４の半導体１２及び１４をＡｌＧａＳ
ｂ、第５の半導体１５をＧａＳｂとして構成する。
及び第３及び第５の半導体１１、１３及び１５をＩｎＡ
ｓ、第２及び第４の半導体１２及び１４をＡｌＧａＳ
ｂ、第５の半導体１５をＧａＳｂとして構成する。
【００２０】
【作用】本発明量子箱集合素子においては、第１の量子
箱Ｑ1 の第１の障壁層３によるポテンシャル障壁の高さ
（φ1 −φ2 ）を比較的大として、複数の第１の量子箱
Ｑ1 の間の結合の強さを充分弱くすることによって、第
１の量子箱Ｑ1 間ではトンネリングによる電子の伝導が
許されないようにすることができる。また、第２の量子
箱Ｑ2 の第２の障壁層５によるポテンシャル障壁の高さ
（φ3 −φ4 ）を比較的小として第２の量子箱Ｑ2 間の
結合の強さを充分に強くすることによって、第２の量子
箱Ｑ2 間ではトンネリングによる電子の伝導が許される
ようにすることができる。
箱Ｑ1 の第１の障壁層３によるポテンシャル障壁の高さ
（φ1 −φ2 ）を比較的大として、複数の第１の量子箱
Ｑ1 の間の結合の強さを充分弱くすることによって、第
１の量子箱Ｑ1 間ではトンネリングによる電子の伝導が
許されないようにすることができる。また、第２の量子
箱Ｑ2 の第２の障壁層５によるポテンシャル障壁の高さ
（φ3 −φ4 ）を比較的小として第２の量子箱Ｑ2 間の
結合の強さを充分に強くすることによって、第２の量子
箱Ｑ2 間ではトンネリングによる電子の伝導が許される
ようにすることができる。
【００２１】そして特に、第２の量子箱Ｑ2 の上（図１
においては下側）、即ち第２の障壁層５上に複数の第２
の量子箱Ｑ2 に対応して第１の半導体１１からなる第３
の井戸層６を、第２の半導体からなる第３の障壁層７と
電子親和力φ5 が第２の半導体１２の電子親和力φ2 に
対しφ5 ＜φ2 を満足する第５の半導体１５からなる第
４の障壁層８により囲む構成とした複数の第３の量子箱
Ｑ3 を設けることにより、この第３の量子箱Ｑ3 間では
トンネリングによる電子の伝導が許されないようにする
ことができると共に、各第３の量子箱内に分布する電子
のクーロン相互作用がこの第４の障壁層８を介してこの
上に形成されるチャネル層９に及ぶ構成とすることがで
きる。
においては下側）、即ち第２の障壁層５上に複数の第２
の量子箱Ｑ2 に対応して第１の半導体１１からなる第３
の井戸層６を、第２の半導体からなる第３の障壁層７と
電子親和力φ5 が第２の半導体１２の電子親和力φ2 に
対しφ5 ＜φ2 を満足する第５の半導体１５からなる第
４の障壁層８により囲む構成とした複数の第３の量子箱
Ｑ3 を設けることにより、この第３の量子箱Ｑ3 間では
トンネリングによる電子の伝導が許されないようにする
ことができると共に、各第３の量子箱内に分布する電子
のクーロン相互作用がこの第４の障壁層８を介してこの
上に形成されるチャネル層９に及ぶ構成とすることがで
きる。
【００２２】このように、クーロン力は及ぶが電子はト
ンネルすることができないようなポテンシャルバリアを
作製することは、例えば“U.Sivan,P.M.Solomon and H.
Shtrikman,Phys.Rev.Lett.68 1196 (1992)”（以下文献
１という）に述べられている。
ンネルすることができないようなポテンシャルバリアを
作製することは、例えば“U.Sivan,P.M.Solomon and H.
Shtrikman,Phys.Rev.Lett.68 1196 (1992)”（以下文献
１という）に述べられている。
【００２３】そして本発明においては、第４の障壁層８
上のチャネル層９の両端に、ソースまたはドレイン電極
（Ｓ／Ｄ電極）２２及び２３とを有することから、この
ソース／ドレイン電極２２及び２３の間に所定のバイア
ス電圧を印加し、チャネル層９の伝導度を磁場中で測定
することによって、第３の量子箱Ｑ3 における電子の分
布を確実に外部に読み出すことができる。
上のチャネル層９の両端に、ソースまたはドレイン電極
（Ｓ／Ｄ電極）２２及び２３とを有することから、この
ソース／ドレイン電極２２及び２３の間に所定のバイア
ス電圧を印加し、チャネル層９の伝導度を磁場中で測定
することによって、第３の量子箱Ｑ3 における電子の分
布を確実に外部に読み出すことができる。
【００２４】また本発明では、上述の電極１の第１の量
子箱Ｑ1 に対応する部分に開口２１を設けることから、
電極１の材料が入力用の光に対して不透明であっても、
開口２１を通じて第１の量子箱Ｑ1 に矢印Ｌで示すよう
に光を照射して入力を行うことができる。
子箱Ｑ1 に対応する部分に開口２１を設けることから、
電極１の材料が入力用の光に対して不透明であっても、
開口２１を通じて第１の量子箱Ｑ1 に矢印Ｌで示すよう
に光を照射して入力を行うことができる。
【００２５】更に本発明によれば、Ｅ02＞Ｅ01が成立す
る条件で電極１をバイアスした状態で情報に対応して選
択された上記第１の量子箱Ｑ1 に光を照射して情報の入
力を行い、Ｅ03＞Ｅ02が成立し、且つＥ02＞Ｅ01が成立
しない条件で電極１をバイアスすることにより、複数の
第１の量子箱Ｑ1 における電子分布を複数の第２の量子
箱Ｑ2 に転写して、この第２の量子箱Ｑ2 を所定のパタ
ーンとして形成しておくことにより、各第２の量子箱Ｑ
2 間をトンネリングさせて電子分布を変化させて情報処
理を行うことができる。
る条件で電極１をバイアスした状態で情報に対応して選
択された上記第１の量子箱Ｑ1 に光を照射して情報の入
力を行い、Ｅ03＞Ｅ02が成立し、且つＥ02＞Ｅ01が成立
しない条件で電極１をバイアスすることにより、複数の
第１の量子箱Ｑ1 における電子分布を複数の第２の量子
箱Ｑ2 に転写して、この第２の量子箱Ｑ2 を所定のパタ
ーンとして形成しておくことにより、各第２の量子箱Ｑ
2 間をトンネリングさせて電子分布を変化させて情報処
理を行うことができる。
【００２６】そしてＥ03＞Ｅ02が成立しない条件で電極
１をバイアスすることにより複数の第２の量子箱Ｑ2 に
おける電子分布を複数の第３の量子箱Ｑ3 に転写して、
上述の量子箱にバイアス磁場を印加すると共に、ソース
及びドレイン電極２２と２３との間にバイアス電圧を印
加することによって、チャネル層９の伝導度を磁場中で
測定することにより、電子の分布を読み出すことがで
き、これにより確実に処理結果を出力することができ
る。
１をバイアスすることにより複数の第２の量子箱Ｑ2 に
おける電子分布を複数の第３の量子箱Ｑ3 に転写して、
上述の量子箱にバイアス磁場を印加すると共に、ソース
及びドレイン電極２２と２３との間にバイアス電圧を印
加することによって、チャネル層９の伝導度を磁場中で
測定することにより、電子の分布を読み出すことがで
き、これにより確実に処理結果を出力することができ
る。
【００２７】また上述の構成において、第１の半導体１
１及び第３の半導体１３を同一の材料により構成し、各
第１、第２及び第３の量子箱Ｑ1 、Ｑ2 及びＱ3 の幅を
それぞれｄ1 、ｄ2 及びｄ3 としたときに、 ｄ1 ＞ｄ2 ＞ｄ3 として構成することによって、上述のＥ03＞Ｅ02＞Ｅ01
の条件を簡単に実現することができる。
１及び第３の半導体１３を同一の材料により構成し、各
第１、第２及び第３の量子箱Ｑ1 、Ｑ2 及びＱ3 の幅を
それぞれｄ1 、ｄ2 及びｄ3 としたときに、 ｄ1 ＞ｄ2 ＞ｄ3 として構成することによって、上述のＥ03＞Ｅ02＞Ｅ01
の条件を簡単に実現することができる。
【００２８】また更に、上述の構成において、第１及び
第３の半導体１１及び１３をＩｎＡｓ、第２の半導体１
２をＡｌＧａＳｂ、第４の半導体１４をＧａＳｂ、第５
の半導体１５をＧａＳｂとして構成することにより、互
いに格子整合する構成とすることができ、より安定な構
造の量子箱集合素子を得ることができる。
第３の半導体１１及び１３をＩｎＡｓ、第２の半導体１
２をＡｌＧａＳｂ、第４の半導体１４をＧａＳｂ、第５
の半導体１５をＧａＳｂとして構成することにより、互
いに格子整合する構成とすることができ、より安定な構
造の量子箱集合素子を得ることができる。
【００２９】
【実施例】以下本発明実施例を図面を参照して詳細に説
明する。この例においては、図１に示すように、チャネ
ル層９が設けられるＧａＳｂ等より成る基体２０上に、
順次第３の量子箱Ｑ3 、第２の量子箱Ｑ2 、第１の量子
箱Ｑ1 更にこの第１の量子箱Ｑ1 の分布に対応するパタ
ーンの開口２１を有する電極１が積層形成されて成る構
成としたもので、第１及び第３の半導体１１及び１３を
ＩｎＡｓ、第２の半導体をＡｌＧａＳｂ、第４の半導体
をＧａＳｂ、第５の半導体をＡｌＳｂとして、互いに格
子整合する材料により構成したものである。
明する。この例においては、図１に示すように、チャネ
ル層９が設けられるＧａＳｂ等より成る基体２０上に、
順次第３の量子箱Ｑ3 、第２の量子箱Ｑ2 、第１の量子
箱Ｑ1 更にこの第１の量子箱Ｑ1 の分布に対応するパタ
ーンの開口２１を有する電極１が積層形成されて成る構
成としたもので、第１及び第３の半導体１１及び１３を
ＩｎＡｓ、第２の半導体をＡｌＧａＳｂ、第４の半導体
をＧａＳｂ、第５の半導体をＡｌＳｂとして、互いに格
子整合する材料により構成したものである。
【００３０】この場合の、第１及び第３の量子箱Ｑ1 及
びＱ3 の各層の表面に沿う方向の破線α及びγで示す断
面におけるバンドギャップを図２に示す。図２において
は、第１の半導体１１の伝導帯の下端のエネルギーをＥ
CW1 、価電子帯の上端のエネルギーをＥVW1 、第２の半
導体１２の伝導帯の下端のエネルギーをＥCB1 、価電子
帯の上端のエネルギーをＥVB1 として示す。この場合、
第１及び第２の半導体１１及び１２により構成される第
１及び第３の量子箱Ｑ1 、Ｑ3 は、その電子親和力
φ1 、φ2 、エネルギーギャップをＥg1、Ｅg2とすると
φ2 ＜φ1 及び φ2 ＋Ｅg2＜φ1 ＋Ｅg1の両関係式を
満足する構成となる。
びＱ3 の各層の表面に沿う方向の破線α及びγで示す断
面におけるバンドギャップを図２に示す。図２において
は、第１の半導体１１の伝導帯の下端のエネルギーをＥ
CW1 、価電子帯の上端のエネルギーをＥVW1 、第２の半
導体１２の伝導帯の下端のエネルギーをＥCB1 、価電子
帯の上端のエネルギーをＥVB1 として示す。この場合、
第１及び第２の半導体１１及び１２により構成される第
１及び第３の量子箱Ｑ1 、Ｑ3 は、その電子親和力
φ1 、φ2 、エネルギーギャップをＥg1、Ｅg2とすると
φ2 ＜φ1 及び φ2 ＋Ｅg2＜φ1 ＋Ｅg1の両関係式を
満足する構成となる。
【００３１】このとき、ＡｌＧａＳｂより成る第１又は
第３の障壁層のバリアの高さｈ1 、即ち第１の半導体１
１の電子親和力φ1 と第２の半導体１２の電子親和力φ
2 との差φ1 −φ2 を、その混晶比を変えることによっ
て０．８〜１．５ｅＶまで変化させることができる。
第３の障壁層のバリアの高さｈ1 、即ち第１の半導体１
１の電子親和力φ1 と第２の半導体１２の電子親和力φ
2 との差φ1 −φ2 を、その混晶比を変えることによっ
て０．８〜１．５ｅＶまで変化させることができる。
【００３２】このように、破線α及びγで示す各層にお
いては、バリア高さｈ1 を高くすることことによって電
子の量子箱間のトンネリングを防ぐことができる。破線
αで示す第１の量子箱Ｑ1 が形成される層（以下α層と
いう）では後段で詳細に説明するように電子の入力を行
い、破線γで示す第３の量子箱Ｑ3 が形成される層（以
下γ層という）では、電子分布の出力を行う構成とす
る。
いては、バリア高さｈ1 を高くすることことによって電
子の量子箱間のトンネリングを防ぐことができる。破線
αで示す第１の量子箱Ｑ1 が形成される層（以下α層と
いう）では後段で詳細に説明するように電子の入力を行
い、破線γで示す第３の量子箱Ｑ3 が形成される層（以
下γ層という）では、電子分布の出力を行う構成とす
る。
【００３３】また、第１の量子箱Ｑ1 に対応して設ける
第２の量子箱Ｑ2 の配列に沿う方向の破線βで示す断面
におけるバンドギャップを図３に示す。図３においては
第３の半導体１３の伝導帯の下端のエネルギーを
ＥCW3 、価電子帯の上端のエネルギーをＥVW3 、第４の
半導体１４の伝導帯の下端のエネルギーをＥCB4 、価電
子帯の上端のエネルギーをＥVB4 として示す。
第２の量子箱Ｑ2 の配列に沿う方向の破線βで示す断面
におけるバンドギャップを図３に示す。図３においては
第３の半導体１３の伝導帯の下端のエネルギーを
ＥCW3 、価電子帯の上端のエネルギーをＥVW3 、第４の
半導体１４の伝導帯の下端のエネルギーをＥCB4 、価電
子帯の上端のエネルギーをＥVB4 として示す。
【００３４】この第２の量子箱Ｑ2 においては、第３及
び第４の半導体１３及び１４を、そのバリア高さｈ2 、
即ちその電子親和力の差φ3 −φ4 を第１及び第３の量
子箱Ｑ1 及びＱ3 におけるバリア高さｈ1 に比し小とし
て構成する。即ち、φ4 ＜φ3 及び φ3 −φ4 ＜φ1
−φ2 （ｈ2 ＜ｈ1 ）とする。この場合、ＧａＳｂより
成る第２の障壁層５のバリア高さは０．８ｅＶ程度とな
り、第２の量子箱Ｑ2 の間の間隔を小さく設計すること
によって、量子箱間の結合を大きくすることができる。
このため破線βで示す第２の量子箱Ｑ2が形成される層
（以下β層という）では電子が量子箱間をトンネリング
することができ、電子の分布を変化させる層として用い
ることができる。
び第４の半導体１３及び１４を、そのバリア高さｈ2 、
即ちその電子親和力の差φ3 −φ4 を第１及び第３の量
子箱Ｑ1 及びＱ3 におけるバリア高さｈ1 に比し小とし
て構成する。即ち、φ4 ＜φ3 及び φ3 −φ4 ＜φ1
−φ2 （ｈ2 ＜ｈ1 ）とする。この場合、ＧａＳｂより
成る第２の障壁層５のバリア高さは０．８ｅＶ程度とな
り、第２の量子箱Ｑ2 の間の間隔を小さく設計すること
によって、量子箱間の結合を大きくすることができる。
このため破線βで示す第２の量子箱Ｑ2が形成される層
（以下β層という）では電子が量子箱間をトンネリング
することができ、電子の分布を変化させる層として用い
ることができる。
【００３５】また、各第１〜第３の量子箱Ｑ1 〜Ｑ3 を
横切る破線δで示す縦断面におけるバンドギャップを図
４に示す。図４においては第５の半導体１５の伝導帯の
下端のエネルギーをＥCW5 、価電子帯の上端のエネルギ
ーをＥVW5 として、図４において右方向を電極１側、左
方向を基板２０側として示す。
横切る破線δで示す縦断面におけるバンドギャップを図
４に示す。図４においては第５の半導体１５の伝導帯の
下端のエネルギーをＥCW5 、価電子帯の上端のエネルギ
ーをＥVW5 として、図４において右方向を電極１側、左
方向を基板２０側として示す。
【００３６】第１〜第３の量子箱の基底エネルギー
Ｅ01、Ｅ02及びＥ03は、電極１に電圧を印加しない状態
では、 Ｅ03＞Ｅ02＞Ｅ01 となるように構成される。即ち、α層からβ層、γ層と
下層にいくにつれて基底エネルギーが大きくなるように
なされる。この例においては、上述したように各井戸層
２、４及び６の材料を同一材料の例えばＩｎＡｓより構
成し、第１〜第３の量子箱の幅ｄ1 〜ｄ3 、即ち第１〜
第３の井戸層２、４及び６の厚さｄ1 、ｄ 2 及びｄ
3 を、 ｄ1 ＞ｄ2 ＞ｄ3 として形成することにより、上述したように基底エネル
ギーの大きさが選定される構成とする。
Ｅ01、Ｅ02及びＥ03は、電極１に電圧を印加しない状態
では、 Ｅ03＞Ｅ02＞Ｅ01 となるように構成される。即ち、α層からβ層、γ層と
下層にいくにつれて基底エネルギーが大きくなるように
なされる。この例においては、上述したように各井戸層
２、４及び６の材料を同一材料の例えばＩｎＡｓより構
成し、第１〜第３の量子箱の幅ｄ1 〜ｄ3 、即ち第１〜
第３の井戸層２、４及び６の厚さｄ1 、ｄ 2 及びｄ
3 を、 ｄ1 ＞ｄ2 ＞ｄ3 として形成することにより、上述したように基底エネル
ギーの大きさが選定される構成とする。
【００３７】このように、各井戸層の基底エネルギーを
変えておくことで、量子箱内での選択的な電子の励起、
各層の間の電子の移動が可能となる。
変えておくことで、量子箱内での選択的な電子の励起、
各層の間の電子の移動が可能となる。
【００３８】また図４に示すように、第３の井戸層６
（γ層）は、基板２０側においてはその電子親和力φ2
に対しφ5 ＜φ2 を満足する材料、この場合ＡｌＳｂ等
の第５の半導体１５からなる第４の障壁層８に接して構
成され、第３の井戸層６内の電子がこの障壁層８を越え
てトンネリングすることができない構成とする。
（γ層）は、基板２０側においてはその電子親和力φ2
に対しφ5 ＜φ2 を満足する材料、この場合ＡｌＳｂ等
の第５の半導体１５からなる第４の障壁層８に接して構
成され、第３の井戸層６内の電子がこの障壁層８を越え
てトンネリングすることができない構成とする。
【００３９】即ち上述の構成では、各層２〜８を構成す
る各半導体１１〜１５のそれぞれの電子親和力、即ち、
第１〜第３の井戸層２、４及び６の電子親和力をφ
1 （＝φ 3 ）、第１及び第３の障壁層３及び６の電子親
和力をφ2 、第２の障壁層５の電子親和力をφ4 、第４
の障壁層８の電子親和力をφ5 とすると、その大小関係
は、φ5 ＜φ2 ＜φ4 ＜φ1 となる。
る各半導体１１〜１５のそれぞれの電子親和力、即ち、
第１〜第３の井戸層２、４及び６の電子親和力をφ
1 （＝φ 3 ）、第１及び第３の障壁層３及び６の電子親
和力をφ2 、第２の障壁層５の電子親和力をφ4 、第４
の障壁層８の電子親和力をφ5 とすると、その大小関係
は、φ5 ＜φ2 ＜φ4 ＜φ1 となる。
【００４０】そして図１に示すように、第５の半導体１
５より成る第４の障壁層８上（図１においては下側）に
は、チャネル層９を設け、その両端の上部にＳ／Ｄ電極
２２及び２３を形成して構成する。
５より成る第４の障壁層８上（図１においては下側）に
は、チャネル層９を設け、その両端の上部にＳ／Ｄ電極
２２及び２３を形成して構成する。
【００４１】上述したように、この場合、第３の量子箱
Ｑ3 の井戸層６内の電子がトンネルすることはできない
第４の障壁層８を設けるものであり、特にこの第３の井
戸層６内の電子のクーロン相互作用は第４の障壁層８の
下部に設けるチャネル層９に伝わるような厚さにこの第
４の障壁層８の厚さを選定する。このようにクーロン力
は及ぶが電子のトンネリングは阻止するようなポテンシ
ャルバリアを形成することは、前述したように上述の文
献１に記載がある。
Ｑ3 の井戸層６内の電子がトンネルすることはできない
第４の障壁層８を設けるものであり、特にこの第３の井
戸層６内の電子のクーロン相互作用は第４の障壁層８の
下部に設けるチャネル層９に伝わるような厚さにこの第
４の障壁層８の厚さを選定する。このようにクーロン力
は及ぶが電子のトンネリングは阻止するようなポテンシ
ャルバリアを形成することは、前述したように上述の文
献１に記載がある。
【００４２】このような構成における動作原理を以下に
説明する。以下、ＩｎＡｓより成る各井戸層２、４及び
６の価電子帯の上端のエネルギーＥVW1 、ＥVW2 、Ｅ
VW3 をＨ0 とし、また上部の電極１の電位をＶg 、チャ
ネル層９の電位、この場合一方のＳ／Ｄ電極２３に印加
する電圧をＶe として示す。
説明する。以下、ＩｎＡｓより成る各井戸層２、４及び
６の価電子帯の上端のエネルギーＥVW1 、ＥVW2 、Ｅ
VW3 をＨ0 とし、また上部の電極１の電位をＶg 、チャ
ネル層９の電位、この場合一方のＳ／Ｄ電極２３に印加
する電圧をＶe として示す。
【００４３】情報の入力は、前述の特願平４−３６０２
６３号出願において記載された方法と同様の方法をもっ
て行うことができる。先ず、上部の電極１の電位Ｖ
g を、Ｅ01＜Ｅ02の条件を保った状態で少しだけ負にバ
イアスしておく。この状態で、電子を生成すべき第１の
量子箱１に対応する開口２１に、 ｈνin＝Ｅ01−Ｈ0 を満たす単色光を照射する。
６３号出願において記載された方法と同様の方法をもっ
て行うことができる。先ず、上部の電極１の電位Ｖ
g を、Ｅ01＜Ｅ02の条件を保った状態で少しだけ負にバ
イアスしておく。この状態で、電子を生成すべき第１の
量子箱１に対応する開口２１に、 ｈνin＝Ｅ01−Ｈ0 を満たす単色光を照射する。
【００４４】このとき、その破線δで示す縦断面におけ
るバンドギャップを図５に示すように、選択された第１
の量子箱Ｑ1 内にのみ電子（ｅ）−正孔（ｈ）対が励起
される。正孔ｈは負のバイアスが印加された電極１の
側、図５において右側に吸収される。その結果、α層の
第１の量子箱Ｑ1 内に電子が入力される。この第１の量
子箱Ｑ1 のバリア、即ち第２の半導体１２より成る第１
の障壁層３のバリア高さは比較的高く設定されることか
ら、隣接する第１の量子箱Ｑ1 間ではトンネリングされ
ず、入力中はその電子分布を固定しておくことができ
る。
るバンドギャップを図５に示すように、選択された第１
の量子箱Ｑ1 内にのみ電子（ｅ）−正孔（ｈ）対が励起
される。正孔ｈは負のバイアスが印加された電極１の
側、図５において右側に吸収される。その結果、α層の
第１の量子箱Ｑ1 内に電子が入力される。この第１の量
子箱Ｑ1 のバリア、即ち第２の半導体１２より成る第１
の障壁層３のバリア高さは比較的高く設定されることか
ら、隣接する第１の量子箱Ｑ1 間ではトンネリングされ
ず、入力中はその電子分布を固定しておくことができ
る。
【００４５】そして次にＥ03＞Ｅ02が成立し、且つＥ02
＞Ｅ01が成立しない条件を満たす状態になるように、上
部の電極１にバイアス電圧を印加する。このとき、破線
δで示す縦断面におけるバンドギャップを図６に示すよ
うに、電子ｅはβ層の第２の量子箱Ｑ2 に遷移する。γ
層で示す第３の量子箱Ｑ3 のエネルギー準位Ｅ03は、β
層のエネルギー準位Ｅ02より高いので、第３の量子箱Ｑ
3 まで電子ｅが遷移することはない。
＞Ｅ01が成立しない条件を満たす状態になるように、上
部の電極１にバイアス電圧を印加する。このとき、破線
δで示す縦断面におけるバンドギャップを図６に示すよ
うに、電子ｅはβ層の第２の量子箱Ｑ2 に遷移する。γ
層で示す第３の量子箱Ｑ3 のエネルギー準位Ｅ03は、β
層のエネルギー準位Ｅ02より高いので、第３の量子箱Ｑ
3 まで電子ｅが遷移することはない。
【００４６】そして特にこの場合、β層の面内では、前
述の図３において示したように、隣接する第２の量子箱
Ｑ2 の間のバリア高さ、即ち第２の障壁層５のバリアが
低く選定されることから、電子ｅは量子箱Ｑ2 間をトン
ネリングすることができる。この電子のトンネリング
は、量子箱Ｑ2 の配置に従うことから、例えば従来の中
央演算装置等における配線パターンに対応するパターン
をもってこの第２の量子箱Ｑ2 を形成することによっ
て、電子の分布の変化により情報処理を行うことができ
ることとなる。
述の図３において示したように、隣接する第２の量子箱
Ｑ2 の間のバリア高さ、即ち第２の障壁層５のバリアが
低く選定されることから、電子ｅは量子箱Ｑ2 間をトン
ネリングすることができる。この電子のトンネリング
は、量子箱Ｑ2 の配置に従うことから、例えば従来の中
央演算装置等における配線パターンに対応するパターン
をもってこの第２の量子箱Ｑ2 を形成することによっ
て、電子の分布の変化により情報処理を行うことができ
ることとなる。
【００４７】次に、出力態様について説明する。出力の
際には、電子分布の変化を出力するために、電子分布を
固定する。そのために、先ずＥ03＞Ｅ02が成立しない条
件で電極１にバイアス電圧を印加する。このとき、破線
δで示す縦断面におけるバンドギャップを図７に示すよ
うに、β層の第２の量子箱Ｑ2 に閉じ込められていた電
子ｅはγ層で示す第３の量子箱Ｑ3 に遷移する。γ層の
面内では、前述の図２において説明したように、量子箱
間のバリアが高いので電子はトンネリングできず、第３
の量子箱Ｑ3 に移された電子の分布は固定されることと
なる。
際には、電子分布の変化を出力するために、電子分布を
固定する。そのために、先ずＥ03＞Ｅ02が成立しない条
件で電極１にバイアス電圧を印加する。このとき、破線
δで示す縦断面におけるバンドギャップを図７に示すよ
うに、β層の第２の量子箱Ｑ2 に閉じ込められていた電
子ｅはγ層で示す第３の量子箱Ｑ3 に遷移する。γ層の
面内では、前述の図２において説明したように、量子箱
間のバリアが高いので電子はトンネリングできず、第３
の量子箱Ｑ3 に移された電子の分布は固定されることと
なる。
【００４８】そしてこのとき、チャネル層９には、第３
の量子箱Ｑ3 に閉じ込められている電子ｅの分布に従っ
て、その電子分布を反映したクーロンポテンシャルが働
いている。この状態でチャネル９に磁場Ｂを印加する。
この磁場の印加は、チャネル層９の膜厚方向に印加する
ことが望ましい。そしてバイアス電圧Ｖe をＳ／Ｄ電極
２２及び２３の間に印加して、図８にその模式的説明を
示すように、正孔ｈを伝導させ、磁場Ｂを変化させてチ
ャネル層９の伝導度を測定し、このチャネル層９の伝導
度の磁場依存性を測定する。
の量子箱Ｑ3 に閉じ込められている電子ｅの分布に従っ
て、その電子分布を反映したクーロンポテンシャルが働
いている。この状態でチャネル９に磁場Ｂを印加する。
この磁場の印加は、チャネル層９の膜厚方向に印加する
ことが望ましい。そしてバイアス電圧Ｖe をＳ／Ｄ電極
２２及び２３の間に印加して、図８にその模式的説明を
示すように、正孔ｈを伝導させ、磁場Ｂを変化させてチ
ャネル層９の伝導度を測定し、このチャネル層９の伝導
度の磁場依存性を測定する。
【００４９】よく知られているように、このように局所
的にポテンシャルが変化している系、例えば不純物イオ
ン等を含んでいる物質の伝導度を磁場中で測定すると、
そのポテンシャルの空間変化、例えば不純物イオンの空
間配置に対応した特徴的な磁場パターンが例えば図９に
その一例を示すように、いわゆる「磁気指紋」として得
られる（例えば“A.B.Fowler, A.Hartsein and R.A.We
bb, Phys.Rev.Lett.48,p.196(1982)”）。
的にポテンシャルが変化している系、例えば不純物イオ
ン等を含んでいる物質の伝導度を磁場中で測定すると、
そのポテンシャルの空間変化、例えば不純物イオンの空
間配置に対応した特徴的な磁場パターンが例えば図９に
その一例を示すように、いわゆる「磁気指紋」として得
られる（例えば“A.B.Fowler, A.Hartsein and R.A.We
bb, Phys.Rev.Lett.48,p.196(1982)”）。
【００５０】従って、上述したように測定した伝導度の
磁場依存性から、第３の量子箱Ｑ3の中の電子分布の情
報を出力として取り出すことができることとなる。この
場合、各第３の量子箱Ｑ3 のうち１つの量子箱における
電子の有無によって、その磁気指紋は全く異なるパター
ンを示し、そのパターンは予め例えば理論的計算によっ
て求めておくことが可能である。従って、一回の磁気指
紋の測定によって、一括して情報処理後の電子分布を確
実に知ることができることとなる。
磁場依存性から、第３の量子箱Ｑ3の中の電子分布の情
報を出力として取り出すことができることとなる。この
場合、各第３の量子箱Ｑ3 のうち１つの量子箱における
電子の有無によって、その磁気指紋は全く異なるパター
ンを示し、そのパターンは予め例えば理論的計算によっ
て求めておくことが可能である。従って、一回の磁気指
紋の測定によって、一括して情報処理後の電子分布を確
実に知ることができることとなる。
【００５１】次に、このような本発明量子箱集合素子の
作製方法の一例を説明する。先ず図１０にその一工程を
示すように、ＧａＳｂ等より成る基板２０上に、厚さｄ
4 のＡｌＳｂより成る第４の障壁層８、厚さｄ3 のＩｎ
Ａｓより成る第３の井戸層６、厚さｄ23のＡｌＧａＳｂ
より成る第３の障壁層７、厚さｄ2 のＩｎＡｓより成る
第２の井戸層４、厚さｄ12のＡｌＧａＳｂより成る第２
の障壁層５、厚さｄ1 のＩｎＡｓより成る第１の井戸層
２、厚さｄ0 のＡｌＧａＳｂより成る第１の障壁層３を
順次ＭＢＥ（分子線エピタキシー法）、ＭＯＣＶＤ（有
機金属による化学的気相成長法）、ＭＯＭＢＥ（有機金
属による分子線エピタキシー法）等によってエピタキシ
ャル成長する。
作製方法の一例を説明する。先ず図１０にその一工程を
示すように、ＧａＳｂ等より成る基板２０上に、厚さｄ
4 のＡｌＳｂより成る第４の障壁層８、厚さｄ3 のＩｎ
Ａｓより成る第３の井戸層６、厚さｄ23のＡｌＧａＳｂ
より成る第３の障壁層７、厚さｄ2 のＩｎＡｓより成る
第２の井戸層４、厚さｄ12のＡｌＧａＳｂより成る第２
の障壁層５、厚さｄ1 のＩｎＡｓより成る第１の井戸層
２、厚さｄ0 のＡｌＧａＳｂより成る第１の障壁層３を
順次ＭＢＥ（分子線エピタキシー法）、ＭＯＣＶＤ（有
機金属による化学的気相成長法）、ＭＯＭＢＥ（有機金
属による分子線エピタキシー法）等によってエピタキシ
ャル成長する。
【００５２】このとき、前述の図４において説明したよ
うに、各井戸層２、４、６を構成するＩｎＡｓ層の基底
エネルギーの条件Ｅ01＜Ｅ02＜Ｅ03を満足するために、
その厚さｄ1 、ｄ2 及びｄ3 をｄ1 ＞ｄ2 ＞ｄ3 の関係
式が成立するように各層をエピタキシャル成長する。例
えば、 ｄ1 ＝２０ｎｍ ｄ2 ＝１５ｎｍ ｄ3 ＝１３ｎｍ として構成した場合、各井戸層での電子のエネルギー
は、各量子箱の井戸層での伝導帯の下端のエネルギーを
Ｈ0 とすると、 Ｅ01−Ｈ0 ≒０．１ｅＶ Ｅ02−Ｈ0 ≒０．２ｅＶ Ｅ03−Ｈ0 ≒０．３ｅＶ となる。この例においては、その他の各層の厚さは１０
ｎｍ程度のオーダーとして形成した。
うに、各井戸層２、４、６を構成するＩｎＡｓ層の基底
エネルギーの条件Ｅ01＜Ｅ02＜Ｅ03を満足するために、
その厚さｄ1 、ｄ2 及びｄ3 をｄ1 ＞ｄ2 ＞ｄ3 の関係
式が成立するように各層をエピタキシャル成長する。例
えば、 ｄ1 ＝２０ｎｍ ｄ2 ＝１５ｎｍ ｄ3 ＝１３ｎｍ として構成した場合、各井戸層での電子のエネルギー
は、各量子箱の井戸層での伝導帯の下端のエネルギーを
Ｈ0 とすると、 Ｅ01−Ｈ0 ≒０．１ｅＶ Ｅ02−Ｈ0 ≒０．２ｅＶ Ｅ03−Ｈ0 ≒０．３ｅＶ となる。この例においては、その他の各層の厚さは１０
ｎｍ程度のオーダーとして形成した。
【００５３】そしてこの後、電子線やＳＴＭ（走査型ト
ンネル電子顕微鏡）を用いたリソグラフィーによって、
耐ドライエッチング性を有するマスク３１を、図１１に
示すように形成する。例えば電子線リソグラフィーによ
る場合、ネガ型レジストや、試料表面に拡散する有機物
を利用するいわゆるコンタミネーションレジストを用い
ることができる。このコンタミネーションレジストと
は、拡散ポンプ等の排気手段から漏れる有機物、或いは
ＴＭＡ（トリメチルガリウム）等の有機物を試料上に流
してこれに電子線を照射することによって水素の炭化物
を固相化させて表面に付着させてレジストとして用いる
ものである。
ンネル電子顕微鏡）を用いたリソグラフィーによって、
耐ドライエッチング性を有するマスク３１を、図１１に
示すように形成する。例えば電子線リソグラフィーによ
る場合、ネガ型レジストや、試料表面に拡散する有機物
を利用するいわゆるコンタミネーションレジストを用い
ることができる。このコンタミネーションレジストと
は、拡散ポンプ等の排気手段から漏れる有機物、或いは
ＴＭＡ（トリメチルガリウム）等の有機物を試料上に流
してこれに電子線を照射することによって水素の炭化物
を固相化させて表面に付着させてレジストとして用いる
ものである。
【００５４】そしてこの後、ＡｌＧａＳｂ層、ＩｎＡｓ
層に対し、（ＣＨ＋Ｈｅ）又は（ＳｉＣｌ＋Ｈｅ）等の
ガスを用いて、異方性の強いドライエッチング、例えば
ＲＩＥ（反応性イオンエッチング）、ＥＣＲ−ＲＩＢＥ
（電子サイクロトロン共鳴−反応性イオンビームエッチ
ング）等の方法により、図１２に示すように、基体２０
の上のＡｌＳｂ層が露出するまで、マスク３１をマスク
として量子箱パターンに対応する柱状パターンとして選
択的なエッチングを行う。
層に対し、（ＣＨ＋Ｈｅ）又は（ＳｉＣｌ＋Ｈｅ）等の
ガスを用いて、異方性の強いドライエッチング、例えば
ＲＩＥ（反応性イオンエッチング）、ＥＣＲ−ＲＩＢＥ
（電子サイクロトロン共鳴−反応性イオンビームエッチ
ング）等の方法により、図１２に示すように、基体２０
の上のＡｌＳｂ層が露出するまで、マスク３１をマスク
として量子箱パターンに対応する柱状パターンとして選
択的なエッチングを行う。
【００５５】またこのとき、図１３Ａ〜Ｃの工程図に示
すように、ポジ型のレジストを利用したパターニングを
行うことによって、より確実に微細なパターンを半導体
にダメージを生じることなく行うことができる。図１３
Ａ〜Ｃにおいて、図１０に対応する部分には同一符号を
付して重複説明を省略する。例えば図１３Ａに示すよう
に、最上部のＡｌＧａＡｓより成る第２の半導体１２の
上に、ＳｉＯ2 やＳｉ 3 Ｎ4 等の絶縁体保護層３２を全
面的に例えば半導体に対しダメージの少ない光ＣＶＤ、
又は通常のプラズマＣＶＤ等により厚さ例えば数１０ｎ
ｍとして被着する。
すように、ポジ型のレジストを利用したパターニングを
行うことによって、より確実に微細なパターンを半導体
にダメージを生じることなく行うことができる。図１３
Ａ〜Ｃにおいて、図１０に対応する部分には同一符号を
付して重複説明を省略する。例えば図１３Ａに示すよう
に、最上部のＡｌＧａＡｓより成る第２の半導体１２の
上に、ＳｉＯ2 やＳｉ 3 Ｎ4 等の絶縁体保護層３２を全
面的に例えば半導体に対しダメージの少ない光ＣＶＤ、
又は通常のプラズマＣＶＤ等により厚さ例えば数１０ｎ
ｍとして被着する。
【００５６】そして次に、ＰＭＭＡ（ポリメチルメタク
リレート）系等の電子線ポジ型のレジストを塗布、パタ
ーン露光、現像を施して図１３Ｂに示すように、所定の
パターンのポジ型レジスト３３を形成する。この場合例
えば開口幅が１０ｎｍ程度の量子箱パターンに対応する
開口を有するパターンとして形成する。そしてこの上
に、なるべくグレインサイズの小さいＡｕ−Ｐｄ等の金
属を、真空蒸着等により厚さ例えば数１０ｎｍとして全
面的に被着する。
リレート）系等の電子線ポジ型のレジストを塗布、パタ
ーン露光、現像を施して図１３Ｂに示すように、所定の
パターンのポジ型レジスト３３を形成する。この場合例
えば開口幅が１０ｎｍ程度の量子箱パターンに対応する
開口を有するパターンとして形成する。そしてこの上
に、なるべくグレインサイズの小さいＡｕ−Ｐｄ等の金
属を、真空蒸着等により厚さ例えば数１０ｎｍとして全
面的に被着する。
【００５７】そしてこの後金属層３４をマスクとして下
層の半導体層を（ＣＨ4 ＋Ｈｅ）、又は（ＳｉＣｌ4 ＋
Ｈｅ）等のエッチングガスを用いて、ＲＩＥ等の異方性
の強いドライエッチングにより各層をパターニングす
る。
層の半導体層を（ＣＨ4 ＋Ｈｅ）、又は（ＳｉＣｌ4 ＋
Ｈｅ）等のエッチングガスを用いて、ＲＩＥ等の異方性
の強いドライエッチングにより各層をパターニングす
る。
【００５８】そしてこの後、図示しないが絶縁体保護層
３２をＨＦ等のダメージの少ないウェットエッチングに
よって除去して、これの上の金属層３４をも除去するこ
とにより、図１２において示す構成と同様のパターニン
グを行うことができる。
３２をＨＦ等のダメージの少ないウェットエッチングに
よって除去して、これの上の金属層３４をも除去するこ
とにより、図１２において示す構成と同様のパターニン
グを行うことができる。
【００５９】このようにポジ型レジストを用いることに
よって、より精度良く数１０ｎｍ程度以下の微細なパタ
ーニングが可能となると共に、絶縁体保護層３２を介し
てエッチングマスクとなる金属層３４を形成することか
ら、金属マスクの残留による半導体の特性の変動を回避
することができ、また電子線を半導体上に直接的に照射
することがないため、ダメージをより低減化することが
できる。
よって、より精度良く数１０ｎｍ程度以下の微細なパタ
ーニングが可能となると共に、絶縁体保護層３２を介し
てエッチングマスクとなる金属層３４を形成することか
ら、金属マスクの残留による半導体の特性の変動を回避
することができ、また電子線を半導体上に直接的に照射
することがないため、ダメージをより低減化することが
できる。
【００６０】次に、図１４に示すように、ＡｌＧａＳｂ
等より成る第３の障壁層７を、柱状にパターニングした
ＩｎＡｓより成る第３の井戸層６の厚さｄ3 と、この上
の第３の障壁層６の厚さｄ23との和（ｄ3 ＋ｄ23）に対
応する厚さとしてＭＯＣＶＤ等によりエピタキシャル成
長し、その上面が、柱状パターンの第３の障壁層７の上
面とほぼ同一面となるようにする。ＭＯＣＶＤ、ＭＢＥ
等のエピタキシャル成長においては、その厚さをｎｍ以
下のオーダーで精度良く制御することが可能である。図
１４及び以下の図１５〜図２１において、図１に対応す
る部分には同一符号を付して重複説明を省略する。
等より成る第３の障壁層７を、柱状にパターニングした
ＩｎＡｓより成る第３の井戸層６の厚さｄ3 と、この上
の第３の障壁層６の厚さｄ23との和（ｄ3 ＋ｄ23）に対
応する厚さとしてＭＯＣＶＤ等によりエピタキシャル成
長し、その上面が、柱状パターンの第３の障壁層７の上
面とほぼ同一面となるようにする。ＭＯＣＶＤ、ＭＢＥ
等のエピタキシャル成長においては、その厚さをｎｍ以
下のオーダーで精度良く制御することが可能である。図
１４及び以下の図１５〜図２１において、図１に対応す
る部分には同一符号を付して重複説明を省略する。
【００６１】続いて図１５に示すように、ＧａＳｂ等よ
り成る第２の障壁層５を、柱状にパターニングしたＩｎ
Ａｓより成る第２の井戸層４の厚さｄ2 と同様の厚さと
して、即ちその上面が第２の井戸層４の上面とほぼ同一
面となるように制御してＭＯＣＶＤ等によりエピタキシ
ャル成長する。
り成る第２の障壁層５を、柱状にパターニングしたＩｎ
Ａｓより成る第２の井戸層４の厚さｄ2 と同様の厚さと
して、即ちその上面が第２の井戸層４の上面とほぼ同一
面となるように制御してＭＯＣＶＤ等によりエピタキシ
ャル成長する。
【００６２】そして更に図１６に示すように、ＡｌＧａ
Ｓｂ等より成る第１の障壁層３を、その厚さを上述の柱
状にパターニングした第１の障壁層３、第１の井戸層２
及び第３の障壁層の厚さの和、ｄ12＋ｄ1 ＋ｄ0 をもっ
て、その上面が最上層の柱状の第１の障壁層３の上面と
ほぼ同一面となるように制御してＭＯＣＶＤ等によりエ
ピタキシャル成長する。
Ｓｂ等より成る第１の障壁層３を、その厚さを上述の柱
状にパターニングした第１の障壁層３、第１の井戸層２
及び第３の障壁層の厚さの和、ｄ12＋ｄ1 ＋ｄ0 をもっ
て、その上面が最上層の柱状の第１の障壁層３の上面と
ほぼ同一面となるように制御してＭＯＣＶＤ等によりエ
ピタキシャル成長する。
【００６３】次に、図１７にその上面からみた一工程図
を示すように、量子箱集合素子を形成すべき領域を覆っ
てレジスト３５をパターニング形成する。そしてこのレ
ジスト３５をマスクとして、（ＣＨ4 ＋Ｈｅ）または
（ＳｉＣｌ4 ＋Ｈｅ）等のエッチングガスを用いて、図
１８に示すように基体２０が露出するまでパターニング
を行い、量子箱が積層された量子箱集合部２７を形成す
る。
を示すように、量子箱集合素子を形成すべき領域を覆っ
てレジスト３５をパターニング形成する。そしてこのレ
ジスト３５をマスクとして、（ＣＨ4 ＋Ｈｅ）または
（ＳｉＣｌ4 ＋Ｈｅ）等のエッチングガスを用いて、図
１８に示すように基体２０が露出するまでパターニング
を行い、量子箱が積層された量子箱集合部２７を形成す
る。
【００６４】更に続いて図１９に示すように、量子箱集
合部２７の上部及び側壁部を覆うレジスト３６をパター
ニング形成し、この上からＡｌ、Ａｕ等より成る金属を
真空蒸着等により被着する。そしてレジスト３５及び３
６をウェットエッチングにより除去してこの上に被着さ
れた金属層をリフトオフにより除去し、図２０に示すよ
うに、量子箱集合部２７の例えば両側にＳ／Ｄ電極２２
及び２３を形成する。尚、ＧａＳｂより成る基体２１に
は、ノンアロイで正孔にオーミックコンタクトがとれる
ことが知られている。
合部２７の上部及び側壁部を覆うレジスト３６をパター
ニング形成し、この上からＡｌ、Ａｕ等より成る金属を
真空蒸着等により被着する。そしてレジスト３５及び３
６をウェットエッチングにより除去してこの上に被着さ
れた金属層をリフトオフにより除去し、図２０に示すよ
うに、量子箱集合部２７の例えば両側にＳ／Ｄ電極２２
及び２３を形成する。尚、ＧａＳｂより成る基体２１に
は、ノンアロイで正孔にオーミックコンタクトがとれる
ことが知られている。
【００６５】次に、図２１に示すように、量子箱集合部
２７の周囲及びその上面の周縁部を覆うパターンのレジ
スト３７をパターニング形成し、上部からＡｌやＡｕ等
より成る金属層を全面的に真空蒸着等により被着して、
レジスト３７をウェットエッチング等により除去し、更
にＳｉＯ2 等より成るマスク層３１をウェットエッチン
グ等により除去してこの上に被着した金属層をリフトオ
フして、図１に示すように第１〜第３の量子箱に対応す
るパターンの開口２１を有する電極１を形成する。Ａｌ
ＧａＳｂより成る第１の障壁層３に対しても、ノンアロ
イで正孔にオーミックコンタクトがとれることが知られ
ており、以上の製造プロセスによって本発明構成による
量子箱集合素子を得ることができる。
２７の周囲及びその上面の周縁部を覆うパターンのレジ
スト３７をパターニング形成し、上部からＡｌやＡｕ等
より成る金属層を全面的に真空蒸着等により被着して、
レジスト３７をウェットエッチング等により除去し、更
にＳｉＯ2 等より成るマスク層３１をウェットエッチン
グ等により除去してこの上に被着した金属層をリフトオ
フして、図１に示すように第１〜第３の量子箱に対応す
るパターンの開口２１を有する電極１を形成する。Ａｌ
ＧａＳｂより成る第１の障壁層３に対しても、ノンアロ
イで正孔にオーミックコンタクトがとれることが知られ
ており、以上の製造プロセスによって本発明構成による
量子箱集合素子を得ることができる。
【００６６】また、第４の障壁層８を構成するＡｌＳｂ
は、ノンドープでｐ型の特性となる傾向があり、電極１
に所定のゲート電圧を印加することによって、Ｓ／Ｄ電
極２２及び２３間のチャネル層９に２次元正孔ガス１０
を生じさせることができ、この伝導度の磁場依存性を測
定することによって、第３の量子箱における電子分布を
知ることができることは前述の説明の通りである。
は、ノンドープでｐ型の特性となる傾向があり、電極１
に所定のゲート電圧を印加することによって、Ｓ／Ｄ電
極２２及び２３間のチャネル層９に２次元正孔ガス１０
を生じさせることができ、この伝導度の磁場依存性を測
定することによって、第３の量子箱における電子分布を
知ることができることは前述の説明の通りである。
【００６７】尚、本発明は上述の実施例に限定されるこ
となく、その半導体材料や電極材料等を変更して例えば
第４の障壁層をＡｌＧａＳｂより構成する等、その他本
発明の技術思想に基づく種々の変形変更が可能であるこ
とはいうまでもない。
となく、その半導体材料や電極材料等を変更して例えば
第４の障壁層をＡｌＧａＳｂより構成する等、その他本
発明の技術思想に基づく種々の変形変更が可能であるこ
とはいうまでもない。
【００６８】
【発明の効果】上述したように本発明によれば、量子箱
集合素子において、光照射による入力の際に、複数の第
１の量子箱に生成される電子−正孔対のうち正孔を電極
中に吸い込むことによって電子のみを第１の量子箱内に
残し、且つこの量子箱間では電子が量子力学的なトンネ
リングができない構成とすることによって入力時の電子
分布の変動を回避することができると共に、この第１の
量子箱から所定のバイアス電圧を印加して電子を移動さ
せ得る第２の量子箱の間において電子のトンネリングを
可能とすることによって、ここにおいて所望の情報処理
を行うことができる。
集合素子において、光照射による入力の際に、複数の第
１の量子箱に生成される電子−正孔対のうち正孔を電極
中に吸い込むことによって電子のみを第１の量子箱内に
残し、且つこの量子箱間では電子が量子力学的なトンネ
リングができない構成とすることによって入力時の電子
分布の変動を回避することができると共に、この第１の
量子箱から所定のバイアス電圧を印加して電子を移動さ
せ得る第２の量子箱の間において電子のトンネリングを
可能とすることによって、ここにおいて所望の情報処理
を行うことができる。
【００６９】そして特に本発明においては、第２の量子
箱から所定のバイアス電圧を印加して電子を移動させ得
る第３の量子箱においては電子のトンネリングができな
い構成とし、且つこの第３の量子箱に接して電子のトン
ネリングは不可能だがクーロン力は及ぶような第４の障
壁層を設けると共にこの第４の障壁層を介してチャネル
層を設け、このチャネル層における伝導度の磁場依存
性、いわゆる磁気指紋を測定して出力を得る構成とする
ことから、第３の量子箱に存在する電子の分布を、この
第３の量子箱に作用を及ぼすことなく一括して、且つよ
り精度よい分解能をもって出力情報を得ることができ
る。
箱から所定のバイアス電圧を印加して電子を移動させ得
る第３の量子箱においては電子のトンネリングができな
い構成とし、且つこの第３の量子箱に接して電子のトン
ネリングは不可能だがクーロン力は及ぶような第４の障
壁層を設けると共にこの第４の障壁層を介してチャネル
層を設け、このチャネル層における伝導度の磁場依存
性、いわゆる磁気指紋を測定して出力を得る構成とする
ことから、第３の量子箱に存在する電子の分布を、この
第３の量子箱に作用を及ぼすことなく一括して、且つよ
り精度よい分解能をもって出力情報を得ることができ
る。
【図面の簡単な説明】
【図１】本発明実施例の略線的拡大斜視図である。
【図２】本発明実施例の横断面（α、γ）におけるバン
ドギャップを示す図である。
ドギャップを示す図である。
【図３】本発明実施例の横断面（β）におけるバンドギ
ャップを示す図である。
ャップを示す図である。
【図４】本発明実施例の縦断面（δ）におけるバンドギ
ャップを示す図である。
ャップを示す図である。
【図５】本発明実施例の動作態様の説明に供するバンド
ギャップを示す図である。
ギャップを示す図である。
【図６】本発明実施例の動作態様の説明に供するバンド
ギャップを示す図である。
ギャップを示す図である。
【図７】本発明実施例の動作態様の説明に供するバンド
ギャップを示す図である。
ギャップを示す図である。
【図８】本発明実施例の動作態様の説明図である。
【図９】量子箱内の電子分布に対応した伝導度の磁場依
存性の一例を示す図である。
存性の一例を示す図である。
【図１０】本発明実施例の一製造工程図である。
【図１１】本発明実施例の一製造工程図である。
【図１２】本発明実施例の一製造工程図である。
【図１３】本発明実施例の一製造工程図である。
【図１４】本発明実施例の一製造工程図である。
【図１５】本発明実施例の一製造工程図である。
【図１６】本発明実施例の一製造工程図である。
【図１７】本発明実施例の一製造工程図である。
【図１８】本発明実施例の一製造工程図である。
【図１９】本発明実施例の一製造工程図である。
【図２０】本発明実施例の一製造工程図である。
【図２１】本発明実施例の一製造工程図である。
１ 電極 ２ 第１の井戸層 ３ 第１の障壁層 ４ 第２の井戸層 ５ 第２の障壁層 ６ 第３の井戸層 ７ 第３の障壁層 ８ 第４の障壁層 ９ チャネル層 １０ ２次元正孔ガス １１ 第１の半導体 １２ 第２の半導体 １３ 第３の半導体 １４ 第４の半導体 １５ 第５の半導体 ２０ 基体 ２１ 開口 ２２ Ｓ／Ｄ電極 ２３ Ｓ／Ｄ電極
Claims (5)
- 【請求項１】 電極と、 上記電極上に設けられた電子親和力φ1 及びエネルギー
ギャップＥg1を有する第１の半導体からなる第１の井戸
層が、 φ2 ＜φ1 及び φ2 ＋Ｅg2＜φ1 ＋Ｅg1の両関係式を
満足する電子親和力φ2 及びエネルギーギャップＥg2を
有する第２の半導体からなる第１の障壁層により囲まれ
た構造の複数の第１の量子箱と、 上記第１の障壁層上に上記複数の第１の量子箱に対応し
て設けられたその配列面内において、電子親和力φ3 を
有する第３の半導体からなる第２の井戸層がφ4 ＜φ3
及び φ3 −φ4 ＜φ1 −φ2の両関係式を満足する電
子親和力φ4 を有する第４の半導体からなる第２の障壁
層により囲まれた構造の複数の第２の量子箱と、 上記第２の障壁層上に上記複数の第２の量子箱に対応し
て設けられた上記第１の半導体からなる第３の井戸層
が、上記第２の半導体からなる第３の障壁層と、電子親
和力φ5 が上記第２の半導体の電子親和力φ2 に対しφ
5 ＜φ2 を満足する第５の半導体からなる第４の障壁層
により囲まれた構造の複数の第３の量子箱と、 上記第４の障壁層上のチャネル層と、上記チャネル層の
両端に設けられたソースまたはドレイン電極とを有し、 上記第４の障壁層は電子またはホールがトンネリングし
ない厚さとされ、 上記第１の量子箱の基底状態のエネルギーをＥ01、上記
第２の量子箱の基底状態のエネルギーをＥ02、上記第３
の量子箱の基底状態のエネルギーをＥ03とするとき、 Ｅ03＞Ｅ02＞Ｅ01 の関係式が成立するようになされたことを特徴とする量
子箱集合素子。 - 【請求項２】 上記電極は、上記第１の量子箱に対応す
る部分に開口を有することを特徴とする上記請求項１に
記載の量子箱集合素子。 - 【請求項３】 Ｅ02＞Ｅ01が成立する条件で上記電極に
バイアス電圧を印加した状態で情報に対応して選択され
た上記第１の量子箱に光を照射して情報の入力を行い、 Ｅ03＞Ｅ02が成立し、且つＥ02＞Ｅ01が成立しない条件
で上記電極にバイアス電圧を印加することにより、上記
複数の第１の量子箱における電子分布を上記複数の第２
の量子箱に転写して情報処理を行い、 Ｅ03＞Ｅ02が成立しない条件で上記電極にバイアス電圧
を印加することにより上記複数の第２の量子箱における
電子分布を上記複数の第３の量子箱に転写し、 上記量子箱にバイアス磁場を印加すると共に、上記ソー
ス電極と上記ドレイン電極との間にバイアス電圧を印加
して出力を行うようにしたことを特徴とする上記請求項
１に記載の量子箱集合素子。 - 【請求項４】 上記第１及び第３の半導体が同一材料よ
り成り、 上記第１、第２及び第３の量子箱の幅をそれぞれｄ1 、
ｄ2 及びｄ3 としたときに、 ｄ1 ＞ｄ2 ＞ｄ3 とされて成ることを特徴とする上記請求項１に記載の量
子箱集合素子。 - 【請求項５】 上記第１及び第３の半導体がＩｎＡｓ、
上記第２の半導体がＡｌＧａＳｂ、上記第４の半導体が
ＧａＳｂ、上記第５の半導体がＡｌＳｂより成ることを
特徴とする上記請求項１に記載の量子箱集合素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5046641A JPH06260656A (ja) | 1993-03-08 | 1993-03-08 | 量子箱集合素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5046641A JPH06260656A (ja) | 1993-03-08 | 1993-03-08 | 量子箱集合素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06260656A true JPH06260656A (ja) | 1994-09-16 |
Family
ID=12752937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5046641A Pending JPH06260656A (ja) | 1993-03-08 | 1993-03-08 | 量子箱集合素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06260656A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005019932A (ja) * | 2003-02-20 | 2005-01-20 | Sony Corp | ヘテロ接合およびその製造方法ならびに量子カオス装置およびその製造方法ならびに半導体装置およびその製造方法ならびに量子カオスの制御方法 |
-
1993
- 1993-03-08 JP JP5046641A patent/JPH06260656A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005019932A (ja) * | 2003-02-20 | 2005-01-20 | Sony Corp | ヘテロ接合およびその製造方法ならびに量子カオス装置およびその製造方法ならびに半導体装置およびその製造方法ならびに量子カオスの制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5665618A (en) | Method of forming an interband lateral resonant tunneling transistor with single narrow gate electrode | |
| EP0881691B1 (en) | Quantum dot device | |
| Wernersson et al. | III-V nanowires—Extending a narrowing road | |
| CN100580957C (zh) | 亚稳态辅助量子点共振隧穿二极管及工作条件 | |
| Kawaura et al. | Transistor characteristics of 14-nm-gate-length EJ-MOSFETs | |
| JPH06302804A (ja) | 量子演算素子 | |
| Agarwal et al. | Semiconductor III–V nanowires: synthesis, fabrication and characterization of nanodevices | |
| Austing et al. | Multiple-gated submicron vertical tunnelling structures | |
| JPH06260656A (ja) | 量子箱集合素子 | |
| Reena Monica | Seven strategies to suppress the ambipolar behaviour in CNTFETs: a review | |
| JP2734260B2 (ja) | トンネルトランジスタ | |
| US5606190A (en) | Microelectronic circuit structure having improved structural fineness and method for manufacturing same | |
| EP4437817A1 (en) | Semiconductor-superconductor hybrid devices with a horizontally-confined channel and methods of forming the same | |
| JP3446664B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JPH0794806A (ja) | 量子箱集合素子及び光入出力方法 | |
| De Vittorio et al. | Nano-island fabrication by electron beam lithography and selective oxidation of Al-rich AlGaAs layers for single electron device application | |
| JP3653868B2 (ja) | 量子演算素子 | |
| Okada et al. | An algaas/gaas tunnel diode integrated with nanometer-scale atomic force microscope tip-induced oxides | |
| JP2803555B2 (ja) | 極微細トンネル障壁の作製方法 | |
| JP7735425B2 (ja) | 半導体デバイス、並びに該デバイスを製造する及び動作させる方法 | |
| KR101050875B1 (ko) | 단전자 나노소자의 제작방법 및 그에 따른 단전자 나노소자 | |
| Aoki et al. | Normal–super-normal double tunneling junction fabricated in a split-gate wire | |
| CN117059655A (zh) | 一种利用异质结层间材料动量匹配的策略实现半导体隧穿异质结的方法 | |
| Chun et al. | Self-aligned surface tunnel transistors fabricated by a regrowth technique | |
| Pchelyakov et al. | Nanotechnologies in semiconductor electronics |