JPH06261448A - 通信装置用保安器 - Google Patents
通信装置用保安器Info
- Publication number
- JPH06261448A JPH06261448A JP5300196A JP30019693A JPH06261448A JP H06261448 A JPH06261448 A JP H06261448A JP 5300196 A JP5300196 A JP 5300196A JP 30019693 A JP30019693 A JP 30019693A JP H06261448 A JPH06261448 A JP H06261448A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- heat sink
- lead
- solder
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
- B23Q17/00—Arrangements for observing, indicating or measuring on machine tools
- B23Q17/22—Arrangements for observing, indicating or measuring on machine tools for indicating or measuring existing or desired position of tool or work
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/08—Overvoltage arresters using spark gaps structurally associated with protected apparatus
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/076—Connecting or disconnecting of strap connectors
- H10W72/07631—Techniques
- H10W72/07636—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
- H10W72/621—Structures or relative sizes of strap connectors
- H10W72/622—Multilayered strap connectors, e.g. having a coating on a lowermost surface of a core
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
- H10W72/651—Materials of strap connectors
- H10W72/652—Materials of strap connectors comprising metals or metalloids, e.g. silver
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Emergency Protection Circuit Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】
【目的】 回路基板への取付に適し、高速かつ高信頼度
で作動するサージ保護装置を提供する。 【構成】 装置の回路部分は、電話線との接続用端子部
分、リードフレームの面から高くなっているプラットフ
ォーム部２４からフィンガー２８、３０、３０’、その
先端のパッド３２に終わる第１のリード、共通部用のパ
ッド３４を持つ第２のリードから構成されるリードフレ
ーム２０につくられる。パッドとリードフレームの面と
の隙間に、ヒートシンク４２、４４に取付けた逆方向降
伏ＰＮ接合半導体素子４０を搭載し、その上部電極とパ
ッドを適量の半田で半田付けすることにより２つのレベ
ルのサージ保護をおこなう。
で作動するサージ保護装置を提供する。 【構成】 装置の回路部分は、電話線との接続用端子部
分、リードフレームの面から高くなっているプラットフ
ォーム部２４からフィンガー２８、３０、３０’、その
先端のパッド３２に終わる第１のリード、共通部用のパ
ッド３４を持つ第２のリードから構成されるリードフレ
ーム２０につくられる。パッドとリードフレームの面と
の隙間に、ヒートシンク４２、４４に取付けた逆方向降
伏ＰＮ接合半導体素子４０を搭載し、その上部電極とパ
ッドを適量の半田で半田付けすることにより２つのレベ
ルのサージ保護をおこなう。
Description
【０００１】
【産業上の利用分野】本発明はサージ保護システムに関
し、より詳細には、電話のチップ線あるいはリング線に
発生する高電圧かつ大電流の過渡状態に対する保安器に
関する。
し、より詳細には、電話のチップ線あるいはリング線に
発生する高電圧かつ大電流の過渡状態に対する保安器に
関する。
【０００２】
【従来の技術】固体サージ保護システムには、一対の電
極間に配置された半導体素子を有するサージ保護装置が
有効に使用されている。この半導体素子は、前記チップ
線と共通線、リング線と共通線、必要な場合はチップ線
とリング線、との間で電気エネルギを選択的に導通させ
るように回路の中に配列されている。たとえば、電話回
線に落雷や交流回線の交差などが生じて電気的サージを
受けた場合、このシステムは電話回線の電流を分流し、
これによって当該電話回線に接続されている通信設備が
サージ状態のために損害を受けることを防止するように
設計されている。半導体素子を破壊させる電気的サージ
を電話回線が受けると、それ以後当該電話回線の回路部
品と通信設備は後に続いて起こる電気的サージ状態に対
して保護されないことになるであろう。したがって、従
来のサージ保護システムは、半導体素子が破壊されると
電極を移動させ相互に電気的に連動状態にし、これによ
り電極間の短絡状態を保持し、前記半導体素子が交換さ
れるときまで、後に続いて起こる過渡的サージ状態に対
して当該電話回線に接続されている回路部品と通信設備
を保護するように設計されている。たとえば、代表的な
システムにおける装置の電極は、半導体素子が前記サー
ジ状態により破壊したとき、スプリング付き接点アーム
など、接点アームのスプリングの力によって一緒に偏曲
（bias）されているアームの間で瞬間的に復元して連動
する。しかし半導体素子が破壊した後に、電極間を所望
の短絡状態に確定し、かつ保持することには困難を伴う
ことが多かったのである。
極間に配置された半導体素子を有するサージ保護装置が
有効に使用されている。この半導体素子は、前記チップ
線と共通線、リング線と共通線、必要な場合はチップ線
とリング線、との間で電気エネルギを選択的に導通させ
るように回路の中に配列されている。たとえば、電話回
線に落雷や交流回線の交差などが生じて電気的サージを
受けた場合、このシステムは電話回線の電流を分流し、
これによって当該電話回線に接続されている通信設備が
サージ状態のために損害を受けることを防止するように
設計されている。半導体素子を破壊させる電気的サージ
を電話回線が受けると、それ以後当該電話回線の回路部
品と通信設備は後に続いて起こる電気的サージ状態に対
して保護されないことになるであろう。したがって、従
来のサージ保護システムは、半導体素子が破壊されると
電極を移動させ相互に電気的に連動状態にし、これによ
り電極間の短絡状態を保持し、前記半導体素子が交換さ
れるときまで、後に続いて起こる過渡的サージ状態に対
して当該電話回線に接続されている回路部品と通信設備
を保護するように設計されている。たとえば、代表的な
システムにおける装置の電極は、半導体素子が前記サー
ジ状態により破壊したとき、スプリング付き接点アーム
など、接点アームのスプリングの力によって一緒に偏曲
（bias）されているアームの間で瞬間的に復元して連動
する。しかし半導体素子が破壊した後に、電極間を所望
の短絡状態に確定し、かつ保持することには困難を伴う
ことが多かったのである。
【０００３】
【発明が解決しようとする課題】継続中の米国特許出願
（代理人一覧表Ａ１８５２１）には、改良されたサージ
保護装置が説明されかつ特許が請求されているが、この
装置には第１と第２の電極を有する半導体素子が含ま
れ、これらの電極はこの素子の両側にそれぞれ導電性と
なるように配置されている、通常この素子は電極間の電
気エネルギを選択的に導通させて、この回線のサージ保
護の第１のレベルを与える。たとえば、雷などにより回
線に選択されたサージ電圧が起こると素子が導通にな
り、回路を大地に接続して回路および回路部品を電圧サ
ージから保護する。サージ状態が終わると、半導体素子
は非導通状態に戻り、通常の回路動作を再開する。上に
説明した第１のサージレベルを超えるより大きい電気的
サージを受けたためこの装置が破壊した場合、電極は相
互に接触するようになっていて、短絡状態を保持しサー
ジ保護の第２のレベルを与える。第１の１つの電極は、
半導体素子が破壊された場合電極間で所望の短絡状態を
確定しかつ保持することができるように、半導体素子の
１側の限られた部分と電気的に連動するように配置され
ている。第１の電極には、ディスク部と、このディスク
部より小さい大きさの断面をしたポストとが含まれてい
る。この第１の電極のポスト部の末端は、半導体素子の
前記１側の厳選された限られた部分と電気的に導通関係
となるように保証されている。これによって、臨界エネ
ルギ状態のパス（critical energy condition path）に
沿って半導体素子が破壊した場合は、電極のポスト部
は、そのパスに沿って半導体素子を通過し、サージ保護
の第２のレベルを与える第２の電極により電気的に短絡
状態になる。この保護装置は有効ではあるが、望ましい
ことは回路基板に取付けるのに特に適した装置にするこ
となのである。
（代理人一覧表Ａ１８５２１）には、改良されたサージ
保護装置が説明されかつ特許が請求されているが、この
装置には第１と第２の電極を有する半導体素子が含ま
れ、これらの電極はこの素子の両側にそれぞれ導電性と
なるように配置されている、通常この素子は電極間の電
気エネルギを選択的に導通させて、この回線のサージ保
護の第１のレベルを与える。たとえば、雷などにより回
線に選択されたサージ電圧が起こると素子が導通にな
り、回路を大地に接続して回路および回路部品を電圧サ
ージから保護する。サージ状態が終わると、半導体素子
は非導通状態に戻り、通常の回路動作を再開する。上に
説明した第１のサージレベルを超えるより大きい電気的
サージを受けたためこの装置が破壊した場合、電極は相
互に接触するようになっていて、短絡状態を保持しサー
ジ保護の第２のレベルを与える。第１の１つの電極は、
半導体素子が破壊された場合電極間で所望の短絡状態を
確定しかつ保持することができるように、半導体素子の
１側の限られた部分と電気的に連動するように配置され
ている。第１の電極には、ディスク部と、このディスク
部より小さい大きさの断面をしたポストとが含まれてい
る。この第１の電極のポスト部の末端は、半導体素子の
前記１側の厳選された限られた部分と電気的に導通関係
となるように保証されている。これによって、臨界エネ
ルギ状態のパス（critical energy condition path）に
沿って半導体素子が破壊した場合は、電極のポスト部
は、そのパスに沿って半導体素子を通過し、サージ保護
の第２のレベルを与える第２の電極により電気的に短絡
状態になる。この保護装置は有効ではあるが、望ましい
ことは回路基板に取付けるのに特に適した装置にするこ
となのである。
【０００４】本発明の目的は、回路基板に取付けるのに
特に適した、斬新かつ改良されたサージ保護装置、即
ち、改善された信頼性のサージ保護をおこなう改良され
たサージ保護装置を提供し、システムにかなりの電気的
サージが発生した場合、システムの回路部品を保護する
ため、改善された速度によってサージ保護をおこなうよ
うに改良されたサージ保護装置を提供することである。
特に適した、斬新かつ改良されたサージ保護装置、即
ち、改善された信頼性のサージ保護をおこなう改良され
たサージ保護装置を提供し、システムにかなりの電気的
サージが発生した場合、システムの回路部品を保護する
ため、改善された速度によってサージ保護をおこなうよ
うに改良されたサージ保護装置を提供することである。
【０００５】
【課題を解決する手段】簡潔に説明すると本発明によれ
ば、逆方向降伏ＰＮ接合（reverse breakdownPN juncti
on ）を有し、かつ当該素子の１面の中央に配置された
第１の電極と、反対の面に配置された第２の電極を有す
る半導体素子は、その第２の電極が電気的に接続されて
いるヒートシンク上に取付けられる。平面になっている
ニッケル鍍金銅で形成されているリードフレームは、一
対の第１のリードを有し、少なくとも約０．５平方ミリ
メートル（８００平方ミル）の断面積を持つ各リード
は、該平面から持ち上げられて高くなっているプラット
フォーム部を有し、下方にかつ横断方向に延びている第
１と第２のフィンガーを有し、各フィンガーはその末端
に形成され水平方向に延びているパッド有しているが、
パッドの１つは該平面にあり、他のパッドは該平面か該
平面とプラットフォーム部との中間のいずれかにある。
このリードフレームには、このリードフレームの平面に
ある第２のリードがある。ヒートシンクには、それぞれ
の第１の電極に厳選された量の導電性半田ペーストを付
着して、ヒートシンクに間隔を置いて取付けられている
第１と第２の半導体素子があり、このヒートシンクは前
記第１と第２のリードの下部に配置されており、各リー
ドのプラットフォーム部に力が加えられるため、各第１
のフィンガーのパッドは該当する第１の電極に向かって
偏曲される。第１のリードのパッドは、十分な量の半田
により該当する半導体素子の第１の電極の中央部に半田
付けされているが、この半田はパッドの側壁と少なくと
もその周辺部の周囲に凹面（a meniscus）を形成するよ
うな量の半田である。第２の電極は従来の量の半田を使
用して第２の電極に半田付けされている。それに取付け
られる１つの半導体素子を有する第２のヒートシンク
は、１つの第２のフィンガーのパッドの真下に配置さ
れ、他の第２のフィンガーのパッドの真下に配置される
ヒートシンクの表面と共に、３セル保安器を形成してい
る。第２の実施例では、第１の実施例と同様、１つのヒ
ートシンク上に２つの半導体素子を取付けることによ
り、２つのセルが設け設けられている。第１の実施例の
３つの半導体素子あるいは第２の実施例の２つの半導体
素子が含むこの保安器は、ついで熱伝導度が高く電気的
には絶縁性の材料によってカプセル化され、最後に各リ
ードがリードフレームから切断され保安器として完成さ
れる。
ば、逆方向降伏ＰＮ接合（reverse breakdownPN juncti
on ）を有し、かつ当該素子の１面の中央に配置された
第１の電極と、反対の面に配置された第２の電極を有す
る半導体素子は、その第２の電極が電気的に接続されて
いるヒートシンク上に取付けられる。平面になっている
ニッケル鍍金銅で形成されているリードフレームは、一
対の第１のリードを有し、少なくとも約０．５平方ミリ
メートル（８００平方ミル）の断面積を持つ各リード
は、該平面から持ち上げられて高くなっているプラット
フォーム部を有し、下方にかつ横断方向に延びている第
１と第２のフィンガーを有し、各フィンガーはその末端
に形成され水平方向に延びているパッド有しているが、
パッドの１つは該平面にあり、他のパッドは該平面か該
平面とプラットフォーム部との中間のいずれかにある。
このリードフレームには、このリードフレームの平面に
ある第２のリードがある。ヒートシンクには、それぞれ
の第１の電極に厳選された量の導電性半田ペーストを付
着して、ヒートシンクに間隔を置いて取付けられている
第１と第２の半導体素子があり、このヒートシンクは前
記第１と第２のリードの下部に配置されており、各リー
ドのプラットフォーム部に力が加えられるため、各第１
のフィンガーのパッドは該当する第１の電極に向かって
偏曲される。第１のリードのパッドは、十分な量の半田
により該当する半導体素子の第１の電極の中央部に半田
付けされているが、この半田はパッドの側壁と少なくと
もその周辺部の周囲に凹面（a meniscus）を形成するよ
うな量の半田である。第２の電極は従来の量の半田を使
用して第２の電極に半田付けされている。それに取付け
られる１つの半導体素子を有する第２のヒートシンク
は、１つの第２のフィンガーのパッドの真下に配置さ
れ、他の第２のフィンガーのパッドの真下に配置される
ヒートシンクの表面と共に、３セル保安器を形成してい
る。第２の実施例では、第１の実施例と同様、１つのヒ
ートシンク上に２つの半導体素子を取付けることによ
り、２つのセルが設け設けられている。第１の実施例の
３つの半導体素子あるいは第２の実施例の２つの半導体
素子が含むこの保安器は、ついで熱伝導度が高く電気的
には絶縁性の材料によってカプセル化され、最後に各リ
ードがリードフレームから切断され保安器として完成さ
れる。
【０００６】保安器が、半導体素子が破壊するほどの大
きさの電圧・電流条件にあうと、半田は溶融して、半導
体素子のシリコンに形成されたボイドに流れ込み、パッ
ドと、縦方向に整列（aligned ）した該当する第２の電
極との間に電気的ブリッジを形成する。
きさの電圧・電流条件にあうと、半田は溶融して、半導
体素子のシリコンに形成されたボイドに流れ込み、パッ
ドと、縦方向に整列（aligned ）した該当する第２の電
極との間に電気的ブリッジを形成する。
【０００７】使用する半田は非常に導電性が高く、約６
５％の錫、２５％の銀、１０％のアンチモニーを含んで
いる。
５％の錫、２５％の銀、１０％のアンチモニーを含んで
いる。
【０００８】
【実施例】本発明による新規かつ改良されたサージ保護
装置およびシステムの他の目的、利点および詳細につい
て、添付の図面を参照して本発明の好適実施例の詳細な
説明を以下に述べる。
装置およびシステムの他の目的、利点および詳細につい
て、添付の図面を参照して本発明の好適実施例の詳細な
説明を以下に述べる。
【０００９】図面を参照すると、図１の番号１０は２セ
ル保護装置を示し、図２の番号１２は３セル保護装置を
示すが、これらは共に本発明によりつくられたものであ
る。それぞれ端子Ａ、Ｂ、Ｃは、従来の電話回線のリン
グ線、チップ線、共通部を表す。２セルあるいは３セル
の何れかを含む装置が図３および図４に示されている
が、この装置にはカプセル用材料から形成されたハウジ
ング１４と、それから延びている第１のリードＡ、Ｂお
よび第２あるいは中央リードＣとが含まれている。
ル保護装置を示し、図２の番号１２は３セル保護装置を
示すが、これらは共に本発明によりつくられたものであ
る。それぞれ端子Ａ、Ｂ、Ｃは、従来の電話回線のリン
グ線、チップ線、共通部を表す。２セルあるいは３セル
の何れかを含む装置が図３および図４に示されている
が、この装置にはカプセル用材料から形成されたハウジ
ング１４と、それから延びている第１のリードＡ、Ｂお
よび第２あるいは中央リードＣとが含まれている。
【００１０】図５〜１２を注意して参照すると、これら
の図は３セル装置に関係している。リードフレーム２０
は、従来の方法によりスルファミン酸塩で処理されたニ
ッケル（sulphamate nickel ）で薄くコーティングされ
た厚さが約０．５ミリメートル（０．０２０インチ）の
ＣＤＡ１５１銅やＫＦＣ銅のような適切な導電性の材料
から形成されており、一対の第１のリードＡ、Ｂがある
ように形成されているが、このリードは既知の方法によ
り回路基板に接続するために、たとえば０．７６ミリメ
ートル（０．０３０インチ）の従来の幅の端子部２２を
有しており、リードフレームの上部と下部のランナ（ru
nners ）のある面にある。リードＡ、Ｂのそれぞれに
は、２６の所で曲げをつくることによりリードフレーム
の面より持ち上がって高くなっているいるプラットフォ
ーム部２４が形成され、以下説明するとおり、半導体素
子からの厳選された空間がつくられている。リードＡの
第１と第２のフィンガー２８、３０と、リードＢの第１
と第２のフィンガー２８、３０’はプラットフォーム部
から横にお互いに向かって延び、リードフレームの面に
向かって下方に延びており、水平に延びているパッド３
２で終わっている。プラットフォーム２４とフィンガー
２８、３０、３１’は約１ミリメートル（０．０４０イ
ンチ）の幅があるので、プラットフォームとフィンガー
の断面積は約０．５平方ミリメートル（８００平方ミ
ル）であり、パッドは普通一辺が１ミリメートル（０．
０４０インチ）の四角形の低い表面となるように構成さ
れている。
の図は３セル装置に関係している。リードフレーム２０
は、従来の方法によりスルファミン酸塩で処理されたニ
ッケル（sulphamate nickel ）で薄くコーティングされ
た厚さが約０．５ミリメートル（０．０２０インチ）の
ＣＤＡ１５１銅やＫＦＣ銅のような適切な導電性の材料
から形成されており、一対の第１のリードＡ、Ｂがある
ように形成されているが、このリードは既知の方法によ
り回路基板に接続するために、たとえば０．７６ミリメ
ートル（０．０３０インチ）の従来の幅の端子部２２を
有しており、リードフレームの上部と下部のランナ（ru
nners ）のある面にある。リードＡ、Ｂのそれぞれに
は、２６の所で曲げをつくることによりリードフレーム
の面より持ち上がって高くなっているいるプラットフォ
ーム部２４が形成され、以下説明するとおり、半導体素
子からの厳選された空間がつくられている。リードＡの
第１と第２のフィンガー２８、３０と、リードＢの第１
と第２のフィンガー２８、３０’はプラットフォーム部
から横にお互いに向かって延び、リードフレームの面に
向かって下方に延びており、水平に延びているパッド３
２で終わっている。プラットフォーム２４とフィンガー
２８、３０、３１’は約１ミリメートル（０．０４０イ
ンチ）の幅があるので、プラットフォームとフィンガー
の断面積は約０．５平方ミリメートル（８００平方ミ
ル）であり、パッドは普通一辺が１ミリメートル（０．
０４０インチ）の四角形の低い表面となるように構成さ
れている。
【００１１】リードＣには、リードＡ、Ｂの端子部と同
じ幅の端子部２２がありかつパッド部３４があるが、こ
のパッド部はリードフレームの面にあり、リードＡ、Ｂ
のフィンガー２８の先端の間に引かれた想像上の線に対
して延びており、厚さが若干薄く、約０．８ミリメート
ル（０．０３２インチ）である。
じ幅の端子部２２がありかつパッド部３４があるが、こ
のパッド部はリードフレームの面にあり、リードＡ、Ｂ
のフィンガー２８の先端の間に引かれた想像上の線に対
して延びており、厚さが若干薄く、約０．８ミリメート
ル（０．０３２インチ）である。
【００１２】本発明の好適実施例においては、装置に
は、テキサス・インスツルメンツ社により製造販売され
ており、英国特許公報２１１３９０７Ｂに示すＴＩＰＳ
３１８０と同様な逆方向降伏ＰＮ接合を有する双方向シ
リコン半導体素子が各セル毎に含まれている。図２の３
セルの実施例においては、第１と第２の半導体素子４０
は、相互に横方向に間隔を置いて第１のヒートシンク４
２に取付けられ、第３の半導体素子４０は、図５に示す
通り、第２のヒートシンク４４の右側に取付けられる。
素子４０は、高度に銀を含んだ導電性のエポキシ樹脂な
ど、適切な方法により電気的かつ物理的に固定される。
は、テキサス・インスツルメンツ社により製造販売され
ており、英国特許公報２１１３９０７Ｂに示すＴＩＰＳ
３１８０と同様な逆方向降伏ＰＮ接合を有する双方向シ
リコン半導体素子が各セル毎に含まれている。図２の３
セルの実施例においては、第１と第２の半導体素子４０
は、相互に横方向に間隔を置いて第１のヒートシンク４
２に取付けられ、第３の半導体素子４０は、図５に示す
通り、第２のヒートシンク４４の右側に取付けられる。
素子４０は、高度に銀を含んだ導電性のエポキシ樹脂な
ど、適切な方法により電気的かつ物理的に固定される。
【００１３】ヒートシンク４２、４４は、スルファミン
酸塩で処理されたニッケル鍍金銅（sulphamated nickel
plated copper）のリードフレームのような導電性で熱
伝導度の大きい適切な材料により形成されるが、それぞ
れ厚さは約１ミリメートル（０．０４０インチ）であ
り、長さは約７．５ミリメートル（０．２９５インチ）
で幅は約３ミリメートル（０．１２３インチ）である。
酸塩で処理されたニッケル鍍金銅（sulphamated nickel
plated copper）のリードフレームのような導電性で熱
伝導度の大きい適切な材料により形成されるが、それぞ
れ厚さは約１ミリメートル（０．０４０インチ）であ
り、長さは約７．５ミリメートル（０．２９５インチ）
で幅は約３ミリメートル（０．１２３インチ）である。
【００１４】ヒートシンク４２は、ヒートシンク４２が
配置されるパッド３２の真下に配置されるので、一対の
フィンガー２８は該当する半導体素子４０の中央部分と
位置が合い、ヒートシンク４４は、ヒートシンク４４が
配置されるパッド３２の真下に配置されるので、フィン
ガー３０’のパッド３２は第３の半導体素子４０の中央
部分と位置が合う。
配置されるパッド３２の真下に配置されるので、一対の
フィンガー２８は該当する半導体素子４０の中央部分と
位置が合い、ヒートシンク４４は、ヒートシンク４４が
配置されるパッド３２の真下に配置されるので、フィン
ガー３０’のパッド３２は第３の半導体素子４０の中央
部分と位置が合う。
【００１５】半導体素子４０は底面に底部電極があるよ
うに形成されているが、この底面は反対側の上部表面の
外周に延びている素子の側面の電位と同一電位である。
上部電極は、絶縁バーム（berm）により外周から隔離さ
れている上部表面の中央部に配置されている。
うに形成されているが、この底面は反対側の上部表面の
外周に延びている素子の側面の電位と同一電位である。
上部電極は、絶縁バーム（berm）により外周から隔離さ
れている上部表面の中央部に配置されている。
【００１６】パッド３２の真下にヒートシンクを取り付
ける前に選択された量の半田が各上部電極に付着され、
図９の矢印により示すように、つぎに力５０がプラット
フォーム部２４に加えられ、図１０から判るようにパッ
ド３２を偏曲して半導体素子４０の上部電極と半田４８
の薄い層を介して連動するようにするが、このときのパ
ッド３２と電極の間の距離は０．０５ミリメートル
（０．００２インチ）以下のオーダーである。半田４８
は高度に導電性の材料により形成され、かつ自身の共融
温度（eutectic temperature）以上では比較的粘性があ
る。適切な半田には、たとえば、６５％の錫、２５％の
銀、１０％のアンチモニーが含まれている。この特殊な
半田は、リフロー特性を持っていることが特徴であり、
このリフロー特性により電極の所望の部分にだけ半田が
充填して、電気抵抗レベルは１ミリオーム以下のオーダ
ーになる。共融温度は約２３２℃で、ペーストの状態で
加えられ、図１０から判る通り、この半田ペーストによ
りパッド３２の低い面を決める側壁と共に凹面が形成さ
れる。上部電極に十分な量の半田が付着されているの
で、半導体素子が破壊した場合、この半田が溶融して、
シリコン内のボイド（voids ）を充填し、パッド３２か
ら、ヒートシンク４２と整列している素子４０の底部電
極に達する電気的ブリッジを形成するために十分な量が
あることになる。これとは反対に、注意しなくてはなら
ないことは、当初パッド３２が半田付けされたとき、バ
ームがブリッジされて装置が使用不能になってしまわな
いように、上部電極に半田を多く付着させないことであ
る。
ける前に選択された量の半田が各上部電極に付着され、
図９の矢印により示すように、つぎに力５０がプラット
フォーム部２４に加えられ、図１０から判るようにパッ
ド３２を偏曲して半導体素子４０の上部電極と半田４８
の薄い層を介して連動するようにするが、このときのパ
ッド３２と電極の間の距離は０．０５ミリメートル
（０．００２インチ）以下のオーダーである。半田４８
は高度に導電性の材料により形成され、かつ自身の共融
温度（eutectic temperature）以上では比較的粘性があ
る。適切な半田には、たとえば、６５％の錫、２５％の
銀、１０％のアンチモニーが含まれている。この特殊な
半田は、リフロー特性を持っていることが特徴であり、
このリフロー特性により電極の所望の部分にだけ半田が
充填して、電気抵抗レベルは１ミリオーム以下のオーダ
ーになる。共融温度は約２３２℃で、ペーストの状態で
加えられ、図１０から判る通り、この半田ペーストによ
りパッド３２の低い面を決める側壁と共に凹面が形成さ
れる。上部電極に十分な量の半田が付着されているの
で、半導体素子が破壊した場合、この半田が溶融して、
シリコン内のボイド（voids ）を充填し、パッド３２か
ら、ヒートシンク４２と整列している素子４０の底部電
極に達する電気的ブリッジを形成するために十分な量が
あることになる。これとは反対に、注意しなくてはなら
ないことは、当初パッド３２が半田付けされたとき、バ
ームがブリッジされて装置が使用不能になってしまわな
いように、上部電極に半田を多く付着させないことであ
る。
【００１７】図８から最も良く判るように、プラットフ
ォーム２４は、リードフレーム２０の平面から持ち上が
っていて、プラットフォームと半導体素子との間に隙間
をつくっており、フィンガー３０、３０’により下方に
かつ相互に向かって延びている。フィンガー３０のパッ
ド３２はリードフレームの平面にあり、フィンガー３０
のパッド３２はリードフレームのある平面より上にあ
り、半導体素子４０を収納するために厳選された間隔が
置かれている。２つのフィンガー２８のパッド３２もリ
ードフレームのある平面より上にあり、該当する半導体
素子４０を収納するために厳選された間隔が置かれてい
る。したがって、フィンガー３０のパッド３２およびリ
ードＣのパッド３４はリードフレームの面と同じ面にあ
り、該当するヒートシンク板４４、４２に半田付けされ
ているが、フィンガ２８、２８、３０’のパッド３２は
該当する半導体素子４０の上部電極に半田付けされ、こ
のときフィンガ２８、２８、３０’のパッド３２が該当
する上部電極に必ず接触していることを保証するため、
プラットフォーム２４に力５０が加えらる。
ォーム２４は、リードフレーム２０の平面から持ち上が
っていて、プラットフォームと半導体素子との間に隙間
をつくっており、フィンガー３０、３０’により下方に
かつ相互に向かって延びている。フィンガー３０のパッ
ド３２はリードフレームの平面にあり、フィンガー３０
のパッド３２はリードフレームのある平面より上にあ
り、半導体素子４０を収納するために厳選された間隔が
置かれている。２つのフィンガー２８のパッド３２もリ
ードフレームのある平面より上にあり、該当する半導体
素子４０を収納するために厳選された間隔が置かれてい
る。したがって、フィンガー３０のパッド３２およびリ
ードＣのパッド３４はリードフレームの面と同じ面にあ
り、該当するヒートシンク板４４、４２に半田付けされ
ているが、フィンガ２８、２８、３０’のパッド３２は
該当する半導体素子４０の上部電極に半田付けされ、こ
のときフィンガ２８、２８、３０’のパッド３２が該当
する上部電極に必ず接触していることを保証するため、
プラットフォーム２４に力５０が加えらる。
【００１８】半田付けの工程が完了した後、力５０は除
去され、リードＡ、Ｂのプラットフォーム２４およびリ
ードＣのパッド３４は、ヒートシンク４２、４４および
半導体素子４０と共に、熱伝導度が高く、電気的に絶縁
性の材料１４によりモールドされる。たとえば、７０％
〜８０％のアルミナと５％〜１０％のシリカが入ってい
る樹脂材料が適切に使用できることが判っている。モー
ルドが硬化した後、リードＡ、Ｂ、Ｃを結んでいるスリ
ップと共に保護装置がリードフレームから切断される。
去され、リードＡ、Ｂのプラットフォーム２４およびリ
ードＣのパッド３４は、ヒートシンク４２、４４および
半導体素子４０と共に、熱伝導度が高く、電気的に絶縁
性の材料１４によりモールドされる。たとえば、７０％
〜８０％のアルミナと５％〜１０％のシリカが入ってい
る樹脂材料が適切に使用できることが判っている。モー
ルドが硬化した後、リードＡ、Ｂ、Ｃを結んでいるスリ
ップと共に保護装置がリードフレームから切断される。
【００１９】上に説明したように製造された保護装置に
より、チップ線とリング線、チップ線と共通部、リング
線と共通部、の間、即ち，ＡとＢ、ＡとＣ、ＢとＣの間
で平衡したサージ保護がおこなわれることになる。
より、チップ線とリング線、チップ線と共通部、リング
線と共通部、の間、即ち，ＡとＢ、ＡとＣ、ＢとＣの間
で平衡したサージ保護がおこなわれることになる。
【００２０】図１３および図１４は図１に示す実施例を
示しており、この実施例では、ヒートシンク４２に取付
けられた半導体素子４０を使用することにより、チップ
線と共通部、リング線と共通部、の間の保護が与えらる
ことになる。フィンガー２８のパッド３２は、前述の実
施例と同様、パッドが確実に上部電極と連動することを
保証するため力を加えた後、該当する半導体素子の上部
電極に半田付けされている。これと同時に、リードフレ
ーム２０の面にあるパッド３４はヒートシンク４２に半
田付けされる。保護装置はカプセル化されて、前述の実
施例と同様な方法でリードフレームから切断される。
示しており、この実施例では、ヒートシンク４２に取付
けられた半導体素子４０を使用することにより、チップ
線と共通部、リング線と共通部、の間の保護が与えらる
ことになる。フィンガー２８のパッド３２は、前述の実
施例と同様、パッドが確実に上部電極と連動することを
保証するため力を加えた後、該当する半導体素子の上部
電極に半田付けされている。これと同時に、リードフレ
ーム２０の面にあるパッド３４はヒートシンク４２に半
田付けされる。保護装置はカプセル化されて、前述の実
施例と同様な方法でリードフレームから切断される。
【００２１】本発明にもとづいてつくられた各種の保護
装置は、信頼性が高くかつ効果的な、所望の第１のレベ
ルのサージ保護をおこない、本発明の斬新な保護システ
ムにおける回路部品および通信設備を適切に保護するた
め、可動部品を使用せずに閉路あるいは短絡状態になる
ことにより、速度と信頼性を改善して第２のレベルのサ
ージ保護をおこなうようになっている。
装置は、信頼性が高くかつ効果的な、所望の第１のレベ
ルのサージ保護をおこない、本発明の斬新な保護システ
ムにおける回路部品および通信設備を適切に保護するた
め、可動部品を使用せずに閉路あるいは短絡状態になる
ことにより、速度と信頼性を改善して第２のレベルのサ
ージ保護をおこなうようになっている。
【００２２】図面を示しながら本発明を説明してきた
が、本発明には開示した実施例の修正やこれと等価なあ
らゆる例が含まれており、これらは添付の請求の範囲に
入っていることを理解すべきである。
が、本発明には開示した実施例の修正やこれと等価なあ
らゆる例が含まれており、これらは添付の請求の範囲に
入っていることを理解すべきである。
【図１】本発明にしたがってつくられた保安器の第１の
実施例の電気的模式図。
実施例の電気的模式図。
【図２】本発明にしたがってつくられた保安器の第２の
実施例の電気的模式図。
実施例の電気的模式図。
【図３】図１あるいは図２の保安器の正面図。
【図４】図１あるいは図２の保安器の側面図。
【図５】図２に模式的に示した装置の部分的アッセンブ
リーの上から見た図。
リーの上から見た図。
【図６】図２に模式的に示した装置の部分的アッセンブ
リーの横から見た図。
リーの横から見た図。
【図７】図５および図６に示すリードフレームの一部を
上から見た図。
上から見た図。
【図８】図５および図６に示すリードフレームの一部を
裏側から見た図。
裏側から見た図。
【図９】図５および図６に示した装置の部分的アッセン
ブリーの透視図。
ブリーの透視図。
【図１０】いずれかの実施例において使用される半導体
素子とリードフレームパッドとの間の接続を示す部分
図。
素子とリードフレームパッドとの間の接続を示す部分
図。
【図１１】図５と同様な図であるが、カプセル化された
装置で、リードフレームから切断される前の図。
装置で、リードフレームから切断される前の図。
【図１２】図６と同様な図であるが、カプセル化された
装置で、リードフレームから切断される前の図。
装置で、リードフレームから切断される前の図。
【図１３】図５と同様な図であるが、図１に模式的に示
す装置の部分的アッセンブリーの図。
す装置の部分的アッセンブリーの図。
【図１４】図６と同様な図であるが、図１に模式的に示
す装置の部分的アッセンブリーの図。
す装置の部分的アッセンブリーの図。
１０ ２セル保安器 １２ ３セル保安器 １４ カプセル用ハウジング ２０ リードフレーム ２２ 端子部分 ２４ プラットフォーム ２６ 曲げの位置 ２８、３０ フィンガー ３０’ 面の位置が異なるフィンガー ３２ 第１のリードのパッド ３４ 第２のリードのパッド ４０ 半導体素子 ４２ 第１のヒートシンク ４４ 第２のヒートシンク ４８ パッドと電極との間の半田 ５０ 半田付けするときプラットフォームに加える力
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ゲナディ バスキン アメリカ合衆国マサチューセッツ州シャロ ン，マスドアッグ アベニュー 411 (72)発明者 ロナルド ジェイ．キャンデレット アメリカ合衆国マサチューセッツ州アトル ボロ，リンドセイ ストリート 353 (72)発明者 ゲイリィ エル．トニーズ アメリカ合衆国マサチューセッツ州ノース アトルボロ，ジャーメイン ドライブ 64
Claims (9)
- 【請求項１】 電話のリング線、チップ線、共通部に接
続される電気通信設備を保護するサージ保護装置であっ
て、 逆方向降伏ＰＮ接合を有しかつ上面と底面を有するシリ
コン半導体素子と、 前記上面に配置された第１の電極および前記底面に配置
された第２の電極と、 全体に平らで導電性のヒートシンク板と、 前記ヒートシンク板に、電気的かつ熱的に接続される第
２の電極を有する前記シリコン半導体素子と、 平面になっている端子部を有する第１のリードと、 前記端子部より上部に配置され、前記平面に向かって下
方に延びるフィンガを有し、かつ側壁と底面のある平た
いパッドを有するプラットフォーム部を有する前記リー
ドと、 薄い半田の層を介して前記第１の電極と物理的に連動
し、半田が前記パッドの側壁の上方に集中（wicks ）し
て、前記側壁と凹面を形成するような、十分な量の半田
で前記第１の電極に半田付けされている前記底面と、 全体に平らでかつ前記面にあり、物理的にかつ電気的に
前記ヒートシンクに接続しているが絶縁されている末端
部を有する第２のリードと、 前記素子をカプセル化する熱伝導度の高い材料と、 ヒートシンク板と前記第１と第２のリード部分と、 を含み、 過電圧および過電流状態に起因して前記シリコン半導体
素子が破壊されるとシリコンの内部にボイドを生成し、
これによって第１のリードの前記パッドと前記第１の電
極との間の半田を溶融し、この溶融した半田は、前記第
１と第２の電極の間の前記シリコン素子のボイドに流れ
込み、前記サージ保護装置が閉路となり、電話回線に接
続されている通信設備に電流が到達することを防止する
ことを特徴とするサージ保護装置。 - 【請求項２】 請求項１記載のサージ保護装置におい
て、前記第１のリードは、０．５平方ミリメートル（８
００平方ミル）の断面を有する平らなニッケル鍍金銅の
材料で形成されていることを特徴とするサージ保護装
置。 - 【請求項３】 請求項１記載のサージ保護装置におい
て、それぞれが逆方向降伏ＰＮ接合を有する２つのシリ
コン半導体素子は前記ヒートシンクに実装され、プラッ
トフォームとパッドつきフィンガーを有する一対のリー
ドが備えられ、各素子はそれぞれ前記素子に電気的に接
続された第１のリードを有することを特徴とするサージ
保護装置。 - 【請求項４】 請求項３記載のサージ保護装置であっ
て、 全体に平らで導電性の第２のヒートシンク板を更に含
み、 逆方向降伏ＰＮ接合を有する第３のシリコン半導体素子
は前記第２のヒートシンク板に実装され、前記第１のリ
ード対は前記面に向かって下方に延び、かつ平らなパッ
ドを有する第２のフィンガーを有し、１つの第２のフィ
ンガーのパッドは前記半導体素子の上面に配置された第
１の電極に半田付けされ、他の１つの第２のフィンガー
のパッドは前記第２のヒートシンク板に半田付けされて
いることをことを特徴とするサージ保護装置。 - 【請求項５】 請求項１記載のサージ保護装置におい
て、前記末端部を前記第１の電極に半田付けする前記導
電性の半田は、約６５％の錫、２５％の銀、１０％のア
ンチモニーを含むことを特徴とするサージ保護装置。 - 【請求項６】 電話のリング線、チップ線、共通部に接
続されている電気通信設備を保護するのに特に適合して
いるサージ保護装置を製造する方法であって、 逆方向降伏ＰＮ接合を有しかつ第１と第２の電極を有す
る半導体素子を受け入れるステップと、 ヒートシンクに電気的に接続されている１つの電極を有
する半導体素子本体を導電性の前記ヒートシンクに実装
するステップと、 末端部を有する第１の導電性のリードをつくる（takin
g）ステップと、 他の１つの電極に選択された量の半田ペーストを付着す
るステップと、 前記半田ペーストを介して他の１つの電極に前記末端部
を配置するステップと、 選択された力により、他の１つの電極に向かって（agai
nst ）前記第１の導電性のリードに力を加えるステップ
と、 前記他の１つの電極に向かって前記末端部に力が加えら
れた場合、前記他の１つの電極に付着された前記量の半
田により前記末端部が決定され、かつ前記他の１つの電
極に前記第１の導電性のリードを半田付けする前記側壁
に前記半田が集中するのに十分な量であるようにするス
テップと、 第２の導電性のリードを前記ヒートシンクに電気的に接
続するステップと、 本体、ヒートシンクおよび前記第１と第２の導電性のリ
ードをモールドするステップと、 を含むことを特徴とする方法。 - 【請求項７】 請求項６記載のサージ保護装置を製造す
る方法において、前記第１の導電性のリードは、半田付
けする前には他の１つの電極の約０．０５ミリメートル
（０．００２インチ）以内の位置にあることを特徴とす
る方法。 - 【請求項８】 請求項７記載のサージ保護装置を製造す
る方法において、前記第１の導電性のリードは、少なく
とも０．５平方ミリメートル（８００平方ミル）の断面
を有する銅で形成されることを特徴とする方法。 - 【請求項９】 請求項６記載のサージ保護装置を製造す
る方法において、前記第１の導電性のリードを前記他の
１つの電極に半田付けする前記半田は、約６５％の錫、
２５％の銀、１０％のアンチモニーを含むことを特徴と
する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US987038 | 1992-12-07 | ||
| US07/987,038 US5327318A (en) | 1992-12-07 | 1992-12-07 | Telecommunication equipment protector |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06261448A true JPH06261448A (ja) | 1994-09-16 |
Family
ID=25533005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5300196A Pending JPH06261448A (ja) | 1992-12-07 | 1993-11-30 | 通信装置用保安器 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5327318A (ja) |
| EP (1) | EP0601809B1 (ja) |
| JP (1) | JPH06261448A (ja) |
| DE (1) | DE69308497T2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5506174A (en) * | 1994-07-12 | 1996-04-09 | General Instrument Corp. | Automated assembly of semiconductor devices using a pair of lead frames |
| US5721773A (en) * | 1995-03-30 | 1998-02-24 | Lucent-Technologies Inc. | Lightning protected maintenance termaination unit |
| JP2781783B2 (ja) * | 1996-07-30 | 1998-07-30 | 山形日本電気株式会社 | 半導体装置用パッケージ |
| US5955960A (en) * | 1997-03-24 | 1999-09-21 | Jean-Luc Monnier | Tamper resistant electronic lock and method of using same |
| US6084761A (en) | 1998-03-09 | 2000-07-04 | Teccor Electronics, Lp | Telephone line surge protector |
| US6104591A (en) * | 1998-03-09 | 2000-08-15 | Teccor Electronics, Inc. | Telephone line protection element |
| US6980647B1 (en) | 1999-01-12 | 2005-12-27 | Teccor Electronics, Lp | Primary telephone line protector with failsafe |
| US6385030B1 (en) | 1999-09-02 | 2002-05-07 | Marconi Communications, Inc. | Reduced signal loss surge protection circuit |
| TWM313372U (en) * | 2006-11-01 | 2007-06-01 | Polytronics Technology Corp | Over-current and over-voltage protection assembly apparatus |
| US8179655B2 (en) | 2008-03-28 | 2012-05-15 | Pulse Electronics, Inc. | Surge protection apparatus and methods |
| US9041188B2 (en) * | 2012-11-10 | 2015-05-26 | Vishay General Semiconductor Llc | Axial semiconductor package |
| JP6330689B2 (ja) * | 2015-02-19 | 2018-05-30 | 株式会社オートネットワーク技術研究所 | 電気接点対およびコネクタ用端子対 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3975664A (en) * | 1975-07-28 | 1976-08-17 | Reliable Electric Company | Line protector for communication circuit |
| US4631805A (en) * | 1981-03-23 | 1986-12-30 | Motorola Inc. | Semiconductor device including plateless package fabrication method |
| US4774558A (en) * | 1984-03-05 | 1988-09-27 | Hughes Aircraft Company | Thermally-activated, shorting diode switch having non-operationally-alterable junction path |
| JPS61150617A (ja) * | 1984-12-24 | 1986-07-09 | 日本電信電話株式会社 | サ−ジ防護回路 |
| GB8713440D0 (en) * | 1987-06-09 | 1987-07-15 | Texas Instruments Ltd | Semiconductor device |
| US4783428A (en) * | 1987-11-23 | 1988-11-08 | Motorola Inc. | Method of producing a thermogenetic semiconductor device |
| JPH03263363A (ja) * | 1990-02-23 | 1991-11-22 | Fuji Electric Co Ltd | 半導体装置 |
| US5150271A (en) * | 1990-08-21 | 1992-09-22 | Texas Instruments Incorporated | Telecommunication equipment protector |
| US5130882A (en) * | 1991-04-12 | 1992-07-14 | The United States Of America As Represented By The Secretary Of The Air Force | Multilayer circuit board transient protection device |
| US5224008A (en) * | 1991-06-25 | 1993-06-29 | Texas Instruments Incorporated | Surge protection device and system |
-
1992
- 1992-12-07 US US07/987,038 patent/US5327318A/en not_active Expired - Fee Related
-
1993
- 1993-03-11 US US08/029,861 patent/US5334553A/en not_active Expired - Fee Related
- 1993-11-30 JP JP5300196A patent/JPH06261448A/ja active Pending
- 1993-12-03 DE DE69308497T patent/DE69308497T2/de not_active Expired - Fee Related
- 1993-12-03 EP EP93309728A patent/EP0601809B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69308497T2 (de) | 1997-06-12 |
| EP0601809B1 (en) | 1997-03-05 |
| EP0601809A1 (en) | 1994-06-15 |
| US5334553A (en) | 1994-08-02 |
| US5327318A (en) | 1994-07-05 |
| DE69308497D1 (de) | 1997-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100342589B1 (ko) | 반도체 전력 모듈 및 그 제조 방법 | |
| US7489229B2 (en) | Fuse component | |
| EP0358077B1 (en) | Semiconductor device and method of forming it | |
| EP0472405A2 (en) | Telecommunication equipment protector | |
| JPH0785500B2 (ja) | カプセル封じされた半導体パツケージ | |
| JPS61241959A (ja) | 半導体モジユ−ル | |
| CN101233585A (zh) | 具有热耦合mov过电压元件和pptc过电流元件的电路保护装置 | |
| TW200820534A (en) | Leadless integrated circuit protection device | |
| US10446488B1 (en) | Vertically-connected packageless fuse device | |
| US5327318A (en) | Telecommunication equipment protector | |
| CN113224738B (zh) | 具有嵌入式熔断器的浪涌保护装置 | |
| US4067041A (en) | Semiconductor device package and method of making same | |
| CN112802825B (zh) | 半导体装置 | |
| US6980411B2 (en) | Telecom circuit protection apparatus | |
| CN115084101A (zh) | 具有临时esd保护元件的半导体封装 | |
| JP3904934B2 (ja) | 半導体装置 | |
| US20050248039A1 (en) | Semiconductor device | |
| EP0671766A1 (en) | Semiconductor package and method | |
| CN213601828U (zh) | 保护元件 | |
| US20190198203A1 (en) | Surface-mountable thin film resistor network | |
| JP2022546621A (ja) | 過熱保護デバイスおよびバリスタ | |
| JP3848350B2 (ja) | 半導体装置 | |
| JP3446829B2 (ja) | 半導体装置 | |
| CN212907259U (zh) | 一种新型热保护压敏电阻 | |
| KR100356928B1 (ko) | 정전기방전보호를갖는회로보드 |