JPH0626281B2 - 集中定数型アイソレータ - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＶＨＦ，ＵＨＦ，ＳＨＦ帯などにおいて用い
られる集中定数型アイソレータに関するものである。

（従来の技術） 従来の集中定数型アイソレータの側面図を第５図に、平
面図を第６図に、中心導体の平面図を第７図に示す。こ
の従来例は、第７図に示すように円板状のシールド板２
０１より放射状に３本の中心導体２０２が突出し、更に
その先に端子２０３が形成されている一体物を用い、そ
のシールド板２０１上にフェライトコア２０４を配置
し、中心導体２０２の１つを折り曲げ、その上に絶縁シ
ート２０５を配置し、更に次の中心導体２０２の１つを
折り曲げ、その上に絶縁シート２０５を配置し、残りの
中心導体２０２を折り曲げて中心導体部を構成し、この
中心導体部をセラミック基板２０６に形成されたフェラ
イトコア収納孔２１２に収納している。このセラミック
基板２０６の一面には、静電容量を構成するための厚膜
導体２０７が形成され、又１つの厚膜導体２０７には、
厚膜抵抗２０９が接続され、その厚膜抵抗２０９はアー
ス電極２１０と接続されており、そのアース電極２１０
はスルーホール２１３によって、そのセラミック基板２
０６の裏面に形成されている厚膜導体２０８と導通して
いる。このセラミック基板２０６をアース台２１１に配
置し、各中心導体２０２の端子２０３をセラミック基板
２０６の静電容量構成用の厚膜導体２０７に接続し、そ
の端子２０３がセラミック基板２０６外まで突出し、入
出力端子となっている。このフェライトコア２０４に直
流磁界を印加する永久磁石を配置して、集中定数型アイ
ソレータとしている。

（発明が解決しようとする課題） 従来の集中定数型アイソレータは、他の電子部品に比較
して大型であるため、小型化の要求が強い。従来の集中
定数型アイソレータを小型化するためには、セラミック
基板の厚みを薄くする方法がある。しかし、現状でもか
なり小型化の努力がなされており、あまり薄くすると取
扱い上で破損しやすく、特にフェライトコア収納孔より
破損するとか、又放熱面積が減少するといった問題があ
った。

本発明は、上記の事を鑑みて、セラミック基板の強度を
補強し、放熱面積を改善した小型の集中定数型アイソレ
ータを提供することを目的とするものである。

（課題を解決するための手段） 本発明は、フェライトコアの収納孔を有する１層以上の
セラミック基板に１枚のフェライトコアを収納し、フェ
ライトコアの収納孔のない１層のセラミック基板上に積
層するものである。

（実施例） 本発明に係る一実施例の斜視図を第１図に、断面図を第
２図に示す。また、この一実施例の２つのセラミック基
板を積層した斜視図を第３図に、又フェライトコアの収
納孔のないセラミック基板の斜視図を第４図に示す。こ
の実施例について説明する。この実施例は、２つのセラ
ミック基板を用いており、１つのセラミック基板１０１
は、、第４図に示すように、一面にシールド板の役目を
する円形の厚膜導体１０２と静電容量を構成するための
厚膜導体１０３，１０４及びダミー抵抗のアース用厚膜
導体１０５が形成され、その裏面には、ほぼ一面に厚膜
導体１０６が形成されている。この裏面の厚膜導体１０
６と一面の厚膜導体１０２，１０３，１０５とはスルー
ホール１０９にて導通している。もう１つのセラミック
基板１０７は、第３図に１つのセラミック基板１０１上
に積層した斜視図を示すように、フェライトコアの収納
孔１０８が形成されており、一面に静電容量を構成する
ための厚膜導体１１０，１１１が形成され、中心導体の
アースをとる厚膜導体１１４、ダミー抵抗のアース用の
厚膜導体１１３が形成され、１つの厚膜導体１１０とダ
ミー抵抗のアース用の厚膜導体１１３との間に厚膜抵抗
（ＲｕＯ_２）１１２が形成されている。このセラミック
基板１０７と上記セラミック基板１０１とを積層したと
き、セラミック基板１０７の一面の厚膜導体とセラミッ
ク基板１０１の一面の厚膜導体との間で、厚膜導体１１
１を厚膜導体１０４、厚膜導体１１３と厚膜導体１０５
はスルーホール１０９にて導通するように構成され、更
にセラミック基板１０７の厚膜導体１１４は、セラミッ
ク基板１０１のシールド板の役目をする円形の厚膜導体
１０２より突出している突出部１１５とスルーホール１
０９にて導通するように構成されている。この２つのセ
ラミック基板の積層を圧延鋼からなるアース台１１６上
に配置し、フェライトコアの収納孔１０８にフェライト
コア１１７を収納し、１つの中心導体１１８の一端を厚
膜導体１１４に接続し、他端をフェライトコア１１７を
はさんで対向する厚膜電極１１０，１１１に接続し、そ
の中心導体１１８上に絶縁シート１２０を配置し、次に
もう１つの中心導体１１８を配置し、一端を厚膜導体１
１４に、他端をフェライトコア１１７をはさんで対向す
る厚膜導体１１０，１１１に接続し、更にその上に絶縁
シート１２０を配置し、次に残りの中心導体１１８を配
置し、一端を厚膜導体１１４に、他端をフェライトコア
１１７をはさんで対向する厚膜導体１１０，１１１に接
続する。この中心導体１１８のうち、２つの中心導体１
１８の端部が突出して端子１１９を構成している。そし
て、フェライトコア１１７に直流磁界を印加する永久磁
石を配置して、集中定数型アイソレータを得た。この実
施例の静電容量の接続の等価回路を第８図に示す。厚膜
導体１０３と厚膜導体１１０との間で静電容量Ｃ_１を、
厚膜導体１０４と第１のセラミック基板１０１の裏面の
アース用電極との間で静電容量Ｃ_２を形成している。こ
の実施例において、セラミック基板としては、アルミ
ナ、Ｂａ−Ｔｉ−Ｓｍ系、Ｂａ−Ｔｉ−Ｎｄ系のセラミ
ックを用いれば良く、厚膜導体としては、Ａｇ−Ｐｄ
系、Ａｇ，Ｃｕ等を用いれば良い。

この実施例により、フェライトコア収納孔を有するセラ
ミック基板を、フェライトコア収納孔のないセラミック
基板と積層することにより、強度の補強を行うことがで
きるものである。また、基板面積も増し、放熱面積を広
げることができる。

また、上記実施例は、従来の中心導体のように、折り曲
げる作業が必要ないため、組立作業も簡単である。

また、上記実施例では、フェライトコアの収納孔を有す
るセラミック基板は１層であったが、２層で構成しても
良い。

（発明の効果） 本発明により、セラミック基板の強度を確保し、放熱面
積も確保しながら集中定数型アイソレータの小型化がで
きるものであり、又組立作業も簡便化したものである。

【図面の簡単な説明】 第１図は、本発明に係る一実施例の斜視図であり、第２
図は、本発明に係る一実施例の断面図であり、第３図
は、セラミック基板の積層体の斜視図であり、第４図
は、フェライトコアの収納孔のないセラミック基板の斜
視図であり、第５図は、従来例の断面図であり、第６図
は、従来例の平面図であり、第７図は、従来例の中心導
体の平面図であり、第８図は、本発明に係る一実施例の
静電容量の等価回路である。 １０１，１０７……セラミック基板、１０２，１０３，
１０４，１０５，１０６，１１０，１１１，１１３，１
１４……厚膜導体、１０８……フェライトコアの収納
孔、１０９……スルーホール、１１２……厚膜抵抗、１
１６……アース台、１１７……フェライトコア、１１８
……中心導体、１１９……端子、１２０……絶縁シー
ト。

Claims (1)

【特許請求の範囲】
1. 【請求項１】第一のセラミック基板１０１の裏面に、ほ
   ぼ全面にアース用電極、表面に該アース用電極とスルー
   ホールで導通し、フェライトコアの外径とほぼ同一の円
   形のシールド用厚膜導体１０２、該シールド用厚膜導体
   １０２の周囲に前記アース用電極とスルーホールで導通
   し、第２のセラミック基板の表面に形成される厚膜導体
   との間で静電容量を形成するための厚膜導体１０３、及
   び前記アース用電極とスルーホールで導通し、第２のセ
   ラミック基板に形成される厚膜抵抗をアース接続するた
   めの厚膜導体１０５を有し、この第１のセラミック基板
   １０１上に、中央にフェライトコア収納孔を有する第２
   のセラミック基板１０７を積層し、この第２のセラミッ
   ク基板１０７の表面に、第１のセラミック基板１０１の
   厚膜導体１０３との間で静電容量を形成するための厚膜
   導体１１０、第１のセラミック基板１０１の円形のシー
   ルド用厚膜導体１０２とスルーホールで導通する中心導
   体接続用の厚膜導体１１４、及び該厚膜導体１１０の一
   つには厚膜抵抗１１２が接続され、該厚膜抵抗１１２は
   第１のセラミック基板１０１の厚膜導体１０５とスルー
   ホールで導通したアース用厚膜導体１１３と接続され、
   第２のセラミック基板１０７の収納孔にフェライトコア
   を配置し、該フェライトコア上を横切り互いに絶縁状態
   で配置され、一端を前記第２のセラミック基板１０７の
   厚膜導体１１４に、他端を静電容量構成用の厚膜導体１
   １０に接続された３つの中心導体を有し、前記フェライ
   トコアに直流磁界を印加する永久磁石を備えたことを特
   徴とする集中定数型アイソレータ。