JPH06266675A - データ転送装置及びマルチプロセッサシステム - Google Patents

Abstract

(57)【要約】 【目的】 ホストプロセッサと複数のプロセッサエレメ
ントとの間でデータの分散・配置・収集を行なうシステ
ムにおいて、ハードウエアの削減とデータ転送の効率化
を図る。 【構成】 データ受信装置２００の制御パラメータ保持
手段２０４及び固有認識番号保持手段２０３に、データ
送信装置１００により、転送配列データに関する制御パ
ラメータと受信装置に割り当てられた固有認識番号とを
予め設定する。データ送信装置１００からストローブ信
号１２に同期してデータバス１１上に順次送出されるデ
ータは、制御パラメータ及び固有認識番号に基づいて転
送許可判定手段２０５から出力されるデータ転送許可信
号１９に応じて、第１ポート制御手段２０６によりデー
タ保持手段２０８に選択的に取り込まれる。データ保持
手段２０８のデータは、第２ポート制御手段２１０及び
離散アドレス生成手段２１１の制御によりデータ記憶手
段２０１に書き込まれる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理装置における
データ転送のための装置に関し、更に詳しくいえば、複
数のデータ転送装置を用いたマルチプロセッサシステム
に関するものである。

【０００２】

【従来の技術】近年、計算機の処理能力向上のために複
数のプロセッサから構成されるマルチプロセッサシステ
ムが注目されている。マルチプロセッサシステムは、各
々プロセッサとデータ転送装置とを備えた複数のプロセ
ッサエレメントを相互結合網（例えば、富田真治：並列
計算機構成論，昭晃堂，pp．69-99 参照）によって互い
に結合してなる計算機であり、近年数多くのマルチプロ
セッサシステムが発表されている（例えば、H.Kadota e
t al.,"VLSI Parallel Computer with Data Transfer N
etwork:ADENA," Proc. of 1989 International Confere
nce on ParallelProcessing, Aug.1989, pp.I-319-22
）。

【０００３】マルチプロセッサシステムでは、１プロセ
ッサが管理する逐次データを複数のプロセッサエレメン
トに分散・配置して並列形式で演算処理させることによ
り処理の高速化を図ることが行なわれている。ホストプ
ロセッサが逐次処理、演算に関連した初期データの管理
及び入出力データの管理を行ない、並列事象の演算を実
施する場合には複数のプロセッサエレメントにホストプ
ロセッサよりデータの分散・配置を実行する。またホス
トプロセッサが並列演算結果データを用いて逐次演算を
実施する場合には、複数のプロセッサエレメントよりデ
ータ収集を実行する必要がある。

【０００４】例えば、次に示す演算式（１），（２），
（３）の順序で配列データの演算を実行する場合がそれ
に相当する。 ｂ(i,j,k) ＝ａ(i,j,k) ＋２．５ （１） ｓｕｍ＝ｓｕｍ＋ｂ(i,j,k) ＊ｃ(i,j,k) （２） ｄ(i,j,k) ＝ｄ(i,j,k) ＊ｓｕｍ （３） ただし、いずれの演算式でも１≦ｉ≦ｉmax ，１≦ｊ≦
ｊmax ，１≦ｋ≦ｋmax である。

【０００５】通常、演算対象となる上記演算式（１）〜
（３）で演算に使用される配列データａ，ｂ，ｃ，ｄ
は、ホストプロセッサのメモリに管理されている。演算
式（１），（３）は各々並列実行可能である。演算式
（１）を実行する際には、ホストプロセッサが複数のプ
ロセッサエレメントにデータを分散・配置し、各プロセ
ッサエレメントに演算式（１）に関する並列演算を実行
させる。演算式（２）は該並列演算の結果を使用して逐
次演算を実行するものであるため、ホストプロセッサ又
はプロセッサエレメントのうちの１つにデータを収集す
る必要がある。そのため、プロセッサエレメントのデー
タは逐次演算を実行するプロセッサに収集される。演算
式（３）の実行は、並列処理が可能であるので、演算式
（１）の場合と同様に各プロセッサエレメントにデータ
を分散・配置して行なう。

【０００６】演算に係る配列データの具体的な割り当て
方法の一例（岡林一郎ほか：並列計算機ＡＤＥＮＡにお
けるネットワークの構成とＶＬＳＩによる実現，信学技
報ＩＣＤ89-152，電子情報通信学会，1989）によれば、
３次元配列データの３方向添字のうちの２方向の添字に
対応して各々２つの固有認識番号が割り付けられたプロ
セッサエレメントに配列データを割り当てる。

【０００７】以下、図１３〜図１５を参照しながら、従
来のマルチプロセッサシステムにおけるデータの分散・
配置・収集に関する動作について説明する。

【０００８】図１３は、従来のマルチプロセッサシステ
ムの構成図である。同図において、９００はホストプロ
セッサである。９１０はプロセッサエレメントである。
９２０−１〜９２０−４は所定数のプロセッサエレメン
トからなるプロセッサエレメントグループである。９３
０−１〜９３０−４はホストプロセッサからの指示に応
じて所定のプロセッサエレメントグループ９２０−１〜
９２０−４を選択するサブプロセッサである。９４０は
ホストプロセッサ９００からの指示に応じて所定のサブ
プロセッサ９３０−１〜９３０−４の内部スイッチを所
定のプロセッサエレメントグループ９２０−１〜９２０
−４に接続するための切り替え制御回路である。５０は
ブロードキャストバス、５１−１〜５１−４は各プロセ
ッサエレメントグループ９２０−１〜９２０−４のサブ
ブロードキャストバスである。

【０００９】このような構成は、例えば特開昭６１−１
３９８６８号公報に従来技術として示されている。L.Bo
rrmann,M.Herdieckerhoff,"Parallel Processing Perfo
rmance in a Linda System," Proc. of 1989 Internati
onal Conference on Parallel Processing, Aug.1989,
pp.I-151-53 にも同様の構成が示されている。

【００１０】図１３の構成によれば、プロセッサエレメ
ントグループ９２０−１〜９２０−４内の各プロセッサ
エレメント９１０は、サブブロードキャストバス５１−
１〜５１−４を介してサブプロセッサ９３０−１〜９３
０−４に各々接続される。サブプロセッサ９３０−１〜
９３０−４は、更にブロードキャストバス５０を介して
ホストプロセッサ９００に接続される。ホストプロセッ
サ９００と特定のプロセッサエレメント９１０との間で
データ転送を行なう場合には、ホストプロセッサ９００
はサブプロセッサ９３０−１〜９３０−４にバス接続の
ための切り替え制御回路９４０に指示し、切り替え制御
回路９４０は指定のサブプロセッサ９３０−１〜９３０
−４に指示してブロードキャストバス５０とサブブロー
ドキャストバス５１−１〜５１−４との接続を行なう。
更にサブプロセッサ９３０−１〜９３０−４は、特定の
プロセッサエレメント９１０を指定してデータ転送を実
施する。

【００１１】図１４は、パケット転送によるデータ分散
・配置・収集を行なう場合に使用されるデータパケット
の形式を示した図である。同図において、６０は同期フ
ラグ、６１は宛先アドレスである。宛先アドレス６１
は、宛先プロセッサエレメントグループアドレス６２と
宛先プロセッサエレメントアドレス６３とで構成され
る。６４はデータを表わす。

【００１２】図１５は、図１４のデータパケットを使用
してデータ転送を実施するための従来のマルチプロセッ
サシステムの構成図である。図１５において、９００は
ホストプロセッサである。９５１はホストプロセッサの
メモリ、９５２はホストプロセッサのデータ転送装置、
７０は内部バスである。９５３はデータ送信制御を実行
するデータ送信制御手段である。９５４はデータ転送装
置９５２のデータ送信時のパケットを生成するパケット
生成付加手段である。９５５はデータ受信制御を実行す
るデータ受信制御手段である。９５６は受信パケットの
分解及びコマンド認識を行なうパケット認識手段であ
る。９５７はパケット中の宛先アドレスを順次取り出し
てデータを分類するデータ分類手段である。

【００１３】９２０−１〜９２０−４は、複数のプロセ
ッサエレメント９１０からなるプロセッサエレメントグ
ループである。各プロセッサエレメント９１０におい
て、９６１はメモリ、９６２はデータ転送装置、７１は
内部バスである。９６３は、プロセッサエレメントのデ
ータ送信制御を実行するデータ送信制御手段である。９
６４は、データ送信に係るパケットを生成するパケット
生成付加手段である。９６５は、データ受信制御を実行
するデータ受信制御手段である。９６６は、受信パケッ
トの分解及びコマンド認識を行なうパケット認識手段で
ある。

【００１４】５０はブロードキャストバス、５１−１は
プロセッサエレメントグループ９２０−１内のサブブロ
ードキャストバスである。９３０−１〜９３０−４は、
ホストプロセッサ９００と各プロセッサエレメントグル
ープ９２０−１〜９２０−４との間に介在したサブプロ
セッサである。９４０は、図１３の場合と同様の切り替
え制御回路である。

【００１５】図１５において、ホストプロセッサ９００
が複数のプロセッサエレメントグループ９２０−１〜９
２０−４のプロセッサエレメント９１０にデータの分散
・配置を行なう場合には、各プロセッサエレメント９１
０にプロセッサエレメントの固有認識番号ＰＩＤとプロ
セッサエレメントグループの固有認識番号ＧＩＤとを予
め保持させる。ホストプロセッサ９００のデータ転送装
置９５２中のパケット生成付加手段９５４は、図１４に
示すように、パケットの宛先アドレス６１として相手の
認識番号（宛先プロセッサエレメントグループアドレス
６２及び宛先プロセッサエレメントアドレス６３）を生
成してこれをデータ６４に付加し、データ送信制御手段
９５３によりデータ送信を実行する。

【００１６】各プロセッサエレメント９１０では、ホス
トプロセッサ９００より一斉に送信されたデータパケッ
トをデータ受信制御手段９６５により受信し、受信した
データパケットが自分に与えられたものか否かをパケッ
ト認識手段９６６が判定する。そして判定結果が真の
時、ブロードキャストバス５０からサブブロードキャス
トバス５１−１を通じてデータ受信制御手段９６５がデ
ータを読み込み、メモリ９６１にデータを書き込む。前
記判定結果が偽の時は、データの受信を受け付けない。

【００１７】逆にプロセッサエレメント９１０がホスト
プロセッサ９００に対してデータを送信する場合には、
複数のプロセッサエレメント同時刻にデータパケットを
生成してこれを送信することはできない。データの競合
が生じるからである。そのため、ホストプロセッサ９０
０のデータ受信制御手段９５５が切り替え制御回路９４
０を介してサブプロセッサ９３０−１〜９３０−４中の
１つ（例えば９３０−１）を指定して、ブロードキャス
トバス５０とサブブロードキャストバス５１−１との間
で、プロセッサグループ９２０−１とのバス接続を行な
う。バス接続が行なわれたプロセッサエレメント９１０
では、パケット生成付加手段９６４がデータパケットの
生成を行ない、データ送信制御手段９６３によりデータ
送信を行なう。この場合、パケット生成付加手段９６４
において生成されるパケットにはデータの格納順序が付
与される。

【００１８】このような方法は、前掲の特開昭６１−１
３９８６８号公報に他の従来技術として示されており、
データパケットを使用してマルチプロセッサシステムに
おけるデータ分散・配置・収集の効率化を図ったもので
ある。

【００１９】

【発明が解決しようとする課題】一般に従来のマルチプ
ロセッサシステムにおいてデータの分散・配置・収集を
実行させるための方式としては、以上に説明したとお
り、（１）ブロードキャストバスを各々に構成する方式
と、（２）パケット制御方式とが主である。

【００２０】しかしながら、上記のような構成では、図
１３の構成から見ても明かなように各プロセッサに各々
制御ポート及びスイッチ機構が必要となるため、システ
ムが複雑化する傾向にある。また、バスのスイッチング
を１つのホストプロセッサ９００が集中管理するため、
スイッチ制御用の信号線が多くなりかつプロセッサの増
加に比例して長くなる傾向になり、その信号制御線を制
御するプロセッサに制御に関連するタスクが集中してし
まう。また各プロセッサを多ポートにすれば、ポート数
が多くなりポート制御の複雑化、プロセッサの構成の複
雑化は益々避けられなくなる。

【００２１】また、図１５のパケット方式では、データ
転送のたびに長いパケットデータを転送しなければなら
ない。つまり、余分なデータをブロードキャストバス５
０に送出する必要があり、特にデータ長が短い場合に
は、パケットデータのオーバーヘッドすなわちパケット
の受信、アドレス照合、パケットの廃棄等のオーバーヘ
ッドが不必要に大きくなり、その結果データ転送の効率
低下を招くという問題点があった。データ転送に関連し
ないプロセッサエレメントグループを電気的に切断した
場合でもこの状況は変わらず、再接続後には再度パケッ
トによる制御認識をすべてのプロセッサが実施する必要
がある。

【００２２】また、ホストプロセッサ９００がプロセッ
サエレメント９１０に対してデータ送信を行なうデータ
の分散・配置においてはデータパケットのみで判定を実
施することが可能ではあるが、プロセッサエレメント９
１０のデータをホストプロセッサ９００に収集する場合
はデータの集中が発生するため、ホストプロセッサ９０
０は、予め定めた手法でプロセッサエレメント９１０を
指定し、かつ受信データパケットに従ってデータの分類
作業を行なう必要がある。データの分類作業をするデー
タ分類手段９５７を使用せずにメモリ９５１へのデータ
書き込みを実施する方法もあるが、いずれにしてもプロ
セッサエレメントグループ９２０−１〜９２０−４の選
択にかかるハードウエアは必要であり、ホストプロセッ
サ９００とプロセッサエレメント９１０の各々のデータ
転送装置９５２，９６２のハードウエアの増加及びブロ
ードキャストバス５０における経路選択ハードウエアを
必要とし、結果としてハードウエアの複雑化を生むとい
う問題点を有していた。

【００２３】本発明の目的は、特別なスイッチ制御やパ
ケット制御によらず、高効率のデータ分散・配置・収集
を実施するための新規な機構を実現することにある。

【００２４】

【課題を解決するための手段】上記目的を達成するた
め、本発明では、パケット中の宛先アドレスに相当する
認識番号アドレスを各プロセッサエレメント内で独自に
生成しながらデータ転送を実施する構成を採用すること
とした。

【００２５】具体的に説明すると、請求項１の発明は、
データ送信装置よりデータバスを介して送信される配列
データを選択的に受信しかつ該受信した配列データをデ
ータ記憶手段に書き込むためのデータ受信装置であっ
て、次のようなデータ保持手段、データ保持制御手段、
データ更新認識手段、固有認識番号保持手段、制御パラ
メータ保持手段、転送許可判定手段、第１ポート制御手
段、離散アドレス生成手段及び第２ポート制御手段を備
えた構成を採用したものである。すなわち、データ保持
手段は、データバスより取り込まれたデータを一時的に
保持するものである。データ保持制御手段は、データ保
持手段のデータの読み書きを制御する。データ更新認識
手段は、データ送信装置から送出されるストローブ信号
により、データバス上のデータが更新されたことを認識
するものである。固有認識番号保持手段は、データ受信
装置に割り当てられた固有認識番号を保持する。制御パ
ラメータ保持手段は、受信すべき配列データの範囲に関
する制御パラメータを予め保持しておく。転送許可判定
手段は、制御パラメータ保持手段が保持している制御パ
ラメータを計数の限界値としてかつデータ更新認識手段
がデータの更新を認識するたびに計数値を認識番号アド
レスとして更新する計数手段と、固有認識番号保持手段
が保持している固有認識番号と前記認識番号アドレスと
が一致した場合にかぎりデータ転送許可信号を出力する
ための比較器とを有するものである。第１ポート制御手
段は、転送許可判定手段から出力されるデータ転送許可
信号に従ってデータバス上のデータの取り込みを制御す
る。離散アドレス生成手段は、データ記憶手段への書き
込みアドレスを生成する。第２ポート制御手段は、デー
タ保持制御手段にデータの読み出しを指示し、かつデー
タ保持手段から読み出されたデータをデータ記憶手段へ
書き込むものである。

【００２６】請求項２の発明は、データ記憶手段に格納
されている配列データをデータバスを介してデータ受信
装置へ送信するためのデータ送信装置であって、次のよ
うなデータ保持手段、データ保持制御手段、データ更新
認識手段、固有認識番号保持手段、制御パラメータ保持
手段、転送許可判定手段、第１ポート制御手段、離散ア
ドレス生成手段及び第２ポート制御手段を備えた構成を
採用したものである。すなわち、データ保持手段は、デ
ータバスへ送出すべきデータを一時的に保持するもので
ある。データ保持制御手段は、データ保持手段のデータ
の読み書きを制御する。データ更新認識手段は、データ
受信装置が受信可能になるたびに該データ受信装置から
送出されるストローブ信号により、データバス上のデー
タが更新可能であることを認識するものである。固有認
識番号保持手段は、データ送信装置に割り当てられた固
有認識番号を保持する。制御パラメータ保持手段は、送
信すべき配列データの範囲に関する制御パラメータを予
め保持しておく。転送許可判定手段は、制御パラメータ
保持手段が保持している制御パラメータを計数の限界値
としてかつデータ更新認識手段がデータ更新可能である
ことを認識するたびに計数値を認識番号アドレスとして
更新する計数手段と、固有認識番号保持手段が保持して
いる固有認識番号と前記認識番号アドレスとが一致した
場合にかぎりデータ転送許可信号を出力するための比較
器とを有するものである。第１ポート制御手段は、転送
許可判定手段から出力されるデータ転送許可信号に従っ
て、データ保持手段が保持しているデータのデータバス
への送出を制御する。離散アドレス生成手段は、データ
記憶手段の読み出しアドレスを生成する。第２ポート制
御手段は、データ記憶手段からデータを読み出し、かつ
該読み出したデータのデータ保持手段への書き込みをデ
ータ保持制御手段に指示するものである。

【００２７】請求項３の発明は、請求項１の発明に係る
データ受信装置と請求項２の発明に係るデータ送信装置
とを１つのデータ転送装置に持たせたものである。

【００２８】請求項４の発明は、各々プロセッサとデー
タを格納するためのメモリとを備えた複数のプロセッサ
エレメントと、該プロセッサエレメントの各々に相互通
信可能に結合された他のプロセッサとを備えたマルチプ
ロセッサシステムにおいて、各プロセッサエレメントに
請求項１記載のデータ受信装置及び請求項２記載のデー
タ送信装置のうちの少なくとも一方を有するデータ転送
装置を備えさせたものである。

【００２９】請求項５の発明は、データ送信装置よりデ
ータバスを介して送信される配列データを選択的に受信
しかつ該受信した配列データをデータ記憶手段に書き込
むためのデータ受信装置であって、次のようなデータ保
持手段、データ保持制御手段、データ更新認識手段、固
有認識番号保持手段、制御パラメータ保持手段、転送許
可判定手段、第１ポート制御手段、離散アドレス生成手
段及び第２ポート制御手段を備えた構成を採用したもの
である。すなわち、データ保持手段は、データバスより
取り込まれたデータを一時的に保持するものである。デ
ータ保持制御手段は、データ保持手段のデータの読み書
きを制御する。データ更新認識手段は、データ送信装置
から送出されるストローブ信号により、データバス上の
データが更新されたことを認識するものである。固有認
識番号保持手段は、データ受信装置に割り当てられた固
有認識番号を保持する。制御パラメータ保持手段は、受
信すべき配列データの範囲に関する制御パラメータを予
め保持しておく。転送許可判定手段は、データ更新認識
手段がデータの更新を認識するたびに計数値を更新する
第１の計数手段と、該第１の計数手段の計数値が制御パ
ラメータ保持手段の保持パラメータで示される限界値に
達するまで予め設定された折り返し値を計数の限界値と
してかつデータ更新認識手段がデータの更新を認識する
たびに認識番号アドレスを更新するように巡回計数を行
なう第２の計数手段と、固有認識番号保持手段が保持し
ている固有認識番号と前記認識番号アドレスとが一致し
た場合にかぎりデータ転送許可信号を出力するための比
較器とを有するものである。第１ポート制御手段は、転
送許可判定手段から出力されるデータ転送許可信号に従
ってデータバス上のデータの取り込みを制御する。離散
アドレス生成手段は、データ記憶手段への書き込みアド
レスを生成する。第２ポート制御手段は、データ保持制
御手段にデータの読み出しを指示し、かつデータ保持手
段から読み出されたデータをデータ記憶手段へ書き込む
ものである。

【００３０】請求項６の発明は、データ記憶手段に格納
されている配列データをデータバスを介してデータ受信
装置へ送信するためのデータ送信装置であって、次のよ
うなデータ保持手段、データ保持制御手段、データ更新
認識手段、固有認識番号保持手段、制御パラメータ保持
手段、転送許可判定手段、第１ポート制御手段、離散ア
ドレス生成手段及び第２ポート制御手段を備えた構成を
採用したものである。すなわち、データ保持手段は、デ
ータバスへ送出すべきデータを一時的に保持するもので
ある。データ保持制御手段は、データ保持手段のデータ
の読み書きを制御する。データ更新認識手段は、データ
受信装置が受信可能になるたびに該データ受信装置から
送出されるストローブ信号により、データバス上のデー
タが更新可能であることを認識するものである。固有認
識番号保持手段は、データ送信装置に割り当てられた固
有認識番号を保持する。制御パラメータ保持手段は、送
信すべき配列データの範囲に関する制御パラメータを予
め保持しておく。転送許可判定手段は、データ更新認識
手段がデータ更新可能であることを認識するたびに計数
値を更新する第１の計数手段と、該第１の計数手段の計
数値が制御パラメータ保持手段の保持パラメータで示さ
れる限界値に達するまで予め設定された折り返し値を計
数の限界値としてかつデータ更新認識手段がデータ更新
更新可能であることを認識するたびに認識番号アドレス
を更新するように巡回計数を行なう第２の計数手段と、
固有認識番号保持手段が保持している固有認識番号と前
記認識番号アドレスとが一致した場合にかぎりデータ転
送許可信号を出力するための比較器とを有するものであ
る。第１ポート制御手段は、転送許可判定手段から出力
されるデータ転送許可信号に従って、データ保持手段が
保持しているデータのデータバスへの送出を制御する。
離散アドレス生成手段は、データ記憶手段の読み出しア
ドレスを生成する。第２ポート制御手段は、データ記憶
手段からデータを読み出し、かつ該読み出したデータの
データ保持手段への書き込みをデータ保持制御手段に指
示するものである。

【００３１】請求項７の発明は、プロセッサとデータを
格納するためのメモリと請求項５の発明に係るデータ受
信装置及び請求項６の発明に係るデータ送信装置を有す
るデータ転送装置とをそれぞれ備えたｎ個のプロセッサ
エレメントと、データの入出力を実行するためのｍ個の
外部デバイスと、前記ｎ個のプロセッサエレメントをｍ
個のグループに分けたプロセッサエレメントグループの
各々と前記ｍ個の外部デバイスとの間のバス接続を制御
するためのｍ個の通信ポートとを備えたマルチプロセッ
サシステムの構成を採用したものである。

【００３２】

【作用】請求項１の発明によれば、配列データの転送範
囲に関する制御パラメータがデータ受信装置の制御パラ
メータ保持手段に予め設定される。この設定は、データ
送信装置よりデータバスを通じてパラメータを１度だけ
転送することにより又はデータ受信装置自身がパラメー
タを独自に設定することにより行なわれる。制御パラメ
ータの設定後、データ送信装置は、ストローブ信号とそ
れに同期したデータとの送出を行なう。データ受信装置
は、ストローブ信号を受信するたびに転送許可判定手段
を動作させ、データ受信の可否に関する判定をデータ送
信装置から独立して実施する。これにより、複雑なパケ
ット制御を採用しなくとも高効率のデータ分散・配置が
可能となる。また、データ転送先の選択に関するスイッ
チ機構を特に必要としない。

【００３３】請求項２の発明によれば、配列データの転
送範囲に関する制御パラメータがデータ送信装置の制御
パラメータ保持手段に予め設定される。この設定は、デ
ータ受信装置よりデータバスを通じてパラメータを１度
だけ転送することにより又はデータ送信装置自身がパラ
メータを独自に設定することにより行なわれる。制御パ
ラメータの設定後、データ受信装置は、データの受信が
可能な場合にストローブ信号を送出する。データ送信装
置は、ストローブ信号を受信するたびに転送許可判定手
段を動作させ、データ送信の可否に関する判定をデータ
受信装置から独立して実施する。これにより、複雑なパ
ケット制御を採用しなくと高効率のデータ収集が可能と
なる。また、データ転送元の選択に関するスイッチ機構
を特に必要としない。

【００３４】請求項３の発明によれば、高効率のデータ
分散・配置・収集に関する制御を実施することができ
る。

【００３５】請求項４の発明によれば、１回の制御パラ
メータ設定によって、複数のプロセッサがデータ送受信
の可否に関する判定を各々独自に実施することができ
る。したがって、パケット制御によらず、高効率のデー
タ分散・配置・収集を実現できる。

【００３６】請求項５の発明によれば、転送終了判定の
ための第１の計数手段に加えて巡回計数のための第２の
計数手段を転送許可判定手段に設けたので、データ受信
装置への多重データ割当てを実施した場合でも、データ
の分散・配置に際してデータ受信装置がデータ受信の可
否判定を独自に実行することができる。

【００３７】請求項６の発明によれば、転送終了判定の
ための第１の計数手段に加えて巡回計数のための第２の
計数手段を転送許可判定手段に設けたので、データ送信
装置への多重データ割当てを実施した場合でも、データ
収集に際してデータ送信装置がデータ送信の可否判定を
独自に実行することができる。

【００３８】請求項７の発明によれば、データ送受信の
可否判定を独自に実行するデータ転送装置をそれぞれ備
えたｎ個のプロセッサエレメントをｍ個のグループに分
け、該ｍ個のグループの各々に通信ポートを介して外部
デバイスを接続した構成を採用したので、マルチプロセ
ッサシステムの並列入出力機能を実現できる。

【００３９】

【実施例】以下、本発明に係る５つの実施例を図面を用
いて説明する。

【００４０】（実施例１）図１は、本発明の第１の実施
例に係るデータ転送装置の構成を示すブロック図であ
る。同図において、１００はデータ送信装置、２００は
各データ受信エレメント２５０−１〜２５０−ｎに設け
られたデータ受信装置であって、データ送信装置１００
はデータバス１１を通じて複数のデータ受信装置２００
にデータを送信する。１２はデータ転送の同期をとるた
めのストローブ信号、１３はデータ転送禁止信号、１４
はデータバス１１上のデータがパラメータであるか否か
を示すデータ／パラメータ認識信号である。１０１は送
信側のデータを記憶保持するためのデータ記憶手段、１
５は送信側のデータバス、１６は送信側のアドレス線で
ある。２０１は受信側のデータを記憶保持するためのデ
ータ記憶手段、１７は受信側のデータバス、１８は受信
側のアドレス線である。

【００４１】データ送信装置１００において、１０２は
データ記憶手段１０１より読み出したデータを保持する
ためのデータ保持手段である。１０３はデータ記憶手段
１０１からのデータの読み出しとデータ保持手段１０２
へのデータの書き込み保持制御を行なうデータ保持制御
手段である。１０４はデータ保持手段１０２に保持され
るデータを読み出してデータバス１１に送出するための
データ送信制御手段である。

【００４２】データ受信装置２００において、２０２は
ストローブ信号１２を受信してデータバス１１上のデー
タが更新されたことを認識するためのデータ更新認識手
段である。２０３はデータ受信装置固有に割り当てられ
る固有認識番号を保持するための固有認識番号保持手段
である。２０４は配列データの転送範囲等に関する制御
パラメータを予め保持しておくための制御パラメータ保
持手段である。２０５は、制御パラメータ保持手段２０
４に保持される制御パラメータに従って受信すべき配列
データの添字に対応した認識番号アドレスを生成し、か
つ生成したアドレスと固有認識番号保持手段２０３の固
有認識番号とを比較してデータ転送許可信号１９及びデ
ータ転送終了信号２０を出力するための転送許可判定手
段である。２０６はデータバス１１上のパラメータを受
信し、かつデータ転送許可信号１９がアサートされた時
にデータバス１１上のデータを取り込むための第１ポー
ト制御手段である。２０７は、データ／パラメータ認識
信号１４に応じて、第１ポート制御手段２０６によって
取り込まれたデータをデータ保持手段２０８に保持させ
るとともに、パラメータを制御パラメータ保持手段２０
４及び固有認識番号保持手段２０３に与えるためのデー
タセレクタである。２０９はデータ保持手段２０８のデ
ータの読み書き制御を行なうデータ保持制御手段であ
る。２１０はデータ保持手段２０８のデータのデータ記
憶手段２０１への書き込み制御をする第２ポート制御手
段である。２１１はデータ記憶手段２０１へのデータ書
き込みアドレスを生成するための離散アドレス生成手段
である。

【００４３】以上の構成要素からなる第１の実施例のデ
ータ転送装置の動作を、図２及び図３を用いて説明す
る。

【００４４】図２は、図１のデータ送信装置１００のデ
ータ送信動作を示すフローチャート図である。データ送
信装置１００はデータ／パラメータ認識信号１４をパラ
メータ側にアサートし、実データ転送前に予めデータ転
送範囲に関する制御パラメータをデータバス１１を通じ
て制御パラメータ保持手段２０４に設定する（ステップ
Ｓ１０）。同時に、固有認識番号保持手段２０３には固
有認識番号を設定する。該パラメータの設定完了後、デ
ータ／パラメータ認識信号１４はデータ側にアサートさ
れる。データ保持制御手段１０３は、送信データをデー
タ記憶手段１０１より読み出してデータ保持手段１０２
に保持させる（ステップＳ１１）。データ送信制御手段
１０４は、データ受信装置２００にストローブ信号１２
を伝送し、データ保持手段１０２に保持している送信デ
ータをストローブ信号１２に同期してデータバス１１を
介して送信する（ステップＳ１２）。データ送信はデー
タ転送禁止信号１３がデータ受信装置２００側からネゲ
ートされている場合に限られる。データ送信後、データ
保持手段１０２のデータポインタ更新をデータ保持制御
手段１０３が指示して行なう（ステップＳ１３）。デー
タ送信制御手段１０４は、データ転送の対象となるデー
タがすべて転送完了したかどうかの判定を行なう（ステ
ップＳ１４）。転送がすべて完了すると送信作業を終え
る。未完了であれば、データ記憶手段１０１をアクセス
する次の送信対象データアドレスに更新し、ステップＳ
１１に処理が戻される（ステップＳ１５）。

【００４５】図３は、図１のデータ受信装置２００のデ
ータ受信動作を示すフローチャート図である。図２のフ
ローに従ってデータ送信装置１００から送信されるデー
タは、図３のフローに従ってデータ受信エレメント２５
０−１〜２５０−ｎの各データ受信装置２００により逐
次受信される。そのため、データ送信装置１００は実デ
ータ送信前にデータ／パラメータ認識信号１４をパラメ
ータ側にアサートし、データセレクタ２０７を制御パラ
メータ保持手段２０４及び固有認識番号保持手段２０３
に接続し、データ転送範囲を示す転送パラメータ及び固
有認識番号をそれぞれ設定する（ステップＳ２０）。設
定後はデータ／パラメータ認識信号１４はデータ側にア
サートされ、データバス１１は第１ポート制御手段２０
６及びデータセレクタ２０７を介してデータ保持手段２
０８に接続される。データ送信装置１００から送出され
るストローブ信号１２はデータ更新認識手段２０２にお
いて随時受信され、該ストローブ信号１２のエッジ検出
によりデータバス１１上のデータ更新が認識される（ス
テップＳ２１）。ステップＳ２１はストローブ信号１２
が到着しない場合、到着するまで繰り返される。データ
更新認識手段２０２は、ストローブ信号１２を受信した
場合はその受信のたびに、制御パラメータ保持手段２０
４の保持パラメータに従って転送許可判定手段２０５に
認識番号アドレスの生成を行なわせる（ステップＳ２
２）。

【００４６】転送許可判定手段２０５で生成された認識
番号アドレスは、予め固有認識番号保持手段２０３に設
定された固有認識番号と比較され、一致の場合はデータ
転送許可信号１９がアサートされる。このデータ転送許
可信号１９は、第１ポート制御手段２０６に与えられる
（ステップＳ２３）。ステップＳ２２及びＳ２３におけ
る転送許可判定手段２０５に関する具体的な説明は図４
を用いて後述する。

【００４７】ステップＳ２３の判定の結果、ネゲートさ
れたデータ転送許可信号１９が第１ポート制御手段２０
６に通知されると、データバス１１上にあるデータの取
り込みは行なわれず、ステップＳ２１に処理が戻される
（ステップＳ２９）。これに対して、第１ポート制御手
段２０６へのデータ転送許可信号１９がアサートされる
と、第１ポート制御手段２０６は、データバス１１上の
データを取り込み、データ保持制御手段２０９に通知し
てデータ保持手段２０８にデータを保持させる（ステッ
プＳ２５，Ｓ２６）。ただし、この処理においてデータ
保持手段２０７がデータフルであると、データ保持制御
手段２０９は、第１ポート制御手段２０６に通知してデ
ータ転送禁止信号１３をデータ送信装置１００に送信す
る（ステップＳ２４）。

【００４８】データ保持手段２０８のデータ保持が実施
されると、離散アドレス生成手段２１１がデータ格納ア
ドレスを生成する（ステップＳ２７）。この格納アドレ
スに従って第２ポート制御手段２１０はデータ記憶手段
２０１へのデータ書き込みを実施する（ステップＳ２
８）。ステップＳ２４の判定の結果データ保存が不可能
である場合、つまりデータ保持手段２０８がデータフル
であった場合は、ステップＳ２７以降が実施される。１
転送が終了するとすべてのデータ転送が完了したかどう
かの判定を転送許可判定手段２０５が行なう（ステップ
Ｓ３０）。すべてのデータ転送が完了すると、転送許可
判定手段２０５からデータ転送終了信号２０がアサート
される。このデータ転送終了信号２０は、データ更新認
識手段２０２及び離散アドレス生成手段２１１に与えら
れ、第１ポート制御手段２０６及び第２ポート制御手段
２１０の動作を止めることによりデータ受信作業を終了
する。データ転送が未完了であれば、ステップＳ２１よ
り処理が再開される。

【００４９】図４は、図１の転送許可判定手段２０５の
具体的な回路構成を示したものである。図４の転送許可
判定手段２０５において、３０１ａ〜３０１ｃは計数演
算を行なう計数手段である。３０２は計数手段３０１ａ
〜３０１ｃの計数制御を行なう計数制御手段である。３
０３ａ〜３０３ｃは計数手段３０１ａ〜３０１ｃの計数
値が所定値に到達したかどうかの比較演算を行なう第１
の比較器である。３０４ａ〜３０４ｃは、固有認識番号
保持手段２０３に保持された２つの固有認識番号ＩＤ
１，ＩＤ２と、計数手段３０１ａ〜３０１ｃの各出力の
うちの１つとの三者の中からいずれかを選択して出力す
る入力セレクタである。３０５ａ〜３０５ｃは、入力セ
レクタ３０４ａ〜３０４ｃの出力と計数手段３０１ａ〜
３０１ｃの出力とを入力して両者の比較演算を行なう第
２の比較器である。３０６は、第１の比較器３０３ａ〜
３０３ｃの出力のＡＮＤ演算を行なってデータ転送終了
信号２０を出力するためのＡＮＤゲートである。３０７
は、第２の比較器３０５ａ〜３０５ｃの出力のＡＮＤ演
算を行なってデータ転送許可信号（ENABLE/DISABLE）１
９を出力するためのＡＮＤゲートである。

【００５０】上記の構成からなる転送許可判定手段２０
５の動作を以下に説明する。

【００５１】図２のステップＳ１０と図３のステップＳ
２０により、制御パラメータ保持手段２０４には、配列
データの転送範囲を示す各添字の最大値（ｉmax ，ｊma
x ，ｋmax ）と添字の変化順序とに関する情報が予め設
定される。添字最大値は、制御パラメータ保持手段２０
４から第１の比較器３０３ａ〜３０３ｃに、計数手段３
０１ａ〜３０１ｃのそれぞれの計数の最大値として入力
される。データ更新認識手段２０２は、ストローブ信号
１２を認識するたびに計数制御手段３０２に指示して計
数手段３０１ａ〜３０１ｃの計数動作を行なわせる。

【００５２】計数動作はすべての計数手段３０１ａ〜３
０１ｃの計数値が第１の比較器３０３ａ〜３０３ｃの比
較一致をすべて満たすまで行なわれ、比較結果がすべて
一致するとデータ転送終了信号２０がアサートされる。
この間、制御パラメータ保持手段２０４に保持される添
字の変化順序に関する情報によって、入力セレクタ３０
４ａ〜３０４ｃのそれぞれは、固有認識番号ＩＤ１，Ｉ
Ｄ２を第２の比較器３０５ａ〜３０５ｃの比較入力値と
して選択する。条件によっては、計数手段３０１ａ〜３
０１ｃの計数出力自身を比較入力値として選択する。例
えばある時点では、１つの入力セレクタ３０４ａは計数
手段３０１ａの計数出力を選択し、他の入力セレクタ３
０４ｂ，３０４ｃはそれぞれ固有認識番号ＩＤ１，ＩＤ
２を選択する。第２の比較器３０５ａ〜３０５ｃの結果
がすべてアサートされると、データ転送許可信号１９が
アサートされる。

【００５３】表１は、各入力セレクタ３０４ａ〜３０４
ｃにおける選択規則を示したものである。同表中の各行
は、転送配列データの添字変化順序に対応した選択規則
を表わしている。

【００５４】

【表１】

【００５５】表１では配列の添字変化順序の表記に特別
な表記方法をとっているので、まずその表記方法につい
て説明する。第１行の転送配列データｕ(i,/j,k/) にお
いて２つの“／（スラッシュ）”で囲まれた添字ｊ，ｋ
はプロセッサの固有認識番号に対応し、これはプロセッ
サ（ｋ，ｊ）に１次元配列ｕ(i) を割り当てることを示
す。同様に第２行のｕ(i/,j,/k) はプロセッサ（ｉ，
ｋ）に１次元配列ｕ(j)を、第３行のｕ(/i,j/,k) はプ
ロセッサ（ｊ，ｉ）に１次元配列ｕ(k) を各々割り当て
ることを示している。つまり、３次元配列の添字のうち
“／”で囲まれた添字は、その添字に対応する固有認識
番号を持つプロセッサに割り当てられる。これにより、
３次元配列に関するデータの演算処理をプロセッサごと
に並列に実行させることが可能になり、更に偏微分方程
式の差分演算の高速求解を実施することも可能になる。
例えば前掲の“並列計算機ＡＤＥＮＡにおけるネットワ
ークの構成とＶＬＳＩによる実現”に示されるように、
ＡＤＩ法（Alternating Direction Implicit iterative
methods）等のデータ変換を容易に実施することをも可
能にするデータ分散配置形式である。

【００５６】さて、入力セレクタ３０４ａ〜３０４ｃの
各々における選択規則は以下のようである。すなわち、
最も早く変化するものに対して自分自身との比較を選択
し、次に変化するものには第１の固有認識番号ＩＤ１を
選択し、その次に変化するものには第２の固有認識番号
ＩＤ２を選択する。

【００５７】例えば表１の第１行では、添字の変化順序
がｉ→ｋ→ｊであるので、それぞれの計数手段３０１ａ
〜３０１ｃとの比較対象データは（計数出力自身、ＩＤ
２、ＩＤ１）となる。第２行ではｊ→ｉ→ｋであること
から（ＩＤ１、計数出力自身、ＩＤ２）、第３行ではｋ
→ｊ→ｉであることから（ＩＤ２、ＩＤ１、計数出力自
身）となる。ここで、計数出力自身と比較するのは、計
数手段３０１ａ〜３０１ｃの出力が常にアサートされる
状態を作るためである。ただし、表１中の２つの固有認
識番号ＩＤ１，ＩＤ２は、互いに逆になっていてもよ
い。

【００５８】表２は、ホストプロセッサ側のデータ送信
装置１００が保持する３次元配列データａ(i,j,k) をプ
ロセッサエレメント側の４つのデータ受信装置２００が
受信する際の各々の転送許可判定手段２０５における判
定演算過程（計数手段３０１ａ〜３０１ｃの計数の様
子）と、データ転送許可信号１９の内容（Ｅ／Ｄ）と、
受信３次元配列データとを示したものである。

【００５９】

【表２】

【００６０】表２に示す例では、転送許可判定手段２０
５における計数手段３０１ａ〜３０１ｃの出力が“，
（カンマ）”を境にして３項に分けて表示されており、
左より第１項が３０１ａ、第２項が３０１ｂ、第３項が
３０１ｃの各出力を表わしている。計数の増分順序は常
に３０１ａ→３０１ｂ→３０１ｃの順であり、下方向に
時間進行が取られている。また、“Ｅ”はデータ転送許
可（ENABLE）を、“Ｄ”はデータ転送非許可（DISABLE
）を示す。

【００６１】表２においてホストプロセッサ側のデータ
送信装置１００が保持する３次元配列データａ(i,j,k)
の添字変化はｉ→ｋ→ｊである。これは表１の第１行に
相当するため、入力セレクタ３０４ａ〜３０４ｃの出力
は、各々計数手段３０１ａの出力自身、ＩＤ１、ＩＤ２
となる。この結果、プロセッサエレメント側の４つのデ
ータ受信装置２００は、各々表２に示すような配列デー
タを受信する。

【００６２】転送データａ(i,j,k) （１≦ｉ，ｊ，ｋ≦
２）に関する制御パラメータの設定例を次に示す。 データ並列割当パターン ａ(i,/j,k/) ： １ 添字ｉの最大値 ｉmax ： ２ 添字ｊの最大値 ｊmax ： ２ 添字ｋの最大値 ｋmax ： ２ ただし、データ並列割当パターンは、ａ(i,/j,k/) を
１、ａ(i/,j,/k) を２、ａ(/i,j/,k) を３で各々表わす
こととする。

【００６３】以上のように、図１の転送許可判定手段２
０５を図４のような回路構成とし、更に入力セレクタ３
０４ａ〜３０４ｃの制御を表１の規則に従って制御する
ことにより、データ受信装置２００はデータバス１１よ
り所望のデータを独自に判断して取り込むことが可能に
なる。データ送信装置１００は、予めデータバス１１を
介してデータ受信装置２００の制御パラメータ保持手段
２０４に転送データ範囲を設定した後にストローブ信号
１２に同期してデータを送出することで、容易にデータ
の分散・配置を実施することができる。このデータ転送
装置は複雑なハードウエアを必要とせず、データの分散
・配置に特別なパケットを必要とすることはない。

【００６４】なお、本実施例においては、制御パラメー
タ保持手段２０４に保持されたパラメータに応じて転送
許可判定手段２０５中の入力セレクタ３０４ａ〜３０４
ｃの選択制御を行なうことにより第２の比較器３０５ａ
〜３０５ｃの一方の入力を決定していたが、入力セレク
タ３０４ａ〜３０４ｃを用いずに固有認識番号保持手段
２０３から第２の比較器３０５ａ〜３０５ｃへ直接に固
有認識番号ＩＤ１，ＩＤ２を比較入力値として与えても
よい。本実施例では各計数手段３０１ａ〜３０１ｃの計
数制御順序が常に一方向に固定されているが、その計数
制御順序を転送配列の添字変化順序に関するパラメータ
に基づいて変化させれば、入力セレクタ３０４ａ〜３０
４ｃは不要になる。

【００６５】また、本実施例においては、具体例を３次
元配列データとしたために計数手段３０１ａ〜３０１ｃ
が３つになっているが、その数は任意であって４以上も
可能である。レジスタやデータ保持手段との併用によっ
て計数手段を多重利用してもよい。

【００６６】（実施例２）図５は、本発明の第２の実施
例に係るデータ転送装置の構成を示すブロック図であ
る。同図において、５００はデータ受信装置、６００は
各データ送信エレメント６５０−１〜６５０−ｎに設け
られたデータ送信装置であって、複数のデータ送信装置
６００がデータバス１１１を通じてデータ受信装置５０
０にデータを送信する。ただし、データ受信装置５００
は、データバス１１１を通じて各データ送信装置６００
へパラメータを送信する機能を持つ。１１２はデータ転
送の同期をとるためにデータ受信装置５００から送信さ
れるストローブ信号、１１３はデータ転送禁止信号、１
１４はデータバス１１１上のデータがパラメータである
か否かを示すデータ／パラメータ認識信号、１１０はス
トローブ信号１１２のエコーである。５０１は受信側の
データを記憶保持するためのデータ記憶手段、１１５は
受信側のデータバス、１１６は受信側のアドレス線であ
る。６０１は送信側のデータを記憶保持するためのデー
タ記憶手段、１１７は送信側のデータバス、１１８は送
信側のアドレス線である。

【００６７】データ受信装置５００において、５０４は
フィードバックされるストローブエコー１１０でデータ
バス１１１のデータを受信制御し、更にアドレス線１１
６を駆動してデータ記憶手段５０１へのデータ書き込み
制御を行なうデータ受信制御手段である。５０２は、デ
ータ受信制御手段５０４が受信したデータを保持するた
めのデータ保持手段である。５０３はデータ保持手段５
０２のデータ保持制御を行なうデータ保持制御手段であ
る。

【００６８】データ送信装置６００において、６０２は
ストローブ信号１１２を受信してデータ更新要求が出さ
れたことを認識するためのデータ更新認識手段、６０３
はデータ送信装置固有に割り当てられる固有認識番号を
保持するための固有認識番号保持手段、６０４は配列デ
ータの転送範囲を制御パラメータとして保持するための
制御パラメータ保持手段である。６０５は、制御パラメ
ータ保持手段６０４に保持される制御パラメータに従っ
て送信すべき配列データの添字に対応した認識番号アド
レスを生成し、かつ生成したアドレスと固有認識番号保
持手段６０３の固有認識番号とを比較してデータ転送許
可信号１１９及びデータ転送終了信号１２０を出力する
ための転送許可判定手段であり、すでに説明した図４と
同様の回路構成を持つものである。６０６はデータバス
１１１上のパラメータを受信し、かつデータ転送許可信
号１１９がアサートされた時にデータバス１１１へデー
タを送信するための第１ポート制御手段である。６０７
は、データ／パラメータ認識信号１１４に応じて、デー
タ保持手段６０８が保持しているデータを第１ポート制
御手段６０６に送信させるとともに、第１ポート制御手
段６０６が受信したパラメータを制御パラメータ保持手
段６０４及び固有認識番号保持手段６０３に与えるため
のデータセレクタである。６０９はデータ保持手段６０
８のデータの読み書き制御を行なうデータ保持制御手段
である。６１１はデータ記憶手段６０１からのデータ読
み出しアドレスを生成するための離散アドレス生成手段
である。６１０はデータ記憶手段６０１からデータを読
み出してデータ保持制御手段６０９に指示してデータ保
持手段６０８に読み出したデータを保持させるための第
２ポート制御手段である。

【００６９】以上の構成要素からなる第２の実施例のデ
ータ転送装置の動作を、図６及び図７を参照しながら説
明する。

【００７０】図６は、図５のデータ受信装置５００のデ
ータ受信動作を示すフローチャート図である。データ受
信装置５００はデータ／パラメータ認識信号１１４をパ
ラメータ側にアサートし、実データ転送前に予めデータ
転送範囲に関する制御パラメータをデータバス１１１を
通じて制御パラメータ保持手段６０４に設定する（ステ
ップＳ３０）。同時に、固有認識番号保持手段６０３に
は固有認識番号を設定する。該パラメータの設定完了
後、データ／パラメータ認識信号１１４はデータ側にア
サートされる。データ受信制御手段５０４は、データ保
持制御手段５０２及び受信側のデータバス１１５の状態
をモニタし、データ受信が可能かどうかを判定する（ス
テップＳ３１）。データ受信が可能であれば、データ送
信装置６００にストローブ信号１２を発行する（ステッ
プＳ３２）。そして、データ送信装置６００よりストロ
ーブエコー１１０を受信するかどうかの判定を行なう
（ステップＳ３３）。ストローブエコー１１０が受信さ
れた場合は、データ受信制御手段５０４がデータバス１
１１上のデータを受信し、データ保持制御手段５０３に
指示してデータ保持手段５０２にデータを保持させる
（ステップＳ３４）。データ保持手段５０２のデータ
は、データ受信制御手段５０４が生成するアドレスに従
ってデータ記憶手段５０１に書き込まれる（ステップＳ
３５）。そして、すべてのデータ転送が完了したかどう
かの判定をデータ受信制御手段５０４が行なう（ステッ
プＳ３６）。データ転送が未完了であれば、データの書
き込みアドレスの更新を行なって（ステップＳ３７）、
ステップＳ３１に処理が戻される。

【００７１】図７は、図５のデータ送信装置６００のデ
ータ送信動作を示すフローチャート図である。図７のフ
ローに従ってデータ送信エレメント６５０−１〜６５０
−ｎの各データ送信装置６００から送信されるデータ
は、図６のフローに従ってデータ受信装置５００により
逐次受信される。そのため、データ受信装置５００は、
予めデータ／パラメータ認識信号１１４をパラメータ側
にアサートし、制御パラメータ保持手段２０４にはデー
タ転送範囲に関する制御パラメータを設定し、固有認識
番号保持手段６０３には固有認識番号を設定する。設定
後はデータ／パラメータ認識信号１１４をデータ側にア
サートする（ステップＳ４０）。データ受信装置５００
より送出されたストローブ信号１１２はデータ更新認識
手段６０２で受信され、データ更新認識が行なわれる
（ステップＳ４１）。ストローブ信号１１２の受信のた
びにデータ更新認識手段６０２から転送許可判定手段６
０５への通知がなされ、制御パラメータ保持手段６０４
の保持パラメータに従って転送許可判定手段６０５によ
る認識番号アドレスの生成が行なわれる（ステップＳ４
２）。

【００７２】転送許可判定手段６０５で生成された認識
番号アドレスは、予め固有認識番号保持手段６０３に設
定された固有認識番号と比較され（ステップＳ４３）、
不一致の場合は第１ポート制御手段６０６へのデータ転
送許可信号１１９がネゲートされる結果、データバス１
１１へのデータ送出が禁止される（ステップＳ４７）。
一致によりデータ転送許可信号１１９がアサートされる
と、データ保持手段６０８に送信可能なデータがあるか
どうかが調べられる（ステップＳ４４）。データ送信が
可能である場合は、データバス１１１へのデータ送出を
第１ポート制御手段６０６に指示して実行する（ステッ
プＳ４５）。送信可能なデータがない場合（データエン
プティ）は、送信データを用意する作業を行なう（ステ
ップＳ４８，Ｓ４９）。データ送信（ステップＳ４５）
が実行されると、すべてのデータ転送が完了したかどう
かを転送許可判定手段６０５が判定する（ステップＳ４
６）。すべてのデータ転送が完了すると、転送許可判定
手段６０５はデータ転送終了信号１２０をアサートす
る。このデータ転送終了信号１２０は、データ更新認識
手段６０２及び離散アドレス生成手段６１１に与えら
れ、第１ポート制御手段６０６及び第２ポート制御手段
６１０の動作を止めることによりデータ送信動作を終了
する。データ転送が未完了であれば、離散アドレス生成
手段６１１がデータ記憶手段６０１のデータ読み出しに
関するアドレスを生成する（ステップＳ４８）。第２ポ
ート制御手段６１０は、このアドレスに従ってデータ記
憶手段６０１よりデータを読み出し、データ保持制御手
段６０９に指示してデータ保持手段２０８に該読み出し
たデータを書き込ませる（ステップＳ４９）。以上のよ
うな動作が、転送の対象となるデータの送信がすべて完
了するまで続けられる。

【００７３】以上の送受信動作の結果、各々の転送許可
判定手段６０５における第１の実施例の場合と同様の判
定演算過程によって、表２の場合とは逆方向に（各プロ
セッサエレメントからホストプロセッサへ）３次元配列
データが転送される。しかも、図５のデータ送信装置６
００によれば、データ受信装置５００が予めデータバス
１１１を介して各データ送信エレメント６５０−１〜６
５０−ｎの制御パラメータ保持手段６０４に転送データ
範囲を設定した後、ストローブ信号１１２に同期してデ
ータを送出するだけで、各データ送信エレメント６５０
−１〜６５０−ｎが持つ転送許可判定手段６０５が独自
にデータ送出の可否を判定する。その結果、データ受信
装置５００は、複数のデータ送信エレメント６５０−１
〜６５０−ｎをそのつど選択制御するための複雑なハー
ドウエア（スイッチや制御線）を必要としない。また、
各データ送信エレメント６５０−１〜６５０−ｎにデー
タを要求するための特別なパケット制御機構を必要とし
ないので、データ送信エレメントの選択及びデータ転送
制御に関するハードウエア・オーバーヘッドやパケット
制御のためのオーバーヘッドにさらされることなく、連
続したデータ転送でデータ収集の高速化を容易に達成す
ることが可能となる。

【００７４】なお、本実施例では、データ受信装置５０
０がデータ送信装置６００に対してストローブ信号１１
２を送信する制御マスタになっているが、データ送信装
置６００がマスタになってもよい。

【００７５】（実施例３）図８は、本発明の第３の実施
例に係るデータ転送装置及びマルチプロセッサシステム
の構成を示すものである。同図において、ホストプロセ
ッサ７１０とｎ個のプロセッサエレメント７２０−１〜
７２０−ｎとでマルチプロセッサシステムが構成されて
いる。１１はホストプロセッサ７１０とｎ個のプロセッ
サエレメント７２０−１〜７２０−ｎとの間のデータバ
スである。２１はデータ転送制御信号であって、第１及
び第２の実施例中のストローブ信号、データ転送禁止信
号、データ／パラメータ認識信号及びストローブエコー
を総称したものである。

【００７６】各プロセッサエレメント７２０−１〜７２
０−ｎにおいて、７００はプロセッサ、７０１はメモ
リ、７０２は内部バス、７０３は割り込み信号線、７５
０はデータ転送装置である。このうちデータ転送装置７
５０は、第１の実施例（図１）のデータ受信装置２００
と第２の実施例（図５）のデータ送信装置６００とを備
えている。

【００７７】ホストプロセッサ７１０において、７１１
はメモリ、４０はデータバス、４１はアドレス線であ
る。７１２はメモリ７１１のデータを一時的に保持する
ためのデータ保持手段である。７１３はデータ保持手段
７１２のデータ保持制御を行なうデータ保持制御手段で
ある。７１４はホストプロセッサ７１０とプロセッサエ
レメント７２０−１〜７２０−ｎとの間のデータ転送制
御を司るデータ転送制御手段である。

【００７８】以下、図８に示したマルチプロセッサシス
テムのデータ転送動作について説明を行なう。ホストプ
ロセッサ７１０のメモリ７１１に格納されている３次元
配列データを用いて前記の演算式（１）〜（３）を順次
実行する場合について説明する。

【００７９】まず、式（１）の演算をｎ個のプロセッサ
エレメント７２０−１〜７２０−ｎにおいて並列実行さ
せるために、ホストプロセッサ７１０のデータ転送制御
手段７１４は、メモリ７１１をアクセスしてデータを読
み出す。読み出したデータはデータ保持制御手段７１３
の制御によりデータ保持手段７１２に保持される。デー
タ転送制御手段７１４はデータ転送制御信号２１として
ストローブ信号を、またデータバス１１を介してデータ
を各プロセッサエレメント７２０−１〜７２０−ｎに送
信する。各プロセッサエレメント７２０−１〜７２０−
ｎのデータ受信装置２００は、ストローブ信号を受信す
るたびに転送許可判定手段２０５により独自にデータ受
信の可否判定を行なってデータバス１１上のデータを取
り込み、メモリ７０１にデータ書き込む。すべての転送
がプロセッサエレメント７２０−１〜７２０−ｎにおい
て終了すると、各プロセッサ７００は、各々の割り込み
信号線７０３を通じてデータ受信装置２００から、アサ
ートされたデータ転送終了信号２０を受け取る。このよ
うにしてデータ転送の終了通知がなされると、各々のプ
ロセッサ７００において式（１）の演算が実行される。

【００８０】式（１）の演算が終了すると、次の式
（２）の演算のために、ホストプロセッサ７１０は各プ
ロセッサエレメント７２０−１〜７２０−ｎに分散配置
されたデータを収集しなければならない。そこで、ホス
トプロセッサ７１０のデータ転送制御手段７１４は、図
６に示したフローに従ってストローブ信号を各プロセッ
サエレメント７２０−１〜７２０−ｎに送出し、返送さ
れるストローブエコーによってデータの受信を実施す
る。プロセッサエレメント７２０−１〜７２０−ｎでは
各々のデータ送信装置６００が図７のフローに従ってデ
ータ送信動作を実行することで、ホストプロセッサ７１
０は各プロセッサエレメント７２０−１〜７２０−ｎに
分散配置されたデータを収集する。この際、各プロセッ
サエレメント７２０−１〜７２０−ｎにおいてメモリ７
０１中のデータの送信が完了すると、各プロセッサ７０
０は、各々の割り込み信号線７０３を通じてデータ送信
装置６００から、アサートされたデータ転送終了信号１
２０を受け取る。一方、ホストプロセッサ７１０は、収
集したデータに基づいて式（２）の演算を実行する。

【００８１】式（３）の演算に関しても各プロセッサエ
レメント７２０−１〜７２０−ｎにおいて並列処理可能
であるため、すでに説明した式（１）の演算と同様の方
法によってホストプロセッサ７１０が各プロセッサエレ
メント７２０−１〜７２０−ｎにデータを分散・配置し
て、演算を実行する。

【００８２】以上のとおり、第１の実施例のデータ受信
装置２００の機能と第２の実施例のデータ送信装置６０
０の機能とを合わせ持ったデータ転送装置７５０を備え
たプロセッサエレメント７２０−１〜７２０−ｎでマル
チプロセッサシステムを構成することにより、演算式
（２）のような逐次処理と演算式（１）及び（３）のよ
うな並列処理とを実行する際のデータの分散・配置・収
集を容易に実現することができ、各プロセッサエレメン
トを選択するためのスイッチや制御信号が不必要とな
る。また、プロセッサエレメントごとに独立した制御信
号線が不必要であるため、マルチプロセッサシステムの
高いスケーラビリティを得ることができ、高性能マルチ
プロセッサシステムを実現できる。

【００８３】また、従来パケットのみでは不可能であっ
た複数のプロセッサエレメントよりデータを収集する機
能（データギャザリング）を各プロセッサエレメント７
２０−１〜７２０−ｎのデータ送信装置６００が独自に
データ送信の可否を判定することにより、データの競合
を防止し、容易にデータ収集作業を実施することができ
る。また、従来パケットを用いてデータ転送を実現して
いるマルチプロセッサシステムに比してハードウエアは
大幅に削減され、信頼性、高速性の点でも優位である。
また、本発明の機構は各プロセッサエレメント７２０−
１〜７２０−ｎにおいて共通であるため、データ転送装
置７５０をＶＬＳＩ化しやすいという利点もある。

【００８４】（実施例４）第４の実施例は、第１の実施
例（図１）のデータ受信エレメント２５０−１〜２５０
−ｎ、第２の実施例（図５）のデータ送信エレメント６
５０−１〜６５０−ｎ又は第３の実施例（図８）のプロ
セッサエレメント７２０−１〜７２０−ｎに配列データ
を多重に割り当てることで、物理的なエレメント数を上
回るサイズの配列データを取り扱えるようにしたもので
ある。

【００８５】以下、図９〜図１１を使用して第４の実施
例について説明をする。

【００８６】図９に示す転送許可判定手段２０５は、図
４の転送許可判定手段に所定の値まで巡回計数を実行す
るための巡回計数手段を付加した構成になっている。図
９において、ＡＮＤゲート３０６を介してデータ転送終
了信号２０を出力するための第１セクション３６１は、
図４の構成と同様、第１の計数手段３０１ａ〜３０１ｃ
と第１の比較器３０３ａ〜３０３ｃとを備えている。一
方、ＡＮＤゲート３０７を介してデータ転送許可信号１
９を出力するための第２セクション３６２は、入力セレ
クタ３０４ａ〜３０４ｃ及び第２の比較器３０５ａ〜３
０５ｃに加えて、巡回計数を行なうための第２の計数手
段３５０ａ〜３５０ｃと第３の比較器３５３ａ〜３５３
ｃとを備えている。

【００８７】新たに設けられた第２の計数手段３５０ａ
〜３５０ｃは、物理プロセッサの数だけ計数を実施する
ための手段である。計数制御手段３０２は、第１の計数
手段３０１ａ〜３０１ｃの計数制御とともに第２の計数
手段３５０ａ〜３５０ｃの計数制御を行なう。第３の比
較器３５３ａ〜３５３ｃは、制御パラメータ保持手段２
０４に予め保持される物理プロセッサ数と第２の計数手
段３５０ａ〜３５０ｃの出力とを比較して第２の計数手
段３５０ａ〜３５０ｃへフィードバックすることによっ
て、該第２の計数手段３５０ａ〜３５０ｃに巡回計数を
実施させるものである。入力セレクタ３０４ａ〜３０４
ｃは、制御パラメータ保持手段２０４に保持される転送
配列データの添字変化順序に関するパラメータに従っ
て、固有認識番号ＩＤ１，ＩＤ２と第２の計数手段３５
０ａ〜３５０ｃの出力との中から１つを選択する。第２
の比較器３０５ａ〜３０５ｃは、第２の計数手段３５０
ａ〜３５０ｃの出力と入力セレクタ３０４ａ〜３０４ｃ
の出力とを比較する。すなわち、固有認識番号保持手段
２０３に保持されている固有認識番号ＩＤ１，ＩＤ２は
第１の計数手段３０１ａ〜３０１ｃの出力と比較される
のではなく、巡回計数のために第２の比較器３０５ａ〜
３０５ｃにおいて第２の計数手段３５０ａ〜３５０ｃの
出力と比較されるようになっている。第２の比較器３０
５ａ〜３０５ｃの出力は、ＡＮＤゲート３０７のＡＮＤ
演算によりデータ転送許可信号（ENABLE/DISABLE）１９
として出力される。

【００８８】図１０は、大きなサイズの３次元配列デー
タを取り扱えるように、各々図９の転送許可判定手段２
０５を備えたデータ受信エレメントとして物理的に存在
する４つのプロセッサエレメントＰＥ（１，１）〜ＰＥ
（２，２）に配列データをそれぞれ４重に割り当てるこ
とにより、プロセッサエレメントの数を仮想的に増加さ
せた例を示した概念図である。同図において、７６０は
４つのエレメントからなる物理プロセッサエレメント群
である。７６１〜７６３は、物理プロセッサエレメント
群７６０を多重に割り当てて仮想的に増加させた仮想プ
ロセッサエレメント群である。図１１は、各プロセッサ
エレメントＰＥ（１，１）〜ＰＥ（２，２）のメモリに
転送配列データを保持した様子をメモリマップ形式で示
したものである。

【００８９】図１０に示すように、２次元の固有認識番
号を持つ各プロセッサエレメントＰＥ（１，１）〜ＰＥ
（２，２）に３次元配列データを１次元配列データとし
て多重に割り振る。例えばＰＥ（１，１）があたかもＰ
Ｅ（１，３）、ＰＥ（３，１）、ＰＥ（３，３）のよう
に振舞うよう、配列データを割り当てるのである。この
際、図１１に示すようにデータをセグメント化して各プ
ロセッサエレメントに保持させれば、データの管理が容
易になる。具体的には、離散アドレス生成手段２１１
（図１参照）によってデータアクセスを管理することが
できる。

【００９０】以下、図９の構成を備えた転送許可判定手
段２０５の動作を説明する。

【００９１】制御パラメータ保持手段２０４には、配列
データの転送範囲を示す各添字の最大値（ｉmax ，ｊma
x ，ｋmax 、例えば４）と添字の変化順序とに関する情
報に加えて、添字方向別の物理的なプロセッサエレメン
トの数すなわち物理プロセッサ数（ＰＮｉ，ＰＮｊ，Ｐ
Ｎｋ、例えば２）が予め設定される。制御パラメータ保
持手段２０４が保持している物理プロセッサ数は、巡回
計数のために第３の比較器３５３ａ〜３５３ｃに入力さ
れる。そして、ストローブ信号が入力されるたびに、第
２の計数手段３５０ａ〜３５０ｃは第１の計数手段３０
１ａ〜３０１ｃと同様に計数制御手段３０２によって計
数指示され、計数演算を行なう。この際、第２の計数手
段３５０ａ〜３５０ｃは、第３の比較器３５３ａ〜３５
３ｃの出力によって物理プロセッサ数まで巡回計数させ
られる。入力セレクタ３０４ａ〜３０４ｃは、表１の規
則に従って動作する。入力セレクタ３０４ａ〜３０４ｃ
の出力は第２の比較器３０５ａ〜３０５ｃによって第２
の計数手段３５０ａ〜３５０ｃの出力と比較され、その
比較結果に応じてデータ転送許可信号１９が逐次出力さ
れる。一方、第１の計数手段３０１ａ〜３０１ｃは、制
御パラメータ保持手段２０４に設定された各添字の最大
値まで計数を実行する。そして、第１の比較器３０３ａ
〜３０３ｃのすべてにおいて一致が得られた時点でデー
タ転送終了信号２０が出力される。

【００９２】図１０に示した各プロセッサエレメントＰ
Ｅ（１，１）〜ＰＥ（２，２）中の転送許可判定手段２
０５における判定演算過程を表３及び表４に示す。

【００９３】

【表３】

【００９４】

【表４】

【００９５】表３及び表４において、第２の計数手段３
５０ａ〜３５０ｃの出力は“，”を境にして３項に分け
て表示されており、左より第１項が３５０ａ、第２項が
３５０ｂ、第３項が３５０ｃの各出力を表わしている。
また、第１の計数手段３０１ａ〜３０１ｃの出力の欄で
は、左より第１項が３０１ａ、第２項が３０１ｂ、第３
項が３０１ｃに対応する。表３及び表４の過程により、
各々データ受信エレメントとして物理的に存在する４つ
のプロセッサエレメントＰＥ（１，１）〜ＰＥ（２，
２）に、図１０及び図１１に示すようなデータ配置を実
現することができる。同様に、第２の実施例（図５）の
データ送信エレメント６５０−１〜６５０−ｎ又は第３
の実施例（図８）のプロセッサエレメント７２０−１〜
７２０−ｎに図９の構成の転送許可判定手段２０５を備
えさせれば、物理的なエレメント数を上回るサイズの配
列データを取り扱えることとなる。

【００９６】（実施例５）図１２は、本発明の第５の実
施例に係るマルチプロセッサシステムの構成を示すブロ
ック図であって、第３の実施例（図８）のマルチプロセ
ッサシステムに並列入出力機能を付加したものである。
図８と異なる点は、プロセッサエレメント７２０−１〜
７２０−４のデータを記憶保持又は表示するための外部
デバイス８２０−１と、各プロセッサエレメント７２０
−１〜７２０−４からの選択制御信号に応じてプロセッ
サエレメント７２０−１〜７２０−４とホストプロセッ
サ７１０との間のデータ転送とプロセッサエレメント７
２０−１〜７２０−４と外部デバイス８２０−１との間
のデータ転送とを切り替え制御するための通信ポート８
３０−１とを設けたことである。各プロセッサエレメン
ト７２０−１〜７２０−４は、通信ポート８３０−１に
データ転送相手を選択させるための選択制御信号を出力
する機能を第３の実施例（図８）のプロセッサエレメン
トに付加したものである。

【００９７】図１２において、各プロセッサエレメント
グループ８５０−１〜８５０−ｎは、４つのプロセッサ
エレメント７２０−１〜７２０−４で構成されている。
８０は内部バス、８１は制御信号線である。１１は、ホ
ストプロセッサ７１０と各プロセッサエレメントグルー
プ８５０−１〜８５０−ｎとの間のデータバスである。
２１は第１及び第２の実施例中のストローブ信号、デー
タ転送禁止信号、データ／パラメータ認識信号及びスト
ローブエコーを総称したデータ転送制御信号である。ホ
ストプロセッサ７１０の内部構成は図８と同様である。
８２０−１〜８２０−ｎは外部デバイス、８３０−１〜
８３０−ｎは通信ポートである。

【００９８】上記のように構成されたマルチプロセッサ
システムのデータ転送動作について説明を行なう。本実
施例では、第３の実施例の場合と同様、各プロセッサエ
レメント７２０−１〜７２０−４がデータの分散・配置
・収集を独自に判断して実行する。第３の実施例と異な
る点は、プロセッサエレメント７２０−１〜７２０−４
のデータ転送の対象がホストプロセッサ７１０のみでは
なく外部デバイス８２０−１〜８２０−４ともなり得る
点である。

【００９９】図１２において、あるプロセッサエレメン
トグループ８５０−１内のプロセッサエレメント７２０
−１〜７２０−４が外部デバイス８２０−１に対して並
列データ送信を行なう際には、各プロセッサエレメント
７２０−１〜７２０−４は、通信ポート８３０−１に対
してデータ送信を指示する。各プロセッサエレメント７
２０−１〜７２０−４のデータ送信装置６００（図５及
び図８参照）は、第２の実施例で説明したような手順で
各自データ送信の可否判定を行なって内部バス８０にデ
ータを送出する。通信ポート８３０−１は、内部バス８
０上のデータを外部デバイス８２０−１へ出力する。

【０１００】また、あるプロセッサエレメントグループ
８５０−１内のプロセッサエレメント７２０−１〜７２
０−４が外部デバイス８２０−１より並列データ受信を
行なう際には、各プロセッサエレメント７２０−１〜７
２０−４は、通信ポート８３０−１に対して外部デバイ
ス８２０−１からのデータ読み出しの実行を指示する。
通信ポート８３０−１は、外部デバイス８２０−１から
読み出したデータを内部バス８０にのせる。各プロセッ
サエレメント７２０−１〜７２０−４のデータ受信装置
２００（図１及び図８参照）は、第１の実施例で説明し
たような手順で各自データ受信の可否判定を行なって、
内部バス８０上のデータを取り込む。

【０１０１】以上のように本実施例によれば、第１の実
施例のデータ受信装置２００の機能と第２の実施例のデ
ータ送信装置６００との機能を合わせ持ったデータ転送
装置７５０（図８参照）を備えたプロセッサエレメント
７２０−１〜７２０−４でマルチプロセッサシステムを
構成し、かつ各々複数のプロセッサエレメントを備えた
ｎ個のプロセッサエレメントグループ８５０−１〜８５
０−ｎの各々の内部バスに通信ポート８３０−１〜８３
０−ｎを介して外部デバイス８２０−１〜８２０−ｎを
それぞれ接続したので、第３の実施例の効果に加えて、
プロセッサエレメントグループ８５０−１〜８５０−ｎ
ごとに独立した並列入出力機能を実現することができる
効果がある。例えば外部デバイス８２０−１〜８２０−
ｎとして磁気ディスク等の外部記憶デバイスを採用すれ
ば、プロセッサエレメントグループ８５０−１〜８５０
−ｎごとに並列にデータの入出力を実行させることがで
きる。また、外部デバイス８２０−１〜８２０−ｎとし
てデータ表示装置を採用すれば、各プロセッサエレメン
トグループ８５０−１〜８５０−ｎの処理結果をデータ
表示装置に並列出力することができるため、高速のデー
タ処理表示装置を実現することができる。なお、外部デ
バイス８２０−１〜８２０−ｎは、それぞれ複数のプロ
セッサエレメントグループ８５０−１〜８５０−ｎと接
続されていてもよい。

【０１０２】総じて、本実施例によれば、外部デバイス
８２０−１との間のデータ転送の可否判定を各プロセッ
サエレメント７２０−１〜７２０−４が独自に行なうた
め、各プロセッサエレメントを選択するためのスイッチ
や制御信号が不要となり、プロセッサエレメントごとに
独立した制御信号線が不必要となる。この結果、転送効
率の低下を防止した並列入出力装置を実現することがで
きる。したがって、本実施例によれば、マルチプロセッ
サシステム全体のデータ転送速度の向上とデータ処理管
理能力の向上とを達成することができる。

【０１０３】（まとめ）以上のように各実施例にしたが
ってデータ転送装置及びマルチプロセッサシステムを構
築すれば、各データ転送装置がデータの分散・配置・収
集に関する判定を独自に行なうことで、制御線及びスイ
ッチ等のハードウエアを削減し、ハードウエアの簡素化
を図ることができる。また、各データ転送装置が共通の
ハードウエアを用いているので、そのＶＬＳＩ化がたや
すい。

【０１０４】また、データ収集の際のブロードキャスト
バスの競合を避けることができる。すべては、初回のパ
ラメータ設定のみでデータ転送（分散・配置・収集）を
効率的に実施させることができるのである。また、パケ
ット制御の場合のようにデータ送信装置及びデータ受信
装置の双方に特別なハードウエアを装備させることな
く、ホストプロセッサ及び各プロセッサエレメントのハ
ードウエアの簡素化を実現できる。

【０１０５】なお、第１の実施例（図１）では複数のデ
ータ受信装置２００と対になる１つのデータ送信装置１
００が、第２の実施例（図５）では複数のデータ送信装
置６００と対になる１つのデータ受信装置５００が各々
制御パラメータを設定することとしていたが、制御パラ
メータの内部生成を実行してもよい。第３の実施例（図
８）のマルチプロセッサシステムでは、各プロセッサエ
レメント７２０−１〜７２０−ｎ中のプロセッサ７００
が演算処理により制御パラメータの内部生成を行なうこ
とができる。

【０１０６】また、第４の実施例で示した具体例（図１
０、図１１）では４つのプロセッサエレメントＰＥ
（１，１）〜ＰＥ（２，２）に配列データを多重かつサ
イクリックに割り当てるサイクリック配置方式を採用し
たが、ブロック配置方式や両者の混合方式等の他の方式
も採用可能である。例えばブロック配置方式によれば、
１ブロックを構成する一連の配列データが各プロセッサ
エレメントに多重に割り当てられる。この方式は、図４
中の計数制御手段３０２による計数手段３０１ａ〜３０
１ｃの制御順序を変えることにより実現できる。

【０１０７】

【発明の効果】以上説明してきたとおり、請求項１の発
明によれば、データ受信装置の制御パラメータ保持手段
及び固有認識番号保持手段に初期設定を施し、順次送信
されてくるデータの受信可否判定を計数手段と比較器と
を備えた転送許可判定手段に行なわせ、その判定結果を
第１ポート制御手段のデータ受信制御に反映させる構成
を採用したので、データ分散・配置の高効率化を達成で
きる。したがって、データ送信装置とデータ受信装置と
の間に特別なスイッチ機構等を設ける必要がなく、スイ
ッチングによるデータ転送のオーバーヘッドを削減する
ことも可能になる。また、データ受信装置の台数増加に
伴う制御ハードウエアの増加を防ぐことができる。パケ
ット制御の場合と比較しても、パケット生成・パケット
認識等のための特別なハードウエアを必要とせず、余分
な制御データを転送する必要がないため、データ転送の
高速化、信頼性向上を達成できる。

【０１０８】請求項２の発明によれば、データ送信装置
の制御パラメータ保持手段及び固有認識番号保持手段に
初期設定を施し、順次送出すべきデータの送信可否判定
を計数手段と比較器とを備えた転送許可判定手段に行な
わせ、その判定結果を第１ポート制御手段のデータ送信
制御に反映させる構成を採用したので、データの競合を
防止しながら、分散・配置されたデータの高効率収集を
達成できる。したがって、データ送信装置とデータ受信
装置との間に特別なスイッチ機構等を設ける必要がな
く、スイッチングによるデータ転送のオーバーヘッドを
削減することも可能になる。また、データ送信装置の台
数増加に伴う制御ハードウエアの増加を防ぐことができ
る。パケット制御の場合と比較しても、パケット生成・
パケット認識等のための特別なハードウエアを必要とせ
ず、余分な制御データを転送する必要がないため、デー
タ転送の高速化、信頼性向上を達成できる。

【０１０９】請求項３の発明によれば、請求項１の発明
に係るデータ受信装置の機能と請求項２の発明に係るデ
ータ送信装置の機能との併用により、データの分散・配
置・収集を高効率化できる。

【０１１０】請求項４の発明によれば、各プロセッサエ
レメントに請求項１の発明に係るデータ受信装置の機能
と請求項２の発明に係るデータ送信装置の機能とを持た
せたマルチプロセッサシステムの構成の採用により、デ
ータの分散・配置・収集に際して、システムの高いスケ
ーラビリティとスイッチングオーバーヘッド削減による
データ転送の高速化とを実現できる。特に、データ収集
においてデータの競合を防止できる効果がある。また、
各プロセッサエレメントにおいてデータ転送装置をＶＬ
ＳＩ化しやすいという利点もある。

【０１１１】請求項５の発明によれば、データ受信装置
の制御パラメータ保持手段及び固有認識番号保持手段に
初期設定を施し、順次送信されてくるデータの受信可否
判定を転送終了判定のための第１の計数手段と巡回計数
のための第２の計数手段及び比較器とを備えた転送許可
判定手段に行なわせ、その判定結果を第１ポート制御手
段のデータ受信制御に反映させる構成を採用したので、
多重データ割当てを実施した場合でもデータ分散・配置
の高効率化を達成できる。したがって、データ送信装置
とデータ受信装置との間に特別なスイッチ機構等を設け
る必要がなく、スイッチングによるデータ転送のオーバ
ーヘッドを削減することも可能になる。また、データ受
信装置の台数増加に伴う制御ハードウエアの増加を防ぐ
ことができる。パケット制御の場合と比較しても、パケ
ット生成・パケット認識等のための特別なハードウエア
を必要とせず、余分な制御データを転送する必要がない
ため、データ転送の高速化、信頼性向上を達成できる。

【０１１２】請求項６の発明によれば、データ送信装置
の制御パラメータ保持手段及び固有認識番号保持手段に
初期設定を施し、順次送出すべきデータの送信可否判定
を転送終了判定のための第１の計数手段と巡回計数のた
めの第２の計数手段及び比較器とを備えた転送許可判定
手段に行なわせ、その判定結果を第１ポート制御手段の
データ送信制御に反映させる構成の採用により、多重デ
ータ割当てを実施した場合でもデータの競合を防止しな
がら分散・配置データの高効率収集を達成できる。した
がって、データ送信装置とデータ受信装置との間に特別
なスイッチ機構等を設ける必要がなく、スイッチングに
よるデータ転送のオーバーヘッドを削減することも可能
になる。また、データ送信装置の台数増加に伴う制御ハ
ードウエアの増加を防ぐことができる。パケット制御の
場合と比較しても、パケット生成・パケット認識等のた
めの特別なハードウエアを必要とせず、余分な制御デー
タを転送する必要がないため、データ転送の高速化、信
頼性向上を達成できる。

【０１１３】請求項７の発明によれば、データ送受信の
可否判定を独自に実行するデータ転送装置をそれぞれ備
えたｎ個のプロセッサエレメントをｍ個のグループに分
け、該ｍ個のグループの各々に通信ポートを介して外部
デバイスを接続した構成を採用したので、データの分散
・配置・収集を高効率化できるだけでなく、マルチプロ
セッサシステムの並列入出力機能を実現できる。また、
システムの高いスケーラビリティとスイッチングオーバ
ーヘッド削減によるデータ転送の高速化とを実現でき
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係るデータ転送装置の
構成を示すブロック図である。

【図２】図１中のデータ送信装置の動作を示すフローチ
ャート図である。

【図３】図１中のデータ受信装置の動作を示すフローチ
ャート図である。

【図４】図１中の転送許可判定手段の詳細内部構成を示
すブロック図である。

【図５】本発明の第２の実施例に係るデータ転送装置の
構成を示すブロック図である。

【図６】図５中のデータ受信装置の動作を示すフローチ
ャート図である。

【図７】図５中のデータ送信装置の動作を示すフローチ
ャート図である。

【図８】本発明の第３の実施例に係るデータ転送装置及
びマルチプロセッサシステムの構成を示すブロック図で
ある。

【図９】本発明の第４の実施例に係るデータ転送装置に
用いられる転送許可判定手段の詳細内部構成を示すブロ
ック図である。

【図１０】４つのプロセッサエレメントへのデータ多重
割当の概念図である。

【図１１】４つのプロセッサエレメントへのデータ多重
割当のメモリマップ図である。

【図１２】本発明の第５の実施例に係るマルチプロセッ
サシステムの構成を示すブロック図である。

【図１３】従来のマルチプロセッサの構成を示すブロッ
ク図である。

【図１４】従来のマルチプロセッサにおけるデータパケ
ットの構成図である。

【図１５】図１４のデータパケットを用いる従来のマル
チプロセッサシステムの構成を示すブロック図である。

【符号の説明】

１１，１１１ データバス １２，１１２ ストローブ信号 １３，１１３ データ転送禁止信号 １４，１１４ データ／パラメータ認識信号 １５，１１７ 送信側のデータバス １６，１１８ 送信側のアドレス線 １７，１１５ 受信側のデータバス １８，１１６ 受信側のアドレス線 １９，１１９ データ転送許可信号 ２０，１２０ データ転送終了信号 ２１ データ転送制御信号 ４０ データバス ４１ アドレス線 ８０ 内部バス ８１ 制御信号線 １００ データ送信装置 １０１ 送信側のデータ記憶手段 １０２ データ保持手段 １０３ データ保持制御手段 １０４ データ送信制御手段 ２００ データ受信装置 ２０１ 受信側のデータ記憶手段 ２０２ データ更新認識手段 ２０３ 固有認識番号保持手段 ２０４ 制御パラメータ保持手段 ２０５ 転送許可判定手段 ２０６ 第１ポート制御手段 ２０７ データセレクタ ２０８ データ保持手段 ２０９ データ保持制御手段 ２１０ 第２ポート制御手段 ２１１ 離散アドレス生成手段 ２５０−ｌ〜２５０−ｎ データ受信エレメント ３０１ａ〜３０１ｃ （第１の）計数手段 ３０２ 計数制御手段 ３０３ａ〜３０３ｃ 第１の比較器 ３０４ａ〜３０４ｃ 入力セレクタ ３０５ａ〜３０５ｃ 第２の比較器 ３０６，３０７ ＡＮＤゲート ３５０ａ〜３５０ｃ 第２の計数手段 ３５３ａ〜３５３ｃ 第３の比較器 ３６１ 第１セクション ３６２ 第２セクション ５００ データ受信装置 ５０１ 受信側のデータ記憶手段 ５０２ データ保持手段 ５０３ データ保持制御手段 ５０４ データ受信制御手段 ６００ データ送信装置 ６０１ 送信側のデータ記憶手段 ６０２ データ更新認識手段 ６０３ 固有認識番号保持手段 ６０４ 制御パラメータ保持手段 ６０５ 転送許可判定手段 ６０６ 第１ポート制御手段 ６０７ データセレクタ ６０８ データ保持手段 ６０９ データ保持制御手段 ６１０ 第２ポート制御手段 ６１１ 離散アドレス生成手段 ６５０−ｌ〜６５０−ｎ データ送信エレメント ７００ プロセッサ ７０１ メモリ ７０２ 内部バス ７０３ 割り込み信号線 ７１０ ホストプロセッサ ７１１ メモリ ７１２ データ保持手段 ７１３ データ保持制御手段 ７１４ データ転送制御手段 ７２０−ｌ〜７２０−ｎ プロセッサエレメント ７５０ データ転送装置 ７６０ 物理プロセッサエレメント群 ７６１〜７６３ 仮想プロセッサエレメント群 ８２０−ｌ〜８２０−ｎ 外部デバイス ８３０−ｌ〜８３０−ｎ 通信ポート ８５０−ｌ〜８５０−ｎ プロセッサエレメントグルー
プ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 康浩 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 右田 学 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (7)

【特許請求の範囲】
1. 【請求項１】 データ送信装置よりデータバスを介して
   送信される配列データを選択的に受信し、かつ該受信し
   た配列データをデータ記憶手段に書き込むためのデータ
   受信装置であって、 前記データバスより取り込まれたデータを一時的に保持
   するためのデータ保持手段と、 前記データ保持手段のデータの読み書きを制御するため
   のデータ保持制御手段と、 前記データ送信装置から送出されるストローブ信号によ
   り、前記データバス上のデータが更新されたことを認識
   するためのデータ更新認識手段と、 前記データ受信装置に割り当てられた固有認識番号を保
   持するための固有認識番号保持手段と、 受信すべき配列データの範囲に関する制御パラメータを
   予め保持しておくための制御パラメータ保持手段と、 前記制御パラメータ保持手段が保持している制御パラメ
   ータを計数の限界値としてかつ前記データ更新認識手段
   がデータの更新を認識するたびに計数値を認識番号アド
   レスとして更新する計数手段と、前記固有認識番号保持
   手段が保持している固有認識番号と前記認識番号アドレ
   スとが一致した場合にかぎりデータ転送許可信号を出力
   するための比較器とを有する転送許可判定手段と、 前記転送許可判定手段から出力されるデータ転送許可信
   号に従って前記データバス上のデータの取り込みを制御
   するための第１ポート制御手段と、 前記データ記憶手段への書き込みアドレスを生成するた
   めの離散アドレス生成手段と、 前記データ保持制御手段にデータの読み出しを指示し、
   かつ前記データ保持手段から読み出されたデータを前記
   データ記憶手段へ書き込むための第２ポート制御手段と
   を備えたことを特徴とするデータ受信装置。
2. 【請求項２】 データ記憶手段に格納されている配列デ
   ータを、データバスを介してデータ受信装置へ送信する
   ためのデータ送信装置であって、 前記データバスへ送出すべきデータを一時的に保持する
   ためのデータ保持手段と、 前記データ保持手段のデータの読み書きを制御するため
   のデータ保持制御手段と、 前記データ受信装置が受信可能になるたびに該データ受
   信装置から送出されるストローブ信号により、前記デー
   タバス上のデータが更新可能であることを認識するため
   のデータ更新認識手段と、 前記データ送信装置に割り当てられた固有認識番号を保
   持するための固有認識番号保持手段と、 送信すべき配列データの範囲に関する制御パラメータを
   予め保持しておくための制御パラメータ保持手段と、 前記制御パラメータ保持手段が保持している制御パラメ
   ータを計数の限界値としてかつ前記データ更新認識手段
   がデータ更新可能であることを認識するたびに計数値を
   認識番号アドレスとして更新する計数手段と、前記固有
   認識番号保持手段が保持している固有認識番号と前記認
   識番号アドレスとが一致した場合にかぎりデータ転送許
   可信号を出力するための比較器とを有する転送許可判定
   手段と、 前記転送許可判定手段から出力されるデータ転送許可信
   号に従って、前記データ保持手段が保持しているデータ
   の前記データバスへの送出を制御するための第１ポート
   制御手段と、 前記データ記憶手段の読み出しアドレスを生成するため
   の離散アドレス生成手段と、 前記データ記憶手段からデータを読み出し、かつ該読み
   出したデータの前記データ保持手段への書き込みを前記
   データ保持制御手段に指示するための第２ポート制御手
   段とを備えたことを特徴とするデータ送信装置。
3. 【請求項３】 請求項１記載のデータ受信装置と、請求
   項２記載のデータ送信装置とを備えたことを特徴とする
   データ転送装置。
4. 【請求項４】 プロセッサと、データを格納するための
   メモリと、請求項１記載のデータ受信装置及び請求項２
   記載のデータ送信装置のうちの少なくとも一方を有する
   データ転送装置とをそれぞれ備えた複数のプロセッサエ
   レメントと、 前記複数のプロセッサエレメントの各々に相互通信可能
   に結合された他のプロセッサとを備えたことを特徴とす
   るマルチプロセッサシステム。
5. 【請求項５】 データ送信装置よりデータバスを介して
   送信される配列データを選択的に受信し、かつ該受信し
   た配列データをデータ記憶手段に書き込むためのデータ
   受信装置であって、 前記データバスより取り込まれたデータを一時的に保持
   するためのデータ保持手段と、 前記データ保持手段のデータの読み書きを制御するため
   のデータ保持制御手段と、 前記データ送信装置から送出されるストローブ信号によ
   り、前記データバス上のデータが更新されたことを認識
   するためのデータ更新認識手段と、 前記データ受信装置に割り当てられた固有認識番号を保
   持するための固有認識番号保持手段と、 受信すべき配列データの範囲に関する制御パラメータを
   予め保持しておくための制御パラメータ保持手段と、 前記データ更新認識手段がデータの更新を認識するたび
   に計数値を更新する第１の計数手段と、該第１の計数手
   段の計数値が前記制御パラメータ保持手段の保持パラメ
   ータで示される限界値に達するまで予め設定された折り
   返し値を計数の限界値としてかつ前記データ更新認識手
   段がデータの更新を認識するたびに認識番号アドレスを
   更新するように巡回計数を行なう第２の計数手段と、前
   記固有認識番号保持手段が保持している固有認識番号と
   前記認識番号アドレスとが一致した場合にかぎりデータ
   転送許可信号を出力するための比較器とを有する転送許
   可判定手段と、 前記転送許可判定手段から出力されるデータ転送許可信
   号に従って前記データバス上のデータの取り込みを制御
   するための第１ポート制御手段と、 前記データ記憶手段への書き込みアドレスを生成するた
   めの離散アドレス生成手段と、 前記データ保持制御手段にデータの読み出しを指示し、
   かつ前記データ保持手段から読み出されたデータを前記
   データ記憶手段へ書き込むための第２ポート制御手段と
   を備えたことを特徴とするデータ受信装置。
6. 【請求項６】 データ記憶手段に格納されている配列デ
   ータを、データバスを介してデータ受信装置へ送信する
   ためのデータ送信装置であって、 前記データバスへ送出すべきデータを一時的に保持する
   ためのデータ保持手段と、 前記データ保持手段のデータの読み書きを制御するため
   のデータ保持制御手段と、 前記データ受信装置が受信可能になるたびに該データ受
   信装置から送出されるストローブ信号により、前記デー
   タバス上のデータが更新可能であることを認識するため
   のデータ更新認識手段と、 前記データ送信装置に割り当てられた固有認識番号を保
   持するための固有認識番号保持手段と、 送信すべき配列データの範囲に関する制御パラメータを
   予め保持しておくための制御パラメータ保持手段と、 前記データ更新認識手段がデータ更新可能であることを
   認識するたびに計数値を更新する第１の計数手段と、該
   第１の計数手段の計数値が前記制御パラメータ保持手段
   の保持パラメータで示される限界値に達するまで予め設
   定された折り返し値を計数の限界値としてかつ前記デー
   タ更新認識手段がデータ更新可能であることを認識する
   たびに認識番号アドレスを更新するように巡回計数を行
   なう第２の計数手段と、前記固有認識番号保持手段が保
   持している固有認識番号と前記認識番号アドレスとが一
   致した場合にかぎりデータ転送許可信号を出力するため
   の比較器とを有する転送許可判定手段と、 前記転送許可判定手段から出力されるデータ転送許可信
   号に従って、前記データ保持手段が保持しているデータ
   の前記データバスへの送出を制御するための第１ポート
   制御手段と、 前記データ記憶手段の読み出しアドレスを生成するため
   の離散アドレス生成手段と、 前記データ記憶手段からデータを読み出し、かつ該読み
   出したデータの前記データ保持手段への書き込みを前記
   データ保持制御手段に指示するための第２ポート制御手
   段とを備えたことを特徴とするデータ送信装置。
7. 【請求項７】 プロセッサと、データを格納するための
   メモリと、請求項５記載のデータ受信装置及び請求項６
   記載のデータ送信装置を有するデータ転送装置とをそれ
   ぞれ備えたｎ個のプロセッサエレメントと、 データの入出力を実行するためのｍ個の外部デバイス
   と、 前記ｎ個のプロセッサエレメントをｍ個のグループに分
   けたプロセッサエレメントグループの各々と前記ｍ個の
   外部デバイスとの間のバス接続を制御するためのｍ個の
   通信ポートとを備えたことを特徴とするマルチプロセッ
   サシステム。