JPH06267980A - 薄膜トランジスタおよびその作製方法 - Google Patents

薄膜トランジスタおよびその作製方法

Info

Publication number
JPH06267980A
JPH06267980A JP7899993A JP7899993A JPH06267980A JP H06267980 A JPH06267980 A JP H06267980A JP 7899993 A JP7899993 A JP 7899993A JP 7899993 A JP7899993 A JP 7899993A JP H06267980 A JPH06267980 A JP H06267980A
Authority
JP
Japan
Prior art keywords
silicon film
catalytic element
film
concentration
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7899993A
Other languages
English (en)
Other versions
JP3369244B2 (ja
Inventor
Kouyuu Chiyou
宏勇 張
Hideki Uoji
秀貴 魚地
Toru Takayama
徹 高山
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP07899993A priority Critical patent/JP3369244B2/ja
Priority to US08/207,124 priority patent/US5569936A/en
Priority to TW083102004A priority patent/TW278219B/zh
Priority to CNB2005100919197A priority patent/CN100437945C/zh
Priority to CN94102725A priority patent/CN1126179C/zh
Priority to CNB981163203A priority patent/CN1221018C/zh
Priority to KR1019940004933A priority patent/KR100197780B1/ko
Publication of JPH06267980A publication Critical patent/JPH06267980A/ja
Priority to US08/467,986 priority patent/US5595923A/en
Priority to KR1019980013731A priority patent/KR100229055B1/ko
Priority to JP2000063975A priority patent/JP3369530B2/ja
Application granted granted Critical
Publication of JP3369244B2 publication Critical patent/JP3369244B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 結晶性シリコンの活性層を有する薄膜トラン
ジスタ(TFT)をガラス基板に影響を及ぼさない程度
の低温で製造する方法を提供する。 【構成】 アモルファスシリコン膜に比較的、少量の結
晶化を促進する触媒元素を添加し、基板の歪み温度より
も低い温度でアニールして、これを結晶化させる。次
に、これにゲイト絶縁膜、ゲイト電極を形成し、自己整
合的に不純物を注入した後、結晶化を促進する触媒元素
を有する被膜を不純物領域に密着させるか、あるいは触
媒元素をイオン注入等の手段で比較的多く不純物領域に
導入し,しかる後に、基板の歪み温度よりも低い温度で
アニールしてドーピング不純物の活性化をおこなう。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜トランジスタ(T
FT)およびその作製方法に関するものである。本発明
によって作製される薄膜トランジスタは、ガラス等の絶
縁基板上、単結晶シリコン等の半導体基板上、いずれに
も形成される。特に本発明は、熱アニールによる結晶
化、活性化を経て作製される薄膜トランジスタに関す
る。
【0002】
【従来の技術】最近、絶縁基板上に、薄膜状の活性層
(活性領域ともいう)を有する絶縁ゲイト型の半導体装
置の研究がなされている。特に、薄膜状の絶縁ゲイトト
ランジスタ、いわゆる薄膜トランジスタ(TFT)が熱
心に研究されている。これらは、透明な絶縁基板上に形
成され、マトリクス構造を有する液晶等の表示装置にお
いて、各画素の制御用に利用することや駆動回路に利用
することが目的であり、利用する半導体の材料・結晶状
態によって、アモルファスシリコンTFTや結晶性シリ
コンTFTというように区別されている。
【0003】一般にアモルファス状態の半導体の電界移
動度は小さく、したがって、高速動作が要求されるTF
Tには利用できない。また、アモルファスシリコンで
は、P型の電界移動度は著しく小さいので、Pチャネル
型のTFT(PMOSのTFT)を作製することができ
ず、したがって、Nチャネル型TFT(NMOSのTF
T)と組み合わせて、相補型のMOS回路(CMOS)
を形成することができない。
【0004】一方、結晶半導体は、アモルファス半導体
よりも電界移動度が大きく、したがって、高速動作が可
能である。結晶性シリコンでは、NMOSのTFTだけ
でなく、PMOSのTFTも同様に得られるのでCMO
S回路を形成することが可能で、例えば、アクティブマ
トリクス方式の液晶表示装置においては、アクティブマ
トリクス部分のみならず、周辺回路(ドライバー等)を
もCMOSの結晶性TFTで構成する、いわゆるモノリ
シック構造を有するものが知られている。このような理
由から、最近は結晶性シリコンを使用したTFTの研究
開発が盛んである。
【0005】
【発明が解決しようとする課題】結晶性シリコンを得る
方法の1つとして、レーザーもしくはそれと同等な強光
を照射することによってアモルファスシリコンを結晶化
させる方法が挙げられるが、レーザーの出力の不安定性
や極めて短時間のプロセスであることに由来する不安定
性のために量産実用化の目処がついていない。
【0006】現在、実用的に採用できる考えられる方法
は、熱によってアモルファスシリコンを結晶化させる方
法である。この方法では、バッチ間のばらつきが少ない
結晶シリコンを得ることができる。しかし、問題がない
わけではない。
【0007】通常、結晶性シリコンを得るには600℃
程度の温度での長時間のアニールか、もしくは1000
℃以上の高温でのアニールが必要であった。後者の方法
を採用すれば選択できる基板が石英に限られ、基板コス
トが非常に高くなった。前者の方法では基板選択の余地
は拡がるが、別な問題がある。
【0008】安価な無アルカリガラス基板(コーニング
社7059番等)を採用した場合の従来のTFTの作製
プロセスは、概ね以下のような流れである。 アモルファスシリコン膜の成膜 アモルファスシリコン膜の結晶化(600℃以上、
24時間以上) ゲイト絶縁膜の成膜 ゲイト電極の形成 ドーピング不純物の導入(イオン注入もしくはイオ
ンドーピング法による) ドーピング不純物の活性化(600℃以上、24時
間以上) 層間絶縁物の形成 ソース、ドレイン電極の形成
【0009】ここで、特に問題となるのはとのプロ
セスである。多くの無アルカリガラスの歪み温度が60
0℃近辺(コーニング7059の場合は593℃)であ
るので、このような温度での処理は、基板のちぢみやソ
リの問題となる。最初のアニールプロセスであるの段
階では、まだ、パターニングがされていないから基板の
収縮はそれほど大きな問題とはならなかい。しかし、
の段階では、回路のパターニングがされているため、基
板が収縮すると、以後のマスクあわせができなくなり、
歩留りの低下の大きな原因となる。そこで、のプロセ
ス温度は、基板の歪み温度以下でおこなうことが望まれ
る一方、のプロセスをより低温(好ましくはガラスの
歪み温度より50℃以上低い温度、さらに好ましくは、
の最高熱処理温度よりも50℃以上低い温度)でおこ
なうことが望まれている。
【0010】そのためには、例えば、前述のようなレー
ザー等を用いる方法も考えられるが、レーザーの不安定
性に加えて、レーザーの照射される部分(ソース、ドレ
イン領域)とレーザーの照射されない部分(活性領域=
ゲイト電極の下の領域)との間で温度上昇の違いから応
力が発生し、信頼性が低下することが観測された。
【0011】このため、レーザー等を採用することは量
産的には困難であった。一方、その他の方法としても有
効な方法は見出せないのが現状であった。本発明はこの
ような困難な課題に対して解答を与えんとするものであ
る。本発明は、量産性を維持しつつ、上記の問題点を解
決することを課題とする。
【0012】
【課題を解決するための手段】本発明者の研究の結果、
実質的にアモルファス状態のシリコン被膜に微量の触媒
材料を添加することによって結晶化を促進させ、結晶化
温度を低下させ、結晶化時間を短縮できることが明らか
になった。触媒材料としては、ニッケル(Ni)、鉄
(Fe)、コバルト(Co)、白金(Pt)の単体、も
しくはそれらの珪化物等の化合物が適している。具体的
には、これらの触媒元素を有する膜、粒子、クラスター
等をアモルファスシリコン膜の下、もしくは上に密着し
て形成し、あるいはイオン注入法等の方法によってアモ
ルファスシリコン膜中にこれらの触媒元素を導入し、そ
の後、これを適当な温度、典型的には580℃以下の温
度で熱アニールすることによって結晶化させることがで
きる。
【0013】当然のことであるが、アニール温度が高い
ほど結晶化時間は短いという関係がある。また、ニッケ
ル、鉄、コバルト、白金の濃度が大きいほど結晶化温度
が低く、結晶化時間が短いという関係がある。本発明人
の研究では、結晶化を進行させるには、これらのうちの
少なくとも1つの元素の濃度が1×1017cm-3以上、
好ましくは5×1018cm-3以上存在することが必要で
あることがわかった。
【0014】一方、上記触媒材料はいずれもシリコンに
とっては好ましくない材料であるので、できるだけその
濃度が低いことが望まれる。本発明人の研究では、特に
活性領域として利用する場合には、十分な信頼性および
特性を得るためにこれらの触媒材料の濃度は合計して1
20cm-3を越えないことが望まれる。一方、ソース、
ドレイン等には比較的多量に存在しても、さして問題と
ならないことが明らかになった。
【0015】本発明人は、この触媒元素の効果に着目
し、これを利用することによって上記の問題を解決でき
ることを見出した。本発明におけるTFTの作製プロセ
スは、概ね以下のようなものである。 アモルファスシリコン膜の成膜 ’触媒元素の導入(イオン注入もしくはイオンドーピ
ング法による) アモルファスシリコン膜の結晶化(600℃以下、
8時間以内) ゲイト絶縁膜の成膜 ゲイト電極の形成 ドーピング不純物の導入(イオン注入もしくはイオ
ンドーピング法による) ’触媒元素を有する物質のシリコン膜への成膜 ドーピング不純物の活性化(600℃以下、8時間
以内) 層間絶縁物の形成 ソース、ドレイン電極の形成
【0016】あるいは、 アモルファスシリコン膜の成膜 ’触媒元素の導入(イオン注入もしくはイオンドーピ
ング法による) アモルファスシリコン膜の結晶化(600℃以下、
8時間以内) ゲイト絶縁膜の成膜 ゲイト電極の形成 ドーピング不純物の導入(イオン注入もしくはイオ
ンドーピング法による) ’触媒元素の導入(イオン注入もしくはイオンドーピ
ング法による) ドーピング不純物の活性化(600℃以下、8時間
以内) 層間絶縁物の形成 ソース、ドレイン電極の形成
【0017】これらの工程において、および’はそ
の順序を逆転させることも可能である。また、’の工
程は、「触媒元素を有する被膜等をアモルファスシリコ
ン膜の上、もしくは下に密着する工程」に置き換えても
よい。触媒元素の濃度を精密に制御するという意味から
はイオン注入法等の手段が望ましいが、工程を単純化
し、設備投資を抑制するという観点からは、得られるT
FTの特性が許せば、このような工程を採用してもよ
い。
【0018】本発明において、上記工程’によってア
モルファスシリコン膜に導入された触媒元素は、その結
晶化を著しく促進させ、また、’によって主としてソ
ース、ドレイン領域に導入された触媒元素は、その領域
の再結晶化を著しく促進する。そのため、結晶化、活性
化のためには、600℃以下、典型的には550℃以下
の温度で十分であり、また、アニール時間も8時間以
内、典型的には4時間以内で十分である。特に、イオン
注入法やイオンドーピング法によって最初から均等に触
媒元素が分布している場合には、極めて結晶化が進行し
やすかった。
【0019】本発明においては、いずれのプロセスを採
用しても、活性領域の上にゲイト電極が存在するので、
’の工程で活性領域にじかに触媒元素が密着したり、
注入されたりすることはない。そのため、活性領域と不
純物領域において触媒元素の濃度を変えることが可能で
ある。例えば、活性領域に添加される触媒元素の濃度を
比較的小さくすることによってTFTの特性及び信頼性
に与える悪影響を極力少なくし、また、不純物領域に添
加される触媒元素の濃度を比較的大きくして、活性化の
温度を低下させることによって、基板の収縮やソリを抑
制し、歩留りを上げることができる。また、そのために
TFTの信頼性、特性が損なわれることはほとんどな
い。
【0020】さらに、本発明においては、触媒元素の作
用のために、通常の熱アニールによっては結晶化しない
1000Å以下の薄いアモルファスシリコン膜も結晶化
する。TFTの段差部におけるゲイト絶縁膜のピンホー
ルや絶縁不良、ゲイト電極の断線等を防止する観点から
は、結晶シリコン膜の厚さは、1000Å以下、好まし
くは500Å以下が要求されていた。従来はレーザー結
晶化以外の方法では実現できなかったが、本発明によっ
て低温においても熱アニールによって実現できた。この
ことが歩留りのさらなる向上に寄与することは言うまで
もない。以下に実施例を用いて、より詳細に本発明を説
明する。
【0021】
【実施例】
〔実施例1〕 図1に本実施例の作製工程の断面図を示
す。まず、基板(コーニング7059)10上にスパッ
タリング法によって厚さ2000Åの酸化珪素の下地膜
11を形成した。さらに、プラズマCVD法によって、
厚さ500〜1500Å、例えば1500Åの真性(I
型)のアモルファスシリコン膜12を堆積した。そし
て、このアモルファスシリコン膜にイオン注入法によっ
て、1×1013〜5×1014cm-2、例えば5×1013
cm-2のドーズ量でニッケルイオンを注入した。この結
果、アモルファスシリコン膜中には、5×1018cm-3
程度の濃度でニッケルが存在した。(図1(A))
【0022】これを窒素雰囲気中、550℃で4時間ア
ニールして結晶化させた。アニール後、シリコン膜をパ
ターニングして、島状シリコン領域13を形成し、さら
に、スパッタリング法によって厚さ1000Åの酸化珪
素膜14をゲイト絶縁膜として堆積した。スパッタリン
グには、ターゲットとして酸化珪素を用い、スパッタリ
ング時の基板温度は200〜400℃、例えば250
℃、スパッタリング雰囲気は酸素とアルゴンで、アルゴ
ン/酸素=0〜0.5、例えば0.1以下とした。
【0023】引き続いて、減圧CVD法によって、厚さ
3000〜8000Å、例えば6000Åのシリコン膜
(0.1〜2%の燐を含む)を堆積した。なお、この酸
化珪素とシリコン膜の成膜工程は連続的におこなうこと
が望ましい。そして、シリコン膜をパターニングして、
ゲイト電極15を形成した。(図1(B))
【0024】次に、プラズマドーピング法によって、シ
リコン領域にゲイト電極をマスクとして不純物(燐)を
注入した。ドーピングガスとして、フォスフィン(PH
3 )を用い、加速電圧を60〜90kV、例えば80k
Vとした。ドーズ量は1×1015〜8×1015cm-2
例えば、2×1015cm-2とした。この結果、N型の不
純物領域16a、16bが形成された。(図1(C))
【0025】次に、不純物領域上の酸化珪素膜14をエ
ッチングして、不純物領域16を露出させ、スパッタリ
ング法によって、平均的に厚さ5〜200Å、例えば2
0Åの珪化ニッケル膜(化学式NiSix 、0.4≦x
≦2.5、例えば、x=2.0)17を図に示すように
全面に形成した。20Å程度の厚さでは膜は連続的なも
のではなく、どちらかというと粒子の集合体の様相を呈
していたが、本実施例では問題はない。(図1(D))
【0026】その後、窒素雰囲気中、480℃(先の結
晶化の際のアニール温度よりも70℃低い)で4時間ア
ニールすることによって、不純物を活性化させた。この
とき、先にN型不純物領域16aおよび16bにはその
上に被着した珪化ニッケル膜からニッケルが拡散するの
で、このアニールによって再結晶化が容易に進行した。
こうして不純物領域16a、16bを活性化した。
【0027】続いて、厚さ6000Åの酸化珪素膜18
を層間絶縁物としてプラズマCVD法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によってTFT
のソース領域、ドレイン領域の電極・配線19a、19
bを形成した。最後に、1気圧の水素雰囲気で350
℃、30分のアニールをおこなった。以上の工程によっ
て薄膜トランジスタが完成した。(図1(E))
【0028】得られたTFTの活性領域(ゲイト電極の
下)におけるニッケルの濃度は、2次イオン質量分析
(SIMS)法によって分析したところ、1×1018
5×1018cm-3程度で、また、不純物領域16におけ
る濃度は、1×1019〜5×1019cm-3程度であっ
た。
【0029】〔実施例2〕 図2に本実施例の作製工程
の断面図を示す。まず、基板(コーニング7059)2
0上にスパッタリング法によって厚さ2000Åの酸化
珪素の下地膜21を形成した。さらに、プラズマCVD
法によって、厚さ500〜1500Å、例えば1500
Åの真性(I型)のアモルファスシリコン膜22、さら
にスパッタリング法によって、厚さ200Åの酸化珪素
膜23を堆積した。そして、このアモルファスシリコン
膜にイオン注入法によって、5×1013cm-2のドーズ
量でニッケルイオンを注入した。(図2(A))次に、
このアモルファスシリコン膜を窒素雰囲気中、550
℃、8時間アニールして結晶化させた。その後、このシ
リコン膜をパターニングして、島状シリコン領域24を
形成した。
【0030】さらに、テトラ・エトキシ・シラン(Si
(OC2 5 4 、TEOS)と酸素を原料として、プ
ラズマCVD法によって結晶シリコンTFTのゲイト絶
縁膜として、厚さ1000Åの酸化珪素25を形成し
た。原料には、上記ガスに加えて、トリクロロエチレン
(C2 HCl3 )を用いた。成膜前にチャンバーに酸素
を400SCCM流し、基板温度300℃、全圧5P
a、RFパワー150Wでプラズマを発生させ、この状
態を10分保った。その後、チャンバーに酸素300S
CCM、TEOSを15SCCM、トリクロロエチレン
を2SCCMを導入して、酸化珪素膜の成膜をおこなっ
た。基板温度、RFパワー、全圧は、それぞれ300
℃、75W、5Paであった。成膜完了後、チャンバー
に100Torrの水素を導入し、350℃で35分の
水素アニールをおこなった。
【0031】引き続いて、スパッタリング法によって、
厚さ3000〜8000Å、例えば6000Åのタンタ
ル膜を堆積した。タンタルの代わりにチタンやタングス
テン、モリブテン、シリコンでもよい。但し、後の活性
化に耐えられるだけの耐熱性が必要である。なお、この
酸化珪素25とタンタル膜の成膜工程は連続的におこな
うことが望ましい。そして、タンタル膜をパターニング
して、TFTのゲイト電極26を形成した。さらに、こ
のタンタル配線の表面を陽極酸化して、表面に酸化物層
27を形成した。陽極酸化は、酒石酸の1〜5%エチレ
ングリコール溶液中でおこなった。得られた酸化物層の
厚さは2000Åであった。(図2(B))
【0032】次に、プラズマドーピング法によって、シ
リコン領域にゲイト電極をマスクとして不純物(燐)を
注入した。ドーピングガスとして、フォスフィン(PH
3 )を用い、加速電圧を80kVとした。ドーズ量は2
×1015cm-2とした。この結果、N型の不純物領域2
8a、28bが形成された。このとき、陽極酸化物のた
めに、ゲイト電極26と不純物領域28とはオフセット
状態となっている。(図2(C))
【0033】さらに、今度はイオン注入によって、シリ
コン領域にゲイト電極をマスクとしてニッケルイオンを
注入した。ドーズ量は1×1014〜2×1015cm-2
例えば5×1014cm-2とした。この結果、N型の不純
物領域28a、28bのニッケルの濃度は、5×1019
cm-3程度になった。(図2(D))
【0034】その後、窒素雰囲気中、450℃で4時間
アニールすることによって、不純物を活性化させた。こ
のとき、N型不純物領域28aおよび28bにはニッケ
ルイオンが注入されているので、このアニールによって
再結晶化が容易に進行した。こうして不純物領域28
a、28bを活性化した。
【0035】続いて、層間絶縁物として厚さ2000Å
の酸化珪素膜29をTEOSを原料とするプラズマCV
D法によって形成し、これにコンタクトホールを形成し
て、金属材料、例えば、窒化チタンとアルミニウムの多
層膜によってソース、ドレイン電極・配線30a、30
bを形成した。以上の工程によって半導体回路が完成し
た。(図2(E))
【0036】作製された薄膜トランジスタの電界効果移
動度は、ゲイト電圧10Vで70〜100cm2 /V
s、しきい値は2.5〜4.0V、ゲイトに−20Vの
電圧を印加したときのリーク電流は10-13 A以下であ
った。
【0037】
【発明の効果】本発明は、例えば、400〜550℃と
いうような低温、かつ、4時間という短時間でアモルフ
ァスシリコンの結晶化およびシリコン中のドーピング不
純物の活性化をおこなうことによって、スループットを
向上させることができる。加えて、従来、600℃以上
のプロセスを採用した場合にはガラス基板の縮みが歩留
り低下の原因として問題となっていたが、本発明を利用
することによってそのような問題点は一気に解消でき
た。
【0038】このことは、大面積の基板を一度に処理で
きることを意味するものである。すなわち、大面積基板
を処理することによって、1枚の基板から多くの半導体
回路(マトリクス回路等)を切りだすことによって単価
を大幅に低下させることができる。これを液晶ディスプ
レーに応用した場合には、量産性の向上と特性の改善が
図られる。このように本発明は工業上有益な発明であ
る。
【図面の簡単な説明】
【図1】 実施例1の作製工程断面図を示す。
【図2】 実施例2の作製工程断面図を示す。
【符号の説明】
10・・・基板 11・・・下地絶縁膜(酸化珪素) 12・・・アモルファスシリコン膜 13・・・島状シリコン領域 14・・・ゲイト絶縁膜(酸化珪素) 15・・・ゲイト電極(燐ドープされたシリコン) 16・・・ソース、ドレイン領域 17・・・触媒元素を含んだ被膜(珪化ニッケル) 18・・・層間絶縁物(酸化珪素) 19・・・金属配線・電極(窒化チタン/アルミニウ
ム)
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/265 21/324 Z 8617−4M (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 基板上に形成された結晶性シリコン膜の
    活性領域を有し、その活性領域には、1×1017cm-3
    以上の結晶化を促進する触媒元素を有し、前記活性領域
    に隣接する不純物領域の触媒元素の濃度は、前記活性領
    域のものより大きいことを特徴とする薄膜トランジス
    タ。
  2. 【請求項2】 請求項1において、触媒元素は、ニッケ
    ル、鉄、コバルト、白金の少なくとも1つであることを
    特徴とする薄膜トランジスタ。
  3. 【請求項3】 請求項1において、触媒元素の濃度は2
    次イオン質量分析法によって測定された値であることを
    特徴とする薄膜トランジスタ。
  4. 【請求項4】 基板上に触媒元素の濃度が、1×1017
    cm-3未満のアモルファスシリコン膜を形成する第1の
    工程と、 前記アモルファスシリコン膜に結晶化を促進する触媒元
    素を添加する第2の工程と、 前記シリコン膜上にゲイト電極を形成する第3の工程
    と、 前記ゲイト電極をマスクとして、前記シリコン膜中にド
    ーピング不純物を導入する第4の工程と、 前記シリコン膜に密着して触媒元素を有する物質を形成
    する第5の工程と、 前記シリコン膜を熱アニールすることによって、導入さ
    れた不純物の活性化をおこなう第6の工程とを有するこ
    とを特徴とする薄膜トランジスタの作製方法。
  5. 【請求項5】 請求項4において、第2の工程は、触媒
    元素を有する材料をアモルファスシリコンに密着させた
    のち、熱的に化合させる工程からなることを特徴とする
    薄膜トランジスタの作製方法。
  6. 【請求項6】 請求項5において、触媒元素を有する材
    料とは、触媒元素とシリコンとの化合物であることを特
    徴とする薄膜トランジスタの作製方法。
  7. 【請求項7】 基板上に触媒元素の濃度が、1×1017
    cm-3未満のアモルファスシリコン膜を形成する第1の
    工程と、 前記アモルファスシリコン膜に結晶化を促進する触媒元
    素を添加する第2の工程と、 前記シリコン膜上にゲイト電極を形成する第3の工程
    と、 前記ゲイト電極をマスクとして、前記シリコン膜中にド
    ーピング不純物および1×1017cm-3以上の濃度の触
    媒元素を導入する第4の工程と、 前記シリコン膜を熱アニールすることによって、導入さ
    れた不純物の活性化をおこなう第5の工程とを有するこ
    とを特徴とする薄膜トランジスタの作製方法。
  8. 【請求項8】 基板上に触媒元素の濃度が、1×1017
    cm-3以上のアモルファスシリコン膜を形成する第1の
    工程と、 前記アモルファスシリコン膜を最高温度T1 でアニール
    する第2の工程と、 前記シリコン膜上にゲイト電極を形成する第3の工程
    と、 前記ゲイト電極をマスクとして、前記シリコン膜中にド
    ーピング不純物および触媒元素を導入する第4の工程
    と、 前記シリコン膜を最高温度T2 (<T1 )でアニールす
    ることによって、導入された不純物の活性化をおこなう
    第5の工程とを有することを特徴とする薄膜トランジス
    タの作製方法。
  9. 【請求項9】 請求項6において、T1 −T2 >50℃
    であることを特徴とする薄膜トランジスタの作製方法。
JP07899993A 1993-03-12 1993-03-12 薄膜トランジスタ Expired - Lifetime JP3369244B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP07899993A JP3369244B2 (ja) 1993-03-12 1993-03-12 薄膜トランジスタ
TW083102004A TW278219B (ja) 1993-03-12 1994-03-08
US08/207,124 US5569936A (en) 1993-03-12 1994-03-08 Semiconductor device employing crystallization catalyst
CN94102725A CN1126179C (zh) 1993-03-12 1994-03-12 晶体管和半导体电路
CNB981163203A CN1221018C (zh) 1993-03-12 1994-03-12 晶体管和半导体电路的制造方法
KR1019940004933A KR100197780B1 (ko) 1993-03-12 1994-03-12 트랜지스터 및 반도체 회로 제조 방법
CNB2005100919197A CN100437945C (zh) 1993-03-12 1994-03-12 晶体管和半导体电路的制造方法
US08/467,986 US5595923A (en) 1993-03-12 1995-06-06 Method of forming a thin film transistor
KR1019980013731A KR100229055B1 (en) 1993-03-12 1998-04-17 Transistor and semiconductor device circuit
JP2000063975A JP3369530B2 (ja) 1993-03-12 2000-03-08 薄膜トランジスタの作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07899993A JP3369244B2 (ja) 1993-03-12 1993-03-12 薄膜トランジスタ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000063975A Division JP3369530B2 (ja) 1993-03-12 2000-03-08 薄膜トランジスタの作製方法

Publications (2)

Publication Number Publication Date
JPH06267980A true JPH06267980A (ja) 1994-09-22
JP3369244B2 JP3369244B2 (ja) 2003-01-20

Family

ID=13677596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07899993A Expired - Lifetime JP3369244B2 (ja) 1993-03-12 1993-03-12 薄膜トランジスタ

Country Status (2)

Country Link
JP (1) JP3369244B2 (ja)
CN (1) CN100437945C (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275807A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 半導体回路およびその作製方法
JPH06275806A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 半導体回路およびその作製方法
JPH06275808A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 半導体回路およびその作製方法
US5946560A (en) * 1993-03-22 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Transistor and method of forming the same
US5977559A (en) * 1995-09-29 1999-11-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor having a catalyst element in its active regions
US6072193A (en) * 1997-05-30 2000-06-06 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
US6194255B1 (en) * 1994-06-14 2001-02-27 Semiconductor Energy Laboratry Co. Ltd Method for manufacturing thin-film transistors
US6211535B1 (en) 1994-11-26 2001-04-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
KR100483302B1 (ko) * 1996-10-15 2005-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR100531556B1 (ko) * 1994-11-26 2006-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제조방법
US7052944B2 (en) 2000-06-23 2006-05-30 Nec Corporation Thin-film transistor and method of manufacture thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101084242B1 (ko) * 2010-01-14 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
CN109599343A (zh) * 2018-12-25 2019-04-09 惠科股份有限公司 薄膜晶体管及其制作方法
CN109727875A (zh) * 2018-12-25 2019-05-07 惠科股份有限公司 一种薄膜晶体管的制作方法和显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693509B2 (ja) * 1983-08-26 1994-11-16 シャープ株式会社 薄膜トランジスタ
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US5124769A (en) * 1990-03-02 1992-06-23 Nippon Telegraph And Telephone Corporation Thin film transistor
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JP2999271B2 (ja) * 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275806A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 半導体回路およびその作製方法
JPH06275808A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 半導体回路およびその作製方法
US5946560A (en) * 1993-03-22 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Transistor and method of forming the same
US6028326A (en) * 1993-03-22 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including a catalytic element for promoting crystallization of a semiconductor film
US6346486B2 (en) 1993-03-22 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Transistor device and method of forming the same
JPH06275807A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 半導体回路およびその作製方法
US6743667B2 (en) 1994-06-14 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an active matrix type device
US6194255B1 (en) * 1994-06-14 2001-02-27 Semiconductor Energy Laboratry Co. Ltd Method for manufacturing thin-film transistors
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
US6211535B1 (en) 1994-11-26 2001-04-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
KR100531556B1 (ko) * 1994-11-26 2006-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제조방법
US5977559A (en) * 1995-09-29 1999-11-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor having a catalyst element in its active regions
KR100483302B1 (ko) * 1996-10-15 2005-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US6072193A (en) * 1997-05-30 2000-06-06 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
US7052944B2 (en) 2000-06-23 2006-05-30 Nec Corporation Thin-film transistor and method of manufacture thereof

Also Published As

Publication number Publication date
JP3369244B2 (ja) 2003-01-20
CN1741257A (zh) 2006-03-01
CN100437945C (zh) 2008-11-26

Similar Documents

Publication Publication Date Title
JP3535205B2 (ja) 薄膜トランジスタの作製方法
JP3637069B2 (ja) 半導体装置の作製方法
US5646424A (en) Transistor device employing crystallization catalyst
US6642073B1 (en) Semiconductor circuit and method of fabricating the same
JP3869189B2 (ja) 薄膜トランジスタの作製方法
JP3369244B2 (ja) 薄膜トランジスタ
JP3359689B2 (ja) 半導体回路およびその作製方法
JPH06275807A (ja) 半導体回路およびその作製方法
JP3431682B2 (ja) 半導体回路の作製方法
JPH06267988A (ja) 半導体回路の作製方法
JP3514891B2 (ja) 半導体装置およびその作製方法
JP3359691B2 (ja) 薄膜トランジスタの作製方法
JP3431681B2 (ja) 半導体回路の作製方法
JP3369530B2 (ja) 薄膜トランジスタの作製方法
JP3535465B2 (ja) 半導体装置の作製方法
JP3362023B2 (ja) 半導体装置の作製方法
JP3333489B2 (ja) 薄膜トランジスタの作製方法
JP3535463B2 (ja) 半導体回路の作製方法
JP3431903B2 (ja) 半導体回路及び半導体装置
JP3316201B2 (ja) 半導体回路
JP3330923B2 (ja) 半導体回路の作製方法
JP3330922B2 (ja) 半導体回路の作製方法
JP2000269502A (ja) 半導体装置
JPH08213633A (ja) 薄膜トランジスタおよびその作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081115

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091115

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20091115

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091115

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20101115

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101115

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111115

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111115

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121115

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121115

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20131115

EXPY Cancellation because of completion of term