JPH06275806A

JPH06275806A - 半導体回路およびその作製方法

Info

Publication number: JPH06275806A
Application number: JP5086745A
Authority: JP
Inventors: Toru Takayama; 徹高山; Yasuhiko Takemura; 保彦竹村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1993-03-22
Filing date: 1993-03-22
Publication date: 1994-09-30
Anticipated expiration: 2017-11-20
Also published as: JP3347804B2

Abstract

(57)【要約】【目的】薄膜ダイオード（ＴＦＤ）と薄膜トランジス
タ（ＴＦＴ）を有する半導体回路を低温で製造する方法
を提供する。【構成】アモルファスシリコン膜を用いて、これに選
択的にＮ型もしくはＰ型不純物をドーピングすることに
よってＴＦＴ、ＴＦＤを形成する。また、ＴＦＴに関し
ては、上記不純物の導入された領域と実質的に同じ領域
に、ニッケル、鉄、コバルト、白金等のアモルファスシ
リコンの結晶化を促進する触媒元素を有する被膜を密着
させるか、あるいは触媒元素をイオン注入等の手段で導
入し，しかる後に、基板の歪み温度よりも低い温度でア
ニールしてドーピング不純物の活性化をおこなう。この
結果、ＴＦＴのソース、ドレインは結晶化シリコンによ
って構成され、ＴＦＴの活性領域（チャネル形成領域）
およびＴＦＤはアモルファスシリコンによって構成され
る半導体回路が形成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜トランジスタ（Ｔ
ＦＴ）および薄膜ダイオード（ＴＦＤ）を有する半導体
回路（例えば、イメージセンサー）およびその作製方法
に関するものである。本発明によって作製される半導体
回路は、ガラス等の絶縁基板上、単結晶シリコン等の半
導体基板上、いずれにも形成される。特に本発明は、熱
アニールによる活性化を経て作製されるＴＦＴを有する
半導体回路に関する。

【０００２】

【従来の技術】薄膜トランジスタ、薄膜ダイオード等の
薄膜半導体素子は、使用されるシリコンの種類によっ
て、アモルファス系素子と結晶系素子に分かれている。
アモルファスシリコンは作製温度が低く、量産性に優れ
ていたが、電界効果移動度や導電率等の物性で結晶性シ
リコンに劣るので、高速動作特性を得るには結晶系の半
導体素子が求められていた。一方、アモルファス半導体
は、一般に光導電率の変化が大きいので光センサー等に
使用できることが知られていた。そして、最近では、ア
モルファスシリコンダイオードを用いた光センサーを、
高速動作が可能な結晶系シリコンを用いた薄膜トランジ
スタによって駆動する回路（例えば、集積化イメージセ
ンサー回路）が提唱されている。

【０００３】

【発明が解決しようする課題】従来のアモルファスシリ
コンダイオードと結晶シリコンＴＦＴを組み合わせた回
路の作製手順の例を図４に示す。ガラス基板４１上に下
地絶縁膜４２を形成し、その上にアモルファスシリコン
膜を形成して、これを６００℃以上の温度で長時間アニ
ールすることにより結晶化させ、パターニングして島状
シリコン領域４３を得る。そして、ゲイト絶縁膜４４を
形成し、さらに、ゲイト電極４５Ｎ、４５Ｐを形成す
る。（図４（Ａ））

【０００４】そして、公知のＣＭＯＳ作製技術を使用し
てＮ型不純物領域４６ＮとＰ型不純物領域４６Ｐを形成
する。この不純物導入工程においてはゲイト電極に対し
て自己整合的に不純物が導入される。不純物注入後は、
レーザーアニール、熱アニール等の手段で不純物の活性
化がおこなわれる。（図４（Ｂ））

【０００５】次に、第１の層間絶縁物４７を形成して、
これにコンタクトホールを形成し、ＴＦＴのソース、ド
レインに電極・配線４８ａ、４８ｂ、４８ｃおよびアモ
ルファスシリコンダイオードの電極４８ｄが形成され
る。（図４（Ｃ））次に、Ｐ型、Ｉ型（真性）、Ｎ型のアモルファスシリコ
ン膜４９Ｐ、４９Ｉ、４９Ｎを順次積層して、これをパ
ターニングし、ダイオードの接合部を形成する。（図４
（Ｄ））最後に、第２の層間絶縁物５０を形成し、これにコンタ
クトホールを形成して、アモルファスシリコンダイオー
ドの電極５１を形成して、回路が完成する。（図４
（Ｅ））

【０００６】このような手順を要する従来の方法では、
長時間の成膜が要求されるシリコン膜および層間絶縁物
がそれぞれ２層と、それに加えてＮ層、Ｐ層の成膜も必
要であるので、スループットが低下するという問題点を
抱えていた。しかも、これらの成膜において使用される
プラズマＣＶＤ法、減圧ＣＶＤ法では、メンテナンスの
ための装置のデッドタイムが大きく、これらの工程が余
分に存在することは一層のスループット低下をもたら
す。

【０００７】また、結晶シリコンＴＦＴに用いるシリコ
ン膜の結晶化をおこなうにも６００℃以上の温度が必要
であり、かつ、その結晶化に２４時間以上の長い時間が
必要であったので、実際に量産する場合には、結晶化装
置の設備がいくつも必要とされ、巨額の設備投資がコス
トに跳ね返ってくるという問題を抱えていた。本発明
は、結晶シリコンＴＦＴに用いるシリコン膜とアモルフ
ァスシリコンダイオードに用いるシリコン膜とを同時に
形成し、かつ、層間絶縁物も１層のみとすることによっ
て、上記の問題点を克服し、また、６００℃以下の温度
で、かつ、実質的に問題にならない程度の短時間でシリ
コン膜の結晶化をおこなう技術を提供する。

【０００８】

【課題を解決するための手段】本発明人の考察による
と、アモルファスシリコンＴＦＴの最大の問題点は、ソ
ース、ドレイン領域の導電率が著しく低いことに帰結す
ることが明らかになった。もし、ＴＦＴのソース、ドレ
インの導電率が結晶シリコン並のものであれば、ＴＦＤ
を駆動するに十分な動作が得られることが分かった。

【０００９】上記の課題を解決するためにはアモルファ
スシリコン、特にＴＦＴ、ＴＦＤの不純物領域（ソース
・ドレインもしくはＮ形・Ｐ形領域）の結晶化、活性化
を進めて導電率を下げればよい。本発明者の研究の結
果、実質的にアモルファス状態のシリコン被膜に微量の
触媒材料を添加することによって結晶化を促進させ、結
晶化温度を低下させ、結晶化時間を短縮できることが明
らかになった。触媒元素としては、ニッケル（Ｎｉ）、
鉄（Ｆｅ）、コバルト（Ｃｏ）、白金（Ｐｔ）が適して
いる。具体的には、これらの触媒元素単体あるいは珪化
物等の化合物を有する膜、粒子、クラスター等をアモル
ファスシリコン膜の下、もしくは上に密着して形成し、
あるいはイオン注入法等の方法によってアモルファスシ
リコン膜中にこれらの触媒元素を導入し、その後、これ
を適当な温度、典型的には５８０℃以下の温度で熱アニ
ールすることによって結晶化させることができる。

【００１０】当然のことであるが、アニール温度が高い
ほど結晶化時間は短いという関係がある。また、触媒元
素の濃度が大きいほど結晶化温度が低く、結晶化時間が
短いという関係がある。本発明人の研究では、結晶化を
進行させるには、これらのうちの少なくとも１つの元素
の濃度が１×１０¹⁷ｃｍ^-3、好ましくは５×１０¹⁸ｃｍ
^-3以上存在することが必要であることがわかった。ま
た、アニール温度と時間によっては、１０〜２０μｍ程
度触媒元素が拡散し、横方向に結晶化が進行することも
明らかになった。。

【００１１】一方、上記触媒材料はいずれもシリコンに
とっては好ましくない材料であるので、できるだけその
濃度が低いことが望まれる。本発明人の研究では、特に
活性領域として利用する場合には、十分な信頼性および
特性を得るためにこれらの触媒材料の濃度は合計して２
×１０²⁰ｃｍ^-3を越えないことが望まれる。

【００１２】さらに、注目すべき事柄は、このような触
媒材料の存在しない領域では、全く結晶化を進行させる
ことなく、アモルファス状態を維持できることである。
例えば、通常、このような触媒材料を有しないアモルフ
ァスシリコンの結晶化は６００℃以上の温度で開始され
るが、５８０℃以下では全く進行しない。ただし、３０
０℃以上の雰囲気ではアモルファスシリコン中のダング
リングボンドを中和するのに必要な水素が離脱するの
で、良好な光感度を得るにはアニールは水素雰囲気でお
こなわれることが望まれる。

【００１３】本発明人は、この触媒元素の効果に着目
し、これを利用することによってより低温、短時間のア
ニールによって不純物領域の導電率を低下させることが
可能となった。本発明では、上記の触媒材料による結晶
化の特徴を生かして、不純物領域のみを結晶化、活性化
させ、ＴＦＤはアモルファス状態のままとすることによ
って素子の機能を高める。さらに本発明人は考察を進
め、上記の他の問題点であるプロセスの簡略化、すなわ
ち、成膜工程の削減を可能とする方法を見出した。その
概要を以下に示す。アモルファスシリコン膜の成膜絶縁被膜（ゲイト絶縁膜）の成膜ＴＦＴのゲイト電極、ＴＦＤのマスク材の形成ドーピング不純物の導入（イオン注入もしくはイオ
ンドーピング法による） ’触媒元素を有する物質のＴＦＴ領域のシリコン膜へ
の成膜ドーピング不純物の活性化（６００℃以下、８時間
以内）層間絶縁物の形成ＴＦＴのソース、ドレイン電極の形成

【００１４】あるいは、アモルファスシリコン膜の成膜絶縁被膜（ゲイト絶縁膜）の成膜ＴＦＴのゲイト電極、ＴＦＤのマスク材の形成ドーピング不純物の導入（イオン注入もしくはイオ
ンドーピング法による） ’触媒元素のＴＦＴ領域のシリコン膜への導入（イオ
ン注入もしくはイオンドーピング法による）ドーピング不純物の活性化（６００℃以下、８時間
以内）層間絶縁物の形成ＴＦＴのソース、ドレイン電極の形成

【００１５】これらの工程において、および’はそ
の順序を逆転させることも可能である。触媒元素の濃度
を精密に制御するという意味からはイオン注入法等の手
段が望ましい。結晶化、活性化のためには、６００℃以
下、典型的には５５０℃以下の温度で十分であり、ま
た、アニール時間も８時間以内、典型的には４時間以内
で十分である。特に、イオン注入法やイオンドーピング
法によって最初から均等に触媒元素が分布している場合
には、極めて結晶化が進行しやすかった。

【００１６】本発明においては、活性領域の上にゲイト
電極が存在するので、’の工程で活性領域にじかに触
媒元素が密着したり、注入されたりすることはない。そ
のため、活性領域の特性を損なうことがない。また、適
当な温度・時間条件でアニールをおこなうと、ソース、
ドレインから結晶化が進行し、活性領域も結晶シリコン
となる。この結果、極めて高移動度のＴＦＴが得られ
る。

【００１７】本発明において、ＴＦＤの構造について簡
単に述べると、従来のＴＦＤが、層構造を有していたの
に対し、本発明のＴＦＤは平面上（プレーナー）構造を
有することを特徴とする。本発明においては、ＴＦＴの
活性領域とＴＦＤの真性領域は同じアモルファスシリコ
ン膜を出発点とする。これは、本発明におけるアニール
温度が従来のものより５０℃以上も低下させることが可
能であるために実現したことである。このため、従来で
は、２層のシリコン膜の形成が必要とされていたのに対
し、本発明では１層のシリコン膜の成膜で足りてしま
う。そして、従来必要であった、Ｎ層、Ｐ層に関しては
ＴＦＴの不純物ドーピングの際に同時に平面的に形成す
ることによって得られる。すなわち、ＴＦＴにＮ型不純
物を注入するときにＴＦＤのＮ型領域を形成し、ＴＦＴ
にＰ型不純物を注入するときにＴＦＤのＰ型領域を形成
する。この結果、層間絶縁物も１層となる。

【００１８】このような平面的なＴＦＤは従来にない特
色を有する。従来のＴＦＤ（図４に示されるような形状
を有する）を例えば光センサーとして使用する場合に
は、半導体内部に発生する電界のかかる方向と光照射面
が垂直となり、光照射強度が電界のかかる方向で一様で
なく、効率よく電子・ホールを発生させ、外部に取り出
すことができなかった。また、層間のピンホール等によ
りＴＦＤがショートすることもあった。本発明において
は、ＴＦＤに生じる電界の方向が光照射面と平行である
ので、電界方向での光強度が一定となり、光電変換効率
が向上し、また、ショートも生じにくい。

【００１９】さらに、本発明においては、触媒元素の作
用のために、通常の熱アニールによっては結晶化しない
１０００Å以下の薄いアモルファスシリコン膜も結晶化
する。ＴＦＴの段差部におけるゲイト絶縁膜のピンホー
ルや絶縁不良、ゲイト電極の断線等を防止する観点から
は、結晶シリコン膜の厚さは、１０００Å以下、好まし
くは５００Å以下が要求されていた。従来はレーザー結
晶化以外の方法では実現できなかったが、本発明によっ
て低温においても熱アニールによって実現できた。この
ことが歩留りのさらなる向上に寄与することは言うまで
もない。以下に実施例を用いて、より詳細に本発明を説
明する。

【００２０】

【実施例】〔実施例１〕図１に本実施例の作製工程の
断面図を示す。まず、基板（コーニング７０５９）１０
上にスパッタリング法によって厚さ２０００Åの酸化珪
素の下地膜１１を形成した。さらに、プラズマＣＶＤ法
によって、厚さ５００〜１５００Å、例えば１５００Å
の真性（Ｉ型）のアモルファスシリコン膜を堆積した。
次に得られたアモルファスシリコン膜をフォトリソグラ
フィー法によってパターニングし、島状シリコン領域１
２ａ（ＴＦＴ用）および１２ｂ（ＴＦＤ用）を形成し
た。さらに、スパッタリング法によって厚さ１０００Å
の酸化珪素膜１３をゲイト絶縁膜として堆積した。スパ
ッタリングには、ターゲットとして酸化珪素を用い、ス
パッタリング時の基板温度は２００〜４００℃、例えば
２５０℃、スパッタリング雰囲気は酸素とアルゴンで、
アルゴン／酸素＝０〜０．５、例えば０．１以下とし
た。引き続いて、減圧ＣＶＤ法によって、厚さ６０００
〜８０００Å、例えば６０００Åのシリコン膜（０．１
〜２％の燐を含む）を堆積した。なお、この酸化珪素と
シリコン膜の成膜工程は連続的におこなうことが望まし
い。そして、シリコン膜をパターニングして、ＴＦＴの
ゲイト電極１４ａ、１４ｂおよびＴＦＤのマスク材１４
ｃを形成した。（図１（Ａ））

【００２１】次に、図１（Ｂ）に示すように、フォトレ
ジストのマスク１５ａを形成し、プラズマドーピング法
によって、シリコン領域にゲイト電極をマスクとして不
純物（燐）を注入した。ドーピングガスとして、フォス
フィン（ＰＨ₃）を用い、加速電圧を６０〜９０ｋＶ、
例えば８０ｋＶとした。ドーズ量は１×１０¹⁵〜８×１
０¹⁵ｃｍ^-2、例えば、２×１０¹⁵ｃｍ^-2とした。この結
果、ＴＦＴのＮ型の不純物領域１６ａ、ＴＦＤのＮ型の
不純物領域１７ｎが形成された。（図１（Ｂ））

【００２２】次に、図１（Ｃ）に示すように、フォトレ
ジストのマスク１５ｂを形成し、プラズマドーピング法
によって、シリコン領域にゲイト電極をマスクとして不
純物（ホウ素）を注入した。ドーピングガスとして、ジ
ボラン（Ｂ₂Ｈ₆）を用い、加速電圧を４０〜８０ｋ
Ｖ、例えば６５ｋＶとした。ドーズ量は１×１０¹⁵〜８
×１０¹⁵ｃｍ^-2、例えば、５×１０¹⁵とした。この結
果、ＴＦＴのＰ型の不純物領域１６ｂ、ＴＦＤのＰ型の
不純物領域１７ｐが形成された。なお、このドーピング
不純物の導入の際には、ＴＦＤのマスク材１４ｃによっ
て、ＴＦＤのＮ型領域とＰ型領域に挟まれた領域には不
純物は注入ず、真性領域１７ｉとなる。不純物導入後、
ＴＦＤのマスク材１４ｃを除去した。（図１（Ｃ））

【００２３】さらに、図１（Ｄ）に示すように、ＴＦＤ
領域を覆ってフォトレジストのマスク１５ｃを形成し、
これを用いて、イオン注入法によってニッケルイオンを
注入した。ドーズ量は１×１０¹³〜５×１０¹⁴ｃｍ^-2、
例えば５×１０¹³ｃｍ^-2とした。この結果、ＴＦＴ領域
の不純物領域１６ａ、１６ｂには、５×１０¹⁸ｃｍ^-3程
度の濃度でニッケルが注入された。（図１（Ｄ））

【００２４】その後、０．１〜１気圧の水素還元雰囲気
中、５００℃で４時間アニールすることによって、不純
物を活性化させた。このとき、先にニッケルの注入され
た領域１６ａ、１６ｂにはニッケルが拡散しているの
で、このアニールによって結晶化が容易に進行し、ドー
ピング不純物が活性化した。さらに、ゲイト電極の幅が
２０μｍ以下、好ましくは１０μｍ以下の場合には、不
純物領域からニッケルが拡散して、活性領域にまで結晶
化が進行した。一方、ＴＦＤの真性領域１６ｉのシリコ
ン中にはニッケルが存在しないので結晶化しなかった。

【００２５】続いて、厚さ６０００Åの酸化珪素膜１８
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によってＴＦＴ
の電極・配線１９ａ、１９ｂ、１９ｃ、ＴＦＤの電極・
配線１９ｄ、１９ｅを形成した。最後に、１気圧の水素
雰囲気で３５０℃、３０分のアニールをおこなった。以
上の工程によって半導体回路が完成した。（図１
（Ｅ））

【００２６】本工程では、図から明らかなようにシリコ
ン膜、層間絶縁物を共に１層とすることができた。その
結果、成膜プロセスは大きく削減された。また、ニッケ
ルの濃度を２次イオン質量分析（ＳＩＭＳ）法によって
測定したところ、ＴＦＴの不純物領域においては、１×
１０¹⁸〜５×１０¹⁸ｃｍ^-3のニッケルが検出された。一
方、ＴＦＤの真性領域では測定限界（１×１０¹⁶ｃ
ｍ^-3）以下であった。

【００２７】本実施例の半導体回路のうち、ＴＦＤの部
分を図２（Ａ）に示す。このＴＦＤは光センサーとして
使用する場合には上方から光が入射される。このＴＦＤ
のＡ−Ａ’に沿ったエネルギーバンド図は、図２（Ｂ）
のように示される。

【００２８】〔実施例２〕図３に本実施例の作製工程
の断面図を示す。基板（コーニング７０５９）３０上に
スパッタリング法によって厚さ２０００Åの酸化珪素の
下地膜３１、さらにプラズマＣＶＤ法によってアモルフ
ァスシリコン膜を形成した。そして、アモルファスシリ
コン膜をパターニングして、島状シリコン領域３２ａ
（ＴＦＴ用）および３２ｂ（ＴＦＤ用）を形成した。さ
らに、テトラ・エトキシ・シラン（Ｓｉ（ＯＣ₂Ｈ₅）
₄、ＴＥＯＳ）と酸素を原料として、プラズマＣＶＤ法
によってゲイト絶縁膜として、厚さ１０００Åの酸化珪
素３３を形成した。原料には、上記ガスに加えて、トリ
クロロエチレン（Ｃ₂ＨＣｌ₃）を用いた。成膜前にチ
ャンバーに酸素を４００ＳＣＣＭ流し、基板温度３００
℃、全圧５Ｐａ、ＲＦパワー１５０Ｗでプラズマを発生
させ、この状態を１０分保った。その後、チャンバーに
酸素３００ＳＣＣＭ、ＴＥＯＳを１５ＳＣＣＭ、トリク
ロロエチレンを２ＳＣＣＭを導入して、酸化珪素膜の成
膜をおこなった。基板温度、ＲＦパワー、全圧は、それ
ぞれ３００℃、７５Ｗ、５Ｐａであった。成膜完了後、
チャンバーに１００Ｔｏｒｒの水素を導入し、３５０℃
で３５分の水素アニールをおこなった。

【００２９】引き続いて、スパッタリング法によって、
厚さ６０００〜８０００Å、例えば６０００Åのタンタ
ル膜を堆積した。なお、この酸化珪素３３とタンタル膜
の成膜工程は連続的におこなうことが望ましい。タンタ
ルの代わりに、クロム、モリブテン、タングステン、チ
タン等を用いてもよいが、いずれも後のアニール工程に
耐えられることが必要である。そして、タンタル膜をパ
ターニングして、ＴＦＴのゲイト電極３４ａ、３４ｂ、
ＴＦＤのマスク材３４ｃを形成した。さらに、このタン
タル配線の表面を陽極酸化して、表面に酸化物層を形成
した。陽極酸化は、酒石酸の１〜５％エチレングリコー
ル溶液中でおこなった。得られた酸化物層の厚さは２０
００Åであった。（図３（Ａ））

【００３０】次に、プラズマドーピング法によって、シ
リコン領域に不純物（燐）を注入した。ドーピングガス
として、フォスフィン（ＰＨ₃）を用い、加速電圧を６
０〜９０ｋＶ、例えば８０ｋＶとした。ドーズ量は１×
１０¹⁵〜８×１０¹⁵ｃｍ^-2、例えば、２×１０¹⁵ｃｍ^-2
とした。このようにしてＮ型の不純物領域３５を形成し
た。（図３（Ｂ））

【００３１】さらに、左側のＴＦＴ（Ｎチャネル型ＴＦ
Ｔ）およびＴＦＤの右側の領域（Ｎ型領域）をフォトレ
ジスト３６ａでマスクして、再び、プラズマドーピング
法で右側のＴＦＴ（ＰチャネルＴＦＴ）のシリコン領域
およびＴＦＤの左側の領域（Ｐ型領域）に不純物（ホウ
素）を注入した。ドーピングガスとして、ジボラン（Ｂ
₂Ｈ₆）を用い、加速電圧を５０〜８０ｋＶ、例えば６
５ｋＶとした。ドーズ量は１×１０¹⁵〜８×１０¹⁵ｃｍ
^-2、例えば、先に注入された燐より多い５×１０¹⁵ｃｍ
^-2とした。この結果、ＴＦＴのＮ型の不純物領域３７
ａ、同Ｐ型領域３７ｂおよびＴＦＤのＮ型領域３８ｎ、
Ｐ型領域３８ｐを形成した。（図３（Ｄ））次いで、ＴＦＤの領域にフォトレジストによってマスク
３６ｂを形成し、イオン注入法によって、ニッケルイオ
ンを注入した。ドーズ量は１×１０¹³〜５×１０¹⁴ｃｍ
^-2、例えば５×１０¹³ｃｍ^-2とした。この結果、ＴＦＴ
の不純物領域３７ａ、３７ｂには、５×１０¹⁸ｃｍ^-3程
度の濃度でニッケルが注入された。（図３（Ｄ））

【００３２】その後、０．１〜１気圧の水素還元雰囲気
中、５００℃で４時間アニールすることによって、不純
物を活性化させた。このとき、先にニッケルの注入され
た領域３７ａ、３７ｂでは、このアニールによって結晶
化が容易に進行し、ドーピング不純物が活性化した。一
方、ＴＦＤの真性領域３８ｉのシリコン中にはニッケル
が存在しないので結晶化しなかった。続いて、厚さ２０
００Åの酸化珪素膜３９を層間絶縁物としてプラズマＣ
ＶＤ法によって形成し、これにコンタクトホールを形成
して、金属材料、例えば、窒化チタンとアルミニウムの
多層膜によってＴＦＴの電極・配線４０ａ、４０ｂ、４
０ｃ、ＴＦＤの電極・配線４０ｄ、４０ｅを形成した。
最後に、１気圧の水素雰囲気で３５０℃、３０分のアニ
ールをおこなった。以上の工程によって半導体回路が完
成した。（図３（Ｅ））

【００３３】本実施例では、ＴＦＤのマスク材３４ｃ
は、他のゲイト電極配線とは絶縁されており、浮遊電位
状態とした。しかし、この場合には何らかの電荷の蓄積
によってＴＦＤの動作が妨げられることがある。もし、
安定な動作が要求されるのであれば、ＴＦＤのＰ型領域
もしくはＮ型領域と同電位とするとよい。また、本実施
例では、真性領域３８ｉ上にはマスク材３４ｃが存在し
ているので、ＴＦＤを光センサーとして使用する場合に
は、基板側から光を入射させることが必要である。

【００３４】作製されたＴＦＴの特性は従来の６００℃
のアニールによって結晶化する工程によって作製された
ものとは何ら劣るところはなかった。例えば、本実施例
によって作成したシフトレジスタは、ドレイン電圧１５
Ｖで１１ＭＨｚ、１７Ｖで１６ＭＨｚの動作を確認でき
た。また、信頼性の試験においても従来のものとの差を
見出せなかった。

【００３５】

【発明の効果】本発明によって、結晶性シリコンＴＦＴ
とアモルファスシリコンＴＦＤを有する半導体回路を作
製するプロセスを削減し、量産性を高めることができ
た。また、本発明は、例えば、５００℃というような低
温、かつ、４時間という短時間でシリコンの結晶化をお
こなうことによっても、スループットを向上させること
ができる。加えて、従来、６００℃以上のプロセスを採
用した場合にはガラス基板の縮みやソリが歩留り低下の
原因として問題となっていたが、本発明を利用すること
によってそのような問題点は一気に解消してしまう。

【００３６】このことは、大面積の基板を一度に処理で
きることを意味するものである。すなわち、大面積基板
を処理することによって、１枚の基板から多くの集積回
路等を切りだすことによって単価を大幅に低下させるこ
とができる。このように本発明は工業上有益な発明であ
る。

【図面の簡単な説明】

【図１】実施例１の作製工程断面図を示す。

【図２】実施例１で得られたＴＦＤおよびそのバン
ド図を示す。

【図３】実施例２の作製工程断面図を示す。

【図４】従来の作製工程例（断面図）を示す。

【符号の説明】

１０・・・基板１１・・・下地絶縁膜（酸化珪素）１２・・・島状シリコン領域１３・・・ゲイト絶縁膜（酸化珪素）１４・・・ゲイト電極およびマスク材（燐ドープされた
シリコン）１５・・・ドーピングマスク（フォトレジスト）１６・・・ＴＦＴのソース、ドレイン領域１７・・・ＴＦＤの不純物領域・真性領域１８・・・層間絶縁物（酸化珪素）１９・・・金属配線・電極（窒化チタン／アルミニウ
ム）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 29/784 9056−4ＭＨ０１Ｌ 29/78 ３１１Ｙ 9056−4Ｍ３１１Ｃ

Claims

【特許請求の範囲】

【請求項１】基板上に形成された少なくとも１つの薄
膜トランジスタと少なくとも１つの薄膜ダイオードを有
し、前記薄膜トランジスタの活性領域（チャネル形成領
域）を形成する半導体膜は、前記薄膜ダイオードのＮ型
領域、Ｐ型領域および真性領域（Ｉ層）と同じ層の半導
体膜であり、また、前記薄膜トランジスタのソース、ド
レイン領域に含まれるシリコンの結晶化を促進する触媒
元素の濃度は１×１０¹⁷ｃｍ^-3もしくはそれ以上の濃
度、かつ２×１０²⁰ｃｍ^-3未満であることを特徴とする
半導体回路。
【請求項２】請求項１において、触媒元素の濃度は、
２次イオン質量分析法によって得られた最小値によって
定義されることを特徴とする半導体回路。
【請求項３】請求項１において、触媒元素は、ニッケ
ル、鉄、コバルト、白金の少なくとも１つであることを
特徴とする半導体回路。
【請求項４】基板上に形成された少なくとも１つの薄
膜トランジスタと少なくとも１つの薄膜ダイオードを有
し、前記薄膜トランジスタの活性領域（チャネル形成領
域）を形成する半導体膜は、前記薄膜ダイオードのＮ型
領域、Ｐ型領域および真性領域（Ｉ層）と同じ層の半導
体膜であり、また、前記薄膜トランジスタのソース、ド
レイン領域は結晶シリコンにより、また、前記薄膜ダイ
オードのＮ型領域、Ｐ型領域は実質的にアモルファスシ
リコンから構成されていることを特徴とする半導体回
路。
【請求項５】基板上にアモルファスシリコン膜を形成
する第１の工程と、前記アモルファスシリコン膜上に絶縁被膜および薄膜ト
ランジスタのゲイト電極、および薄膜ダイオードのマス
ク材を形成する第２の工程と、前記ゲイト電極およびマスク材をマスクとして、アモル
ファスシリコン膜にドーピング不純物を、また、薄膜ト
ランジスタを構成するアモルファスシリコン膜に関して
は、結晶化を促進する触媒元素をそれぞれ添加する第３
の工程と、前記シリコン膜を熱アニールすることによって、導入さ
れた不純物の活性化をおこなう第４の工程とを有するこ
とを特徴とする半導体回路の作製方法。