JPH06268496A - 電流切替回路 - Google Patents

Abstract

(57)【要約】 【目的】低電源電圧においても使用可能な電流切替回路
を実現する。 【構成】電流Ｉの供給先を第１の回路１、第２の回路２
および第３の回路３間で切り替える電流切替回路におい
て、エミッタ同士が接続され、これらエミッタ同士の接
続中点が電流源Ｉ₀ に接続された第１および第２のトラ
ンジスタＴ_r1，Ｔ _r2と、エミッタが第１および第２のト
ランジスタＴ_r1，Ｔ_r2のエミッタ同士の接続中点に接続
された第３のトランジスタＴ_r5とを設け、第１のトラン
ジスタＴ_r1のコレクタを第１の回路１に接続し、第２の
トランジスタＴ_r2のコレクタを第２の回路２に接続し、
第３のトランジスタＴ_r5のコレクタを第３の回路３に接
続し、かつ、第１および第２のトランジスタＴ_r1，Ｔ_r2
のエミッタ面積と第３のトランジスタＴ_r5のエミッタ面
積との比を１対ｎ（ｎ＞１）に設定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電流の供給先を複数の
回路間で切り替える電流切替回路に係り、特に、フリッ
プフロップなどのバイポーラディジタル集積回路などに
適用される電流切替回路に関するものである。

【０００２】

【従来の技術】図５は、従来の電流切替回路の一例を示
す構成図である。図５において、１は第１の回路、２は
第２の回路、３は第３の回路、Ｖ_CCは電源電圧、Ｔ_r1〜
Ｔ_r4はｎｐｎ形トランジスタ、Ｉ₀ は定電流源をそれぞ
れ示している。

【０００３】電流切替回路は、トランジスタＴ_r1および
Ｔ_r2のエミッタ同士が接続されて第１のトランジスタ差
動対が構成されるとともに、トランジスタＴ_r3およびＴ
_r4のエミッタ同士が接続されて第２のトランジスタ差動
対が構成され、第１のトランジスタ差動対のエミッタ同
士の接続中点がトランジスタＴ_r3のコレクタに接続さ
れ、かつ、第２のトランジスタ差動対のエミッタ同士の
接続中点が定電流源Ｉ₀に接続されて構成されている。

【０００４】そして、第１のトランジスタ差動対のトラ
ンジスタＴ_r1のコレクタが第１の回路１に接続され、ト
ランジスタＴ_r2のコレクタが第２の回路２に接続され、
第２のトランジスタ差動対のトランジスタＴ_r4のコレク
タが第３の回路３に接続されており、相補的信号である
切替信号ｓｗ₁ をトランジスタＴ_r1およびＴ_r2のベース
に入力させ、切替信号ｓｗ₂ をトランジスタＴ_r3および
Ｔ_r4のベースに入力させ、これら切替信号ｓｗ₁ および
ｓｗ₂ の各ベースへの入力レベルに応じて、定定電流源
Ｉ₀ による電流Ｉの供給先が第１〜第３の回路１〜３の
いずれかに切り替えられる。

【０００５】図６は、図５の回路に対する切替信号ｓｗ
₁ ，ｓｗ₂ の入力レベルなどを示す図である。図６に示
すように、切替信号ｓｗ₁ はハイレベルｓｗ_1Hとローレ
ベルｓｗ_1Lの２値をとる。同様に、切替信号ｓｗ₂ はハ
イレベルｓｗ_2Hとローレベルｓｗ_2Lの２値をとり、これ
ら４つのレベルは次の条件を満足している。 ｓｗ_1H＞ｓｗ_1L＞ｓｗ_2H＞ｓｗ_2L

【０００６】このような構成において、たとえばトラン
ジスタＴ_r4のベースに切替信号ｓｗ ₂ がハイレベルｓｗ
_2Hで入力され、トランジスタＴ_r3のベースに切替信号ｓ
ｗ₂がローレベルｓｗ_2Lで入力されると、トランジスタ
Ｔ_r4がオン状態となる。この場合、電流Ｉが第３の回路
３に供給され、その結果、第３の回路３が作動状態とな
る。

【０００７】これに対して、トランジスタＴ_r3のベース
に切替信号ｓｗ₂ がハイレベルｓｗ _2Hで入力され、トラ
ンジスタＴ_r4のベースに切替信号ｓｗ₂ がローレベルｓ
ｗ_2Lで入力されると、トランジスタＴ_r3がオン状態とな
る。このとき、トランジスタＴ_r1のベースに切替信号ｓ
ｗ₁ がハイレベルｓｗ_1Hで入力され、トランジスタＴ_r2
のベースに切替信号ｓｗ₁ がローレベルｓｗ_1Lで入力さ
れると、トランジスタＴ_r1がオン状態となる。この場
合、電流Ｉが第１の回路１に供給され、その結果、第１
の回路１が作動状態となる。

【０００８】一方、トランジスタＴ_r3がオン状態のとき
に、トランジスタＴ_r2のベースに切替信号ｓｗ₁ がハイ
レベルｓｗ_1Hで入力され、トランジスタＴ_r1のベースに
切替信号ｓｗ₁ がローレベルｓｗ_1Lで入力されると、ト
ランジスタＴ_r2がオン状態となる。この場合、電流Ｉが
第２の回路２に供給され、その結果、第２の回路２が作
動状態となる。

【０００９】図７は、図８に示すような、いわゆるデー
タ設定機能付きＴ型フリップフロップを、図５の電流切
替回路を適用し、バイポーラディジタル集積回路として
構成した一例を示す回路図である。本回路は、プログラ
ミングカウンタを構成する場合に使用される一般的なも
ので、図５の回路をａ段（マスタ）およびｂ段（スレー
ブ）の２段構成としたものであり、その構成について以
下に説明する。

【００１０】本構成におけるａ段およびｂ段の定電流源
Ｉ_0a，Ｉ_0bは、それぞれベースが電源Ｖ_BBに接続された
ｎｐｎ形トランジスタＱ_Ia，Ｑ_Ibと、トランジスタ
Ｑ_Ia，Ｑ _Ibのエミッタと接地ＧＮＤ間に接続された抵抗
素子Ｒ_Ia，Ｒ_Ibとから構成され、トランジスタＱ_Iaのコ
レクタがａ段のトランジスタＴ_r3a のエミッタとトラン
ジスタＴ_r4a のエミッタとの接続中点に接続され、トラ
ンジスタＱ_Ibのコレクタがｂ段のトランジスタＴ_r3b の
エミッタとトランジスタＴ_r4b のエミッタとの接続中点
に接続されている。

【００１１】ａ段およびｂ段における第１の回路１ａ，
１ｂは、エミッタ同士が接続されたｎｐｎ形トランジス
タＱ_1a，Ｑ_2aおよびＱ_1b，Ｑ_2bの差動対から構成され、
これらのエミッタ同士の接続中点はそれぞれトランジス
タＴ_r1a ，Ｔ_r1b のコレクタに接続されている。また、
ａ段のトランジスタＱ_1aのベースとｂ段のトランジスタ
Ｑ_2bのコレクタとが接続され、ａ段のトランジスタＱ_2a
のベースとｂ段のトランジスタＱ_1bのコレクタとが接続
されている。

【００１２】第２の回路２ａ，２ｂは、エミッタ同士が
接続され、コレクタが抵抗素子Ｒ_1a，Ｒ_2aおよびＲ_1b，
Ｒ_2bを介して電源電圧Ｖ_CCに接続され、さらに互いのコ
レクタとベース同士が接続されたｎｐｎ形トランジスタ
Ｑ_3a，Ｑ_4aおよびＱ_3b，Ｑ_4bの差動対から構成され、こ
れらのエミッタ同士の接続中点はトランジスタＴ_r2a，
Ｔ_r2b のコレクタにそれぞれ接続されている。

【００１３】第３の回路３ａ，３ｂは、エミッタ同士が
接続されたｎｐｎ形トランジスタＱ _5a，Ｑ_6aおよび
Ｑ_5b，Ｑ_6bの差動対から構成され、これらのエミッタ同
士の接続中点はトランジスタＴ_r4a ，Ｔ_r4b のコレクタ
にそれぞれ接続されている。また、ａ段のトランジスタ
Ｑ_5aのコレクタはａ段の第１および第２の回路１ａ，２
ａのトランジスタＱ_1a，Ｑ_3aのコレクタに接続されてい
るとともに、ｂ段の第１の回路１ｂのトランジスタＱ_1b
のベースに接続されている。さらに、ａ段のトランジス
タＱ_6aのコレクタはａ段の第１および第２の回路１ａ，
２ａのトランジスタＱ_2a，Ｑ_4aのコレクタに接続されて
いるとともに、ｂ段の第１の回路１ｂのトランジスタＱ
_2bのベースに接続されている。一方、ｂ段のトランジス
タＱ_5bのコレクタは同じくｂ段の第１および第２の回路
１ｂ，２ｂのトランジスタＱ_1b，Ｑ_3bのコレクタに接続
され、トランジスタＱ _6bのコレクタは同じくｂ段の第１
および第２の回路１ｂ，２ｂのトランジスタＱ _2b，Ｑ_4b
のコレクタに接続されている。

【００１４】このような構成においては、信号Ｄがａ段
およびｂ段の第３の回路３ａ，３ｂのトランジスタ
Ｑ_5a，Ｑ_5bのベースに入力され、信号Ｄと相補的レベル
をとる信号ＸＤがトランジスタＱ_6a，Ｑ_6bのベースに入
力される。また、クロック信号ＣＫが第１の切替信号ｓ
ｗ₁ としてａ段のトランジスタＴ _r2a のベースおよびｂ
段のトランジスタＴ_r1b のベースに入力されるととも
に、クロック信号ＣＫと相補的レベルをとる信号ＸＣＫ
が第１の切替信号ｓｗ₁ としてａ段のトランジスタＴ
_r1a のベースおよびｂ段のトランジスタＴ_r2b のベース
に入力される。さらに、セット信号Ｓが第２の切替信号
ｓｗ₂ としてａ段のトランジスタＴ_{r4 a} のベースおよび
ｂ段のトランジスタＴ_r4b のベースに入力されるととも
に、クロック信号Ｓと相補的レベルをとるセット信号Ｘ
Ｓが第２の切替信号ｓｗ₂ としてａ段のトランジスタＴ
_r3a のベースおよびｂ段のトランジスタＴ_r3b のベース
に入力される。そして、ｂ段の第１〜第３の回路１ｂ〜
３ｂを構成する各トランジスタＱ_1b〜Ｑ_6bのコレクタか
ら本フリップフロップの出力信号Ｑ，ＸＱが出力され
る。

【００１５】たとえば、第２の切替信号としてのセット
信号Ｓがハイレベルでａ段およびｂ段のトランジスタＴ
_r4a ，Ｔ_r4b のベースに入力された場合には、電流
Ｉ_a ，Ｉ _b が第３の回路３ａ，３ｂに供給され、両回路
３ａ，３ｂが作動状態となる。これにより、入力信号
Ｄ，ＸＤはそのまま本回路から出力される。

【００１６】これに対して、セット信号Ｓがローレベル
でトランジスタＴ_r4a ，Ｔ_r4b のベースに入力され、こ
れと相補的レベルをとるセット信号ＸＳがハイレベルで
トランジスタＴ_r3a ，Ｔ_r3b のベースに入力され、この
状態で、第１の切替信号としてのクロック信号ＣＫ，Ｘ
ＣＫがハイレベルまたはローレベルでトランジスタＴ
_r1a ，Ｔ_r2a およびＴ_r1b ，Ｔ_r2b のベースに入力され
ると、電流Ｉ_a ，Ｉ_b が第１の回路１ａ，１ｂまたは第
２の回路２ａ，２ｂに供給され、回路１ａ，１ｂまたは
２ａ，２ｂが作動状態となる。この場合は、クロック信
号ＣＫ，ＸＣＫの入力レベルに応じて出力信号Ｑ，ＸＱ
のレベルが反転するＴ型フリップフロップとして機能す
る。

【００１７】

【発明が解決しようとする課題】ところで、上述した従
来の回路では、第１のトランジスタ差動対のトランジス
タＴ_r1，Ｔ_r2と第２のトランジスタ差動対のトランジス
タＴ_r3とが縦列に接続されているため、これらトランジ
スタＴ_r1，Ｔ_r2とトランジスタＴ_r3の順方向電圧Ｖ_f の
影響を受ける。実際に回路を構成する場合には、図７に
示すように、定電流源Ｉ_0a，Ｉ_0bにトランジスタＱ_Ia，
Ｑ_Ibが用いられるとともに、第１〜第３の回路１ａ〜３
ａ，１ｂ〜３ｂもトランジスタＱ_1a〜Ｑ_6a，Ｑ_1b〜Ｑ_6b
で構成されることから、これらトランジスタの順方向電
圧Ｖ_f の影響を受け、特に第１の回路１および第２の回
路２を作動させるためには、電源電圧Ｖ_CCは４Ｖ_f より
大きな値であることを要求され、使用できる電圧範囲が
狭いという問題がある。

【００１８】ここで、トランジスタのＶ_f を０．７Ｖで
あるとした場合、図７の回路を良好に作動させるために
は、電源電圧Ｖ_CCの値は以下の条件を満足する必要があ
る。 Ｖ_CC＞２．８Ｖ（＝０．７×４） これでは、近年、特に高まっている、２．７Ｖ近傍とい
う低電源電圧化の要求には応じることができない。

【００１９】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、低電源電圧においても使用可能
な電流切替回路を提供することにある。

【００２０】

【課題を解決するための手段】上記目的を達成するた
め、本発明では、電流の供給先を第１の回路、第２の回
路および第３の回路間で切り替える電流切替回路であっ
て、エミッタ同士が接続され、これらエミッタ同士の接
続中点が電流源に接続された第１および第２のトランジ
スタと、エミッタが上記第１および第２のトランジスタ
のエミッタ同士の接続中点に接続された第３のトランジ
スタとを有し、上記第１のトランジスタのコレクタが第
１の回路に接続され、上記第２のトランジスタのコレク
タが第２の回路に接続され、上記第３のトランジスタの
コレクタが第３の回路に接続されている。

【００２１】本発明では、上記第１および第２のトラン
ジスタのベースがハイレベルとローレベルを相補的にと
る第１の切替信号の入力ラインにそれぞれ接続され、上
記第３のトランジスタのベースがハイレベルとローレベ
ルの２値をとる第２の切替信号の入力ラインに接続さ
れ、上記第２の切替信号のハイレベルの値は上記第１の
切替信号のハイレベル以上の値に設定され、第２の切替
信号のローレベルの値は上記第１の切替信号のハイレベ
ルより低い値に設定されている。

【００２２】本発明では、上記第１および第２のトラン
ジスタのうち少なくとも一方のトランジスタのエミッタ
面積と上記第３のトランジスタのエミッタ面積との比が
１対ｎに設定された。

【００２３】本発明では、上記第１、第２および第３の
回路はエミッタ同士が接続され、コレクタが電源電圧に
接続された２つのトランジスタをそれぞれ有し、各回路
の２つのトランジスタのエミッタ同士の接続中点が上記
第１、第２および第３のトランジスタのコレクタにそれ
ぞれ接続され、第１の回路および第２の回路のうちいず
れか一方の回路において、一方のトランジスタのコレク
タと他方のトランジスタのベース同士が互いに接続され
ている。

【００２４】

【作用】本発明によれば、第１〜第３のトランジスタの
ベースに切替信号が入力され、これら切替信号の入力レ
ベルに応じて、電流源による電流の供給先が第１〜第３
の回路間で任意に切り替えられる。この場合、第１〜第
３のトランジスタが並列に接続されていることから、第
１〜第３の回路および電流源がトランジスタで構成され
たとしても、電源電圧の値は３Ｖ_f より大きい値であれ
ば、各回路は作動する。

【００２５】本発明によれば、第１および第２のトラン
ジスタのベースには、ハイレベルとローレベルとを相補
的にとる第１の切替信号が入力され、第３のトランジス
タのベースには、ハイレベルとローレベルの２値をとる
第２の切替信号が入力される。

【００２６】また、本発明によれば、第１および第２の
トランジスタのうち少なくとも一方のトランジスタのエ
ミッタ面積と第３のトランジスタのエミッタ面積との比
が１対ｎ（ｎ＞１）に設定されていることから、たとえ
ば、エミッタ面積が小さく設定された第１のトランジス
タのベースに第１の切替信号がハイレベルで入力され、
第３のトランジスタのベースに第２の切替信号がハイレ
ベルで入力された場合、電流源Ｉ₀ による電流Ｉのうち
｛Ｉ／（１＋ｎ）｝だけ第１の回路に流れ、｛（ｎ・
Ｉ）／（１＋ｎ）｝だけ第３の回路に流れるようにな
る。したがって、ここで、ｎの値がある程度大きな値、
たとえば「４」であれば、第２の切替信号がハイレベル
のときに、電流Ｉの供給先を第１または第２の回路から
第３の回路に切り替えられる。その結果、第３の回路が
作動状態となる。

【００２７】本発明によれば、たとえば第１の回路また
は第２の回路を構成するトランジスタ差動対のベース、
並びに第３の回路を構成するトランジスタ差動対のベー
スに対して、外部から所定レベルの信号を入力させるこ
とにより、Ｄ型フリップフロップとして機能する。

【００２８】

【実施例】図１は、本発明に係る電流切替回路の一実施
例を示す構成図であって、従来例を示す図５と同一構成
部分は同一を符号をもって表す。すなわち、１は第１の
回路、２は第２の回路、３は第３の回路、Ｖ_CCは電源電
圧、Ｔ_r1は第１のトランジスタ、Ｔ_r2は第２のトランジ
スタ、Ｔ_r5は第３のトランジスタ、Ｉ₀ は定電流源、Ｓ
Ｗ₁ は第１の切替信号、ＳＷ₂ は第２の切替信号をそれ
ぞれ示している。

【００２９】第１のトランジスタＴ_r1のエミッタと第２
のトランジスタＴ_r2のエミッタとが接続されてトランジ
スタ差動対が構成されている。第１のトランジスタＴ_r1
のコレクタは第１の回路１の電流入力ラインに接続さ
れ、第２のトランジスタＴ_r2のコレクタは第２の回路２
の電流入力ラインに接続されている。第３のトランジス
タＴ_r5のエミッタはトランジスタＴ_r1およびＴ_r2のエミ
ッタ同士の接続中点に接続され、コレクタは第３の回路
３の電流入力ラインに接続されている。また、トランジ
スタＴ_r1およびＴ_r2のエミッタ同士の接続中点に定電流
源Ｉ₀が接続されている。

【００３０】さらに、第１のトランジスタＴ_r1のエミッ
タ面積と第２のトランジスタＴ_r2のエミッタ面積との比
は１対１に設定されており、第３のトランジスタＴ_r5の
エミッタ面積は、これら第１および第２のトランジスタ
Ｔ_r1，Ｔ_r2のエミッタ面積に対してｎ対１（但し、ｎ＞
１）に設定されている。

【００３１】本回路は、相補的な第１の切替信号ＳＷ₁
をトランジスタ差動対の第１および第２のトランジスタ
Ｔ_r1，Ｔ_r2のベースに入力させ、その入力レベルに応じ
て定電流源Ｉ₀ による電流Ｉの供給先を第１の回路１ま
たは第２の回路２に切り替え、第２の切替信号ＳＷ₂ を
第３のトランジスタＴ_r5のベースに入力させ、その入力
レベルに応じて電流Ｉの第３の回路３への供給状態およ
び非供給状態を切り替えるように構成されている。

【００３２】次に、第１の切替信号ＳＷ₁ および第２の
切替信号ＳＷ₂ の入力レベルについて考察する。

【００３３】第１〜第３の回路１〜３が動作するために
は、電流Ｉを流すと同時に、電源電圧Ｖ_CCと第１〜第３
の回路１〜３の各入力側Ａ，Ｂ，Ｃのとの間に、ある電
位差が現れるように構成する必要がある。そこで、第１
および第２の切替信号ＳＷ₁ ，ＳＷ₂ のハイレベルＳＷ
_1H，ＳＷ _2Hは可能な限り低い方が望ましい。ただし、定
電流源Ｉ₀ が正常に動作する範囲である必要がある。第
１および第２の切替信号ＳＷ₁ ，ＳＷ₂ のローレベルＳ
Ｗ_1L，ＳＷ_2Lは、ハイレベルＳＷ_1H，ＳＷ_2Hに対してト
ランジスタがスイッチングできるだけ低ければ良く、大
きな制約はない。

【００３４】本実施例では、たとえば、第１〜第３の回
路１〜３が同程度の電源電圧Ｖ_CC〜Ａ点またはＢ点また
はＣ点間電位差を必要とする場合を考慮し、図２に示す
ように、第１の切替信号ＳＷ₁ のハイレベルＳＷ_1Hと第
２の切替信号ＳＷ₂ のハイレベルＳＷ_2Hとが等しいレベ
ル（電圧、たとえば２Ｖ）に設定され、ローレベルにつ
いては、第２の切替信号ＳＷ₂ のローレベルＳＷ_2Lの電
圧が、第１の切替信号ＳＷ₁ のローレベルＳＷ_1Lの電圧
（たとえば１．８Ｖ）に対して低い値（たとえば１．６
Ｖ）に設定される。これにより、電流Ｉの供給先を第１
〜第３の回路１〜３間で任意に切り替えられ、第１〜第
３の回路１〜３を良好に動作させることができる。

【００３５】次に、上記構成による動作を説明する。た
とえば、第３のトランジスタＴ_r5のベースに第２の切替
信号ＳＷ₂ がローレベルＳＷ_2Lで入力されたとき、第１
の切替信号ＳＷ₁ が第１のトランジスタＴ_r1のベースに
ハイレベルＳＷ_1Hで入力され、第２のトランジスタＴ_r2
のベースにローレベルＳＷ_1Lで入力されると、第１のト
ランジスタＴ_r1がオン状態となる。この場合、電流Ｉが
第１の回路１に供給され、その結果、第１の回路１が作
動状態となる。一方、第１の切替信号ＳＷ₁ が第１のト
ランジスタＴ_r1のベースにローレベルＳＷ_1Lで入力さ
れ、第２のトランジスタＴ_r2のベースにハイレベルＳＷ
_1Hで入力されると、第２のトランジスタＴ_r2がオン状態
となる。この場合、電流Ｉが第２の回路２に供給され、
その結果、第２の回路２が作動状態となる。

【００３６】これに対して、第３のトランジスタＴ_r5の
ベースに第２の切替信号ＳＷ₂ がハイレベルＳＷ_2Hで入
力されたとき、第１の切替信号ＳＷ₁ が第１のトランジ
スタＴ_r1のベースにハイレベルＳＷ_1Hで入力され、第２
のトランジスタＴ_r2のベースにローレベルＳＷ_1Lで入力
されると、第１のトランジスタＴ_r1のベースと第３のト
ランジスタＴ_r5のベースとが同電位となる。このとき、
第１のトランジスタＴ_r1のエミッタ面積と第３のトラン
ジスタＴ_r5のエミッタ面積との比は１対ｎに設定されて
いるので、定電流源Ｉ₀ による電流Ｉのうち｛Ｉ／（１
＋ｎ）｝だけ第１の回路１に流れ、｛（ｎ・Ｉ）／（１
＋ｎ）｝だけ第３の回路３に流れるようになる。

【００３７】同様に、第３のトランジスタＴ_r5のベース
に第２の切替信号ＳＷ₂ がハイレベルＳＷ_2Hで入力され
たとき、第１の切替信号ＳＷ₁ が第１のトランジスタＴ
_r1のベースにローレベルＳＷ_1Lで入力され、第２のトラ
ンジスタＴ_r2のベースにハイレベルＳＷ_1Hで入力される
と、第２のトランジスタＴ_r2のベースと第３のトランジ
スタＴ_r5のベースとが同電位となる。このとき、第２の
トランジスタＴ_r2のエミッタ面積と第３のトランジスタ
Ｔ_r5のエミッタ面積との比は１対ｎに設定されているの
で、定電流源Ｉ₀ による電流Ｉのうち｛Ｉ／（１＋
ｎ）｝だけ第２の回路２に流れ、｛（ｎ・Ｉ）／（１＋
ｎ）｝だけ第３の回路３に流れるようになる。

【００３８】ここで、ｎの値がある程度大きな値、たと
えば「４」であれば、第２の切替信号ＳＷ₂ がハイレベ
ルＳＷ_2Hのときに、電流Ｉの供給先を第１または第２の
回路１，２から第３の回路３に良好に切り替えられる。
その結果、第３の回路３が作動状態となる。

【００３９】以上説明したように、本実施例によれば、
第１および第２のトランジスタＴ_r1，Ｔ_r2からなるトラ
ンジスタ差動対におけるエミッタ同士の接続中点に第３
のトランジスタＴ_r5のエミッタを接続して並列接続する
とともに、第１および第２のトランジスタＴ_r1，Ｔ_r2の
エミッタ面積と第３のトランジスタＴ_r5のエミッタ面積
との比を１対ｎ（ｎ＞１）に設定したので、切替回路を
構成するトランジスタが縦続接続されることがない。し
たがって、定電流源Ｉ₀ から被電流供給回路である第１
〜第３の回路１〜３に電流Ｉを供給する場合に、経由す
るトランジスタ数が最小で済むことから、トランジスタ
Ｖ_f による影響を最小に抑えることができ、２．７Ｖな
どの低電源電圧で作動する回路にも適用することができ
る。

【００４０】なお、第１の切替信号ＳＷ₁ および第２の
切替信号₂ の入力レベルは、上述したように第１の切替
信号ＳＷ₁ のハイレベルＳＷ_1Hと第２の切替信号ＳＷ₂
のハイレベルＳＷ_2Hとが等しいレベルに設定され、第２
の切替信号ＳＷ₂ のローレベルＳＷ_2Lの電圧が、第１の
切替信号ＳＷ₁ のローレベルＳＷ_1Lの電圧に対して低い
値に設定されている必要は必ずしもなく、第２の切替信
号ＳＷ₂ のハイレベルＳＷ_2Hの値が第１の切替信号ＳＷ
₁ のハイレベルＳＷ_1H以上の値に設定され、第２の切替
信号ＳＷ₂ のローレベルＳＷ_2Lの値が第１の切替信号Ｓ
Ｗ₁ のハイレベルＳＷ_1Hより低い値に設定されていれば
良好な切り替え動作を実現できる。

【００４１】図３は、図８に示すような、いわゆるデー
タ設定機能付きＴ型フリップフロップを、図１に示す本
発明に係る電流切替回路を適用し、バイポーラディジタ
ル集積回路として構成して一例を示す回路図である。

【００４２】本回路は、プログラミングカウンタを構成
する場合に使用される一般的なもので、図１の回路をａ
段（マスタ）およびｂ段（スレーブ）の２段構成とした
ものであり、従来例を示す図７と同一構成部分は同一符
号をもって表している。すなわち、１ａ，１ｂは第１の
回路、２ａ，２ｂは第２の回路、３ａ，３ｂは第３の回
路、Ｖ_CCは電源電圧、Ｑ_1a〜Ｑ_6a、Ｑ_1b〜Ｑ_6bは第１〜
第３の回路１ａ〜３ａ，１ｂ〜３ｂを構成するｎｐｎ形
トランジスタ、Ｒ_1a，Ｒ_2a，Ｒ_1b，Ｒ_2bは抵抗素子、Ｔ
_r1a ，Ｔ_r1b は第１のトランジスタ、Ｔ_r2a ，Ｔ_r2b は
第２のトランジスタ、Ｔ_r3a ，Ｔ_r3b は第３のトランジ
スタ、Ｑ_Ia，Ｑ_Ibは電流源用ｎｐｎ形トランジスタ、Ｒ
_Ia，Ｒ_Ibは電流源用抵抗素子をそれぞれ示している。

【００４３】ａ段の定電流源Ｉ_0a用トランジスタＱ_Iaの
コレクタはａ段の第１のトランジスタＴ_r1a のエミッタ
と第２のトランジスタＴ_r2a のエミッタとの接続中点に
接続されている。同様に、ｂ段の定電流源Ｉ_0b用トラン
ジスタＱ_Ibのコレクタはｂ段の第１のトランジスタＴ
_r1b のエミッタと第２のトランジスタＴ_r2b のエミッタ
との接続中点に接続されている。

【００４４】さらに、ａ段において第１のトランジスタ
Ｔ_r1a のコレクタが第１の回路１ａのトランジスタ
Ｑ_1a，Ｑ_2aのエミッタ同士の接続中点に接続され、第２
のトランジスタＴ_r2a のコレクタが第２の回路２ａのト
ランジスタＱ_3a，Ｑ_4aのエミッタ同士の接続中点に接続
され、第３のトランジスタＴ_r3a のコレクタが第３の回
路３ａのトランジスタＱ_5a，Ｑ_6aのエミッタ同士の接続
中点に接続されている。同様に、ｂ段において第１のト
ランジスタＴ_r1b のコレクタが第１の回路１ｂのトラン
ジスタＱ_1b，Ｑ_2bのエミッタ同士の接続中点に接続さ
れ、第２のトランジスタＴ_r2b のコレクタが第２の回路
２ｂのトランジスタＱ_3b，Ｑ_4bのエミッタ同士の接続中
点に接続され、第３のトランジスタＴ_r3b のコレクタが
第３の回路３ｂのトランジスタＱ_5b，Ｑ_6bのエミッタ同
士の接続中点に接続されている。

【００４５】このような構成においては、信号Ｄがａ段
およびｂ段の第３の回路３ａ，３ｂのトランジスタ
Ｑ_5a，Ｑ_5bのベースに入力され、信号Ｄと相補的レベル
をとる信号ＸＤがトランジスタＱ_6a，Ｑ_6bのベースに入
力される。また、クロック信号ＣＫが第１の切替信号Ｓ
Ｗ₁ としてａ段の第２のトランジスタＴ_r2a のベースお
よびｂ段の第１のトランジスタＴ_r1b のベースに入力さ
れるとともに、クロック信号ＣＫと相補的レベルをとる
信号ＸＣＫが第１の切替信号ＳＷ₁ としてａ段の第１の
トランジスタＴ_r1a のベースおよびｂ段の第２のトラン
ジスタＴ_r2b のベースに入力される。さらに、セット信
号Ｓが第２の切替信号ＳＷ₂ として両段の第３のトラン
ジスタＴ_r3a のベースに入力される。そして、ｂ段の第
１〜第３の回路１ｂ〜３ｂを構成する各トランジスタＱ
_1b〜Ｑ_6bのコレクタから本フリップフロップの出力信号
Ｑ，ＸＱが出力される。

【００４６】たとえば、第２の切替信号としてのセット
信号Ｓがハイレベルでａ段およびｂ段の第３のトランジ
スタＴ_r5a ，Ｔ_r5b のベースに入力された場合には、電
流Ｉ _a ，Ｉ_b が第３の回路３ａ，３ｂに供給され、両回
路３ａ，３ｂが作動状態となる。これにより、入力信号
Ｄ，ＸＤはそのまま本回路から出力される。

【００４７】これに対して、セット信号Ｓがローレベル
で第３のトランジスタＴ_r5a ，Ｔ_{r5 b} のベースに入力さ
れ、この状態で、第１の切替信号としてのクロック信号
ＣＫ，ＸＣＫがハイレベルまたはローレベルで第１およ
び第２のトランジスタＴ_r1a，Ｔ_r2a およびＴ_r1b ，Ｔ
_r2b のベースに入力されると、電流Ｉ_a ，Ｉ_b が第１の
回路１ａ，１ｂまたは第２の回路２ａ，２ｂに供給さ
れ、回路１ａ，１ｂまたは２ａ，２ｂが作動状態とな
る。この場合は、クロック信号ＣＫ，ＸＣＫの入力レベ
ルに応じて出力信号Ｑ，ＸＱのレベルが反転するＴ型フ
リップフロップとして機能する。

【００４８】図４は、図３の回路に各信号を供給するた
めの駆動回路例を示す回路図である。図４において、Ｑ
₁₁〜Ｑ₁₉はｎｐｎ形トランジスタ、Ｒ₁₁〜Ｒ₁₅は抵抗素
子をそれぞれ示している。

【００４９】トランジスタＱ₁₁およびＱ₁₂のエミッタ同
士が接続され、これらエミッタ同士の接続中点にトラン
ジスタＱ₁₇のコレクタが接続され、トランジスタＱ₁₇の
エミッタは抵抗素子Ｒ₁₃を介して接地ＧＮＤに接続さ
れ、トランジスタＱ₁₁およびＱ ₁₂のコレクタはそれぞれ
抵抗素子Ｒ₁₁，Ｒ₁₂を介して電源電圧Ｖ_CCに接続されて
いる。トランジスタＱ₁₁のコレクタと抵抗素子Ｒ₁₁との
接続中点はトランジスタＱ₁₃のベースに接続されている
とともに、第１の信号ＸＯＵＴ₁ の出力端に接続され、
トランジスタＱ₁₂のコレクタと抵抗素子Ｒ₁₂との接続中
点はトランジスタＱ₁₂のベースに接続されているととも
に、第１の信号ＯＵＴ₁ の出力端に接続されている。

【００５０】トランジスタＱ₁₃のコレクタは電源電圧Ｖ
_CCに接続され、エミッタは第２の信号ＸＯＵＴ₂ の出力
端並びにトランジスタＱ₁₅のコレクタおよびベースに接
続されている。トランジスタＱ₁₄のコレクタは電源電圧
Ｖ_CCに接続され、エミッタは第２の信号ＯＵＴ₂ の出力
端並びにトランジスタＱ₁₆のコレクタおよびベースに接
続されている。したがって、第２の信号ＯＵＴ₂ ，ＸＯ
ＵＴ₂ のレベルは第１の信号ＯＵＴ₁，ＸＯＵＴ₁ のレ
ベルよりトランジスタＱ₁₄，Ｑ₁₃の順方向電圧Ｖ_f の分
だけ低いレベルとなっている。

【００５１】トランジスタＱ₁₅のエミッタは第３の信号
ＸＯＵＴ₃ の出力端およびトランジスタＱ₁₈のコレクタ
に接続され、トランジスタＱ₁₈のエミッタは抵抗素子Ｒ
₁₄を介して接地ＧＮＤに接続されている。トランジスタ
Ｑ₁₆のエミッタは第３の信号ＯＵＴ₃ の出力端およびト
ランジスタＱ₁₉のコレクタに接続され、トランジスタＱ
₁₉のエミッタは抵抗素子Ｒ₁₅を介して接地ＧＮＤに接続
されている。また、トランジスタＱ₁₇〜Ｑ₁₉のベースは
電源Ｖ_BBに接続されている。したがって、第３の信号Ｏ
ＵＴ₃ ，ＸＯＵＴ₃ のレベルは第２の信号ＯＵＴ₂，Ｘ
ＯＵＴ₂ のレベルよりトランジスタＱ₁₆，Ｑ₁₅の順方向
電圧Ｖ_f の分だけ低いレベルとなっている。

【００５２】この駆動回路においては、駆動用入力信号
ＩＮがトランジスタＱ₁₁のベースに入力され、信号ＩＮ
と相補的レベルをとる信号ＸＩＮがトランジスタＱ₁₂の
ベースに入力され、トランジスタＱ₁₁，Ｑ₁₂による差動
出力が第１の信号ＯＵＴ₁ およびＸＯＵＴ₁ として出力
されるとともに、トランジスタＱ₁₃，Ｑ₁₄のベースに入
力される。トランジスタＱ₁₁，Ｑ₁₂による差動出力が入
力されたトランジスタＱ₁₃，Ｑ₁₄は差動的にオン／オフ
し、それらのエミッタ出力が第２の信号ＯＵＴ₂ および
ＸＯＵＴ₂ として出力されるとともに、トランジスタＱ
₁₅，Ｑ₁₆のコレクタおよびベースにそれぞれ入力され
る。トランジスタＱ₁₅，Ｑ₁₆はいわゆるダイオード接続
されており、第２の信号ＯＵＴ₂ およびＸＯＵＴ₂ のレ
ベルに応じてオン／オフし、それらのエミッタ出力が第
３の信号ＯＵＴ₃ およびＸＯＵＴ₃ として出力される。

【００５３】図３の回路のａ段およびｂ段の第１〜第３
の回路１ａ〜３ａ，１ｂ〜３ｂを構成する各トランジス
タＱ_1a〜Ｑ_6a，Ｑ_1b〜Ｑ_6bのベース電圧のハイレベル
は、たとえば２．７Ｖなどの低電源電圧下においても動
作するようにほぼＶ_CCに設定される。したがって、図４
の駆動回路を用いて図３の回路を駆動させる場合には、
信号Ｄとして図４の回路の第１の信号ＯＵＴ₁ が用いら
れ、信号Ｄと相補的レベルをとる信号ＸＤとして第１の
信号ＸＯＵＴ₁ が用いられる。そして、第１〜第３のト
ランジスタＴ_r1a ，Ｔ_r2a ，Ｔ_r5a ，Ｔ_r1b ，Ｔ_r2b，
Ｔ_r5b のベース電圧のハイレベルは図４の回路の第２の
信号ＯＵＴ₂ ，ＸＯＵＴ₂ が用いられる。具体的には、
第１の切替信号ＳＷ₁ である信号ＣＫ，ＸＣＫとして第
２の信号ＯＵＴ₂ が用いられ、第２の切替信号ＳＷ₂ で
ある信号Ｓとして第２の信号ＸＯＵＴ₂ が用いられ、
（Ｖ_CC−Ｖ_f ）がハイレベルとなるように設定される。
その結果、図３の回路においては、電流の供給ラインに
おいてトランジスタの接続段数が最高３段となることか
ら、（Ｖ_CC≒３Ｖ_f ）であっても動作可能となる。具体
的に、Ｖ_f ＝０．７Ｖとして考察すると、電源電圧Ｖ_CC
＝２．７Ｖで充分に動作可能な回路を実現できることに
なる。

【００５４】これに対して、図７に示す従来の回路の場
合には、トランジスタＴ_r3a ，Ｔ_{r4 a} 、Ｔ_r3b ，Ｔ_r4b
のベースに入力させる第２の切替信号として図４の駆動
回路の第３の信号ＯＵＴ₃ ，ＸＯＵＴ₃ を用いる必要が
あり、（Ｖ_CC≒４Ｖ_f ）が実用の限界となる。

【００５５】なお、図３の回路のａ段のみを用い、第１
の回路１ａのトランジスタＱ_1a，Ｑ _2aのベースに外部か
ら所定レベルに信号を入力するように構成することによ
り、データ設定機能付きＤ型フリップフロップとして機
能させることができる。

【００５６】

【発明の効果】以上説明したように、本発明によれば、
低電源電圧下においても充分に動作可能な回路を実現で
きる。

【図面の簡単な説明】

【図１】本発明に係る電流切替回路の一実施例を示す構
成図である。

【図２】本発明に係る切替信号の設定レベル例を示す図
である。

【図３】図１に示す本発明に係る電流切替回路を適用
し、バイポーラディジタル集積回路として構成した一例
を示す回路図である。

【図４】図３の回路に各信号を供給するための駆動回路
例を示す回路図である。

【図５】従来の電流切替回路の一例を示す構成図であ
る。

【図６】従来回路における切替信号の設定レベル例を示
す図である。

【図７】図５に示す従来の電流切替回路を適用し、バイ
ポーラディジタル集積回路として構成した一例を示す回
路図である。

【図８】Ｔ型フリップフロップの構成例を示す図であ
る。

【符号の説明】

１，１ａ，１ｂ…第１の回路 ２，２ａ，２ｂ…第２の回路 ３，３ａ，３ｂ…第３の回路 Ｔ_r1，Ｔ_r1a ，Ｔ_r1b …第１のトランジスタ Ｔ_r2，Ｔ_r2a ，Ｔ_r2b …第２のトランジスタ Ｔ_r5，Ｔ_r5a ，Ｔ_r5b …第３のトランジスタ Ｉ₀ ，Ｉ_0a，Ｉ_0b …定電流源 ＳＷ₁ …第１の切替信号 ＳＷ₂ …第２の切替信号 Ｑ_1a〜Ｑ_6a，Ｑ_1b〜Ｑ_6b，Ｑ_Ia，Ｑ_Ib，Ｑ₁₁〜Ｑ₁₉…ｎ
ｐｎ型トランジスタ Ｒ_1a，Ｒ_2a，Ｒ_1b，Ｒ_2b，Ｒ_Ia，Ｒ_Ib，Ｒ₁₁〜Ｒ₁₄…抵
抗素子

Claims (4)

【特許請求の範囲】
1. 【請求項１】 電流の供給先を第１の回路、第２の回路
   および第３の回路間で切り替える電流切替回路であっ
   て、 エミッタ同士が接続され、これらエミッタ同士の接続中
   点が電流源に接続された第１および第２のトランジスタ
   と、 エミッタが上記第１および第２のトランジスタのエミッ
   タ同士の接続中点に接続された第３のトランジスタとを
   有し、 上記第１のトランジスタのコレクタが第１の回路に接続
   され、上記第２のトランジスタのコレクタが第２の回路
   に接続され、上記第３のトランジスタのコレクタが第３
   の回路に接続されたことを特徴とする電流切替回路。
2. 【請求項２】 上記第１および第２のトランジスタのベ
   ースがハイレベルとローレベルを相補的にとる第１の切
   替信号の入力ラインにそれぞれ接続され、上記第３のト
   ランジスタのベースがハイレベルとローレベルの２値を
   とる第２の切替信号の入力ラインに接続され、 上記第２の切替信号のハイレベルの値は上記第１の切替
   信号のハイレベル以上の値に設定され、第２の切替信号
   のローレベルの値は上記第１の切替信号のハイレベルよ
   り低い値に設定されている請求項１記載の電流切替回
   路。
3. 【請求項３】 上記第１および第２のトランジスタのう
   ち少なくとも一方のトランジスタのエミッタ面積と上記
   第３のトランジスタのエミッタ面積との比が１対ｎに設
   定された請求項１または請求項２記載の電流切替回路。
4. 【請求項４】 上記第１、第２および第３の回路はエミ
   ッタ同士が接続され、コレクタが電源電圧に接続された
   ２つのトランジスタをそれぞれ有し、 各回路の２つのトランジスタのエミッタ同士の接続中点
   が上記第１、第２および第３のトランジスタのコレクタ
   にそれぞれ接続され、 第１の回路および第２の回路のうちいずれか一方の回路
   において、一方のトランジスタのコレクタと他方のトラ
   ンジスタのベース同士が互いに接続されている請求項
   １、２または３記載の電流切替回路。