JPH06269165A - Ｐｗｍ型ｄｃ−ｄｃコンバータ - Google Patents
Ｐｗｍ型ｄｃ−ｄｃコンバータInfo
- Publication number
- JPH06269165A JPH06269165A JP5076693A JP5076693A JPH06269165A JP H06269165 A JPH06269165 A JP H06269165A JP 5076693 A JP5076693 A JP 5076693A JP 5076693 A JP5076693 A JP 5076693A JP H06269165 A JPH06269165 A JP H06269165A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- switching element
- current
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 ＰＷＭ型ＤＣ−ＤＣコンバータのスイッチン
グ損失やサージ電圧及び電流等を低減する。 【構成】 直列に接続された第１及び第２の直流電源
１、２と、コレクタ端子が第１の直流電源１に接続され
たトランジスタ３と、トランジスタ３に並列に接続され
た共振用コンデンサ９と、第１及び第２の直流電源１、
２の接続点とトランジスタ３のエミッタ端子との間に接
続されたサイリスタ１０及び共振用リアクトル１１の直
列回路と、トランジスタ３のエミッタ端子及び第２の直
流電源２の間に接続された還流用ダイオード４と、還流
用ダイオード４の両端に接続された平滑リアクトル５及
び平滑コンデンサ６を含む平滑回路と、平滑回路に接続
された負荷７と、平滑回路の出力電圧を検出してトラン
ジスタ３のベース端子に主制御パルス信号を付与する前
にサイリスタ１０のゲート端子に補助制御パルス信号を
付与する制御回路８とを備えている。
グ損失やサージ電圧及び電流等を低減する。 【構成】 直列に接続された第１及び第２の直流電源
１、２と、コレクタ端子が第１の直流電源１に接続され
たトランジスタ３と、トランジスタ３に並列に接続され
た共振用コンデンサ９と、第１及び第２の直流電源１、
２の接続点とトランジスタ３のエミッタ端子との間に接
続されたサイリスタ１０及び共振用リアクトル１１の直
列回路と、トランジスタ３のエミッタ端子及び第２の直
流電源２の間に接続された還流用ダイオード４と、還流
用ダイオード４の両端に接続された平滑リアクトル５及
び平滑コンデンサ６を含む平滑回路と、平滑回路に接続
された負荷７と、平滑回路の出力電圧を検出してトラン
ジスタ３のベース端子に主制御パルス信号を付与する前
にサイリスタ１０のゲート端子に補助制御パルス信号を
付与する制御回路８とを備えている。
Description
【産業上の利用分野】本発明は、ＰＷＭ（パルス幅変
調）型ＤＣ−ＤＣコンバータ、特に降圧形のＰＷＭ型Ｄ
Ｃ−ＤＣコンバータに関するものである。
調）型ＤＣ−ＤＣコンバータ、特に降圧形のＰＷＭ型Ｄ
Ｃ−ＤＣコンバータに関するものである。
【０００２】
【従来の技術】スイッチング素子のオン・オフ期間の比
率を制御する方式のＰＷＭ（パルス幅変調）型ＤＣ−Ｄ
Ｃコンバータ、所謂チョッパ回路は従来から電子機器等
の電源回路等に広く使用されている。図３に示す従来の
ＰＷＭ型ＤＣ−ＤＣコンバータは、コレクタ端子が直流
電源１に接続された主スイッチング素子としてのトラン
ジスタ３と、トランジスタ３のエミッタ端子及び直流電
源１の間に接続された還流用ダイオード４と、還流用ダ
イオード４の両端に接続された平滑リアクトル５及び平
滑コンデンサ６から成る平滑回路と、平滑回路の平滑コ
ンデンサ６の両端に接続された負荷７と、平滑回路の出
力電圧を検出してトランジスタ３のベース端子に制御パ
ルス信号を付与する制御回路８とを備えている。このＰ
ＷＭ型ＤＣ−ＤＣコンバータでは、平滑回路の出力電圧
の変動に比例してトランジスタ３のベース端子に付与す
る制御パルス信号の時間幅を変化させることにより、ト
ランジスタ３のターンオン期間を制御し、負荷７に供給
される電力の安定化を図っている。
率を制御する方式のＰＷＭ（パルス幅変調）型ＤＣ−Ｄ
Ｃコンバータ、所謂チョッパ回路は従来から電子機器等
の電源回路等に広く使用されている。図３に示す従来の
ＰＷＭ型ＤＣ−ＤＣコンバータは、コレクタ端子が直流
電源１に接続された主スイッチング素子としてのトラン
ジスタ３と、トランジスタ３のエミッタ端子及び直流電
源１の間に接続された還流用ダイオード４と、還流用ダ
イオード４の両端に接続された平滑リアクトル５及び平
滑コンデンサ６から成る平滑回路と、平滑回路の平滑コ
ンデンサ６の両端に接続された負荷７と、平滑回路の出
力電圧を検出してトランジスタ３のベース端子に制御パ
ルス信号を付与する制御回路８とを備えている。このＰ
ＷＭ型ＤＣ−ＤＣコンバータでは、平滑回路の出力電圧
の変動に比例してトランジスタ３のベース端子に付与す
る制御パルス信号の時間幅を変化させることにより、ト
ランジスタ３のターンオン期間を制御し、負荷７に供給
される電力の安定化を図っている。
【０００３】
【発明が解決しようとする課題】ところで、図３のＰＷ
Ｍ型ＤＣ−ＤＣコンバータでは、トランジスタ３のオン
・オフ動作時に、トランジスタ３のコレクタ−エミッタ
間電圧波形とトランジスタ３のコレクタ電流波形との重
なりによる大きなスイッチング損失が発生する欠点があ
った。また、トランジスタ３のオン・オフ動作時におけ
る電圧及び電流波形の立上り時にスパイク状のサージ電
圧及び電流が発生する欠点があった。
Ｍ型ＤＣ−ＤＣコンバータでは、トランジスタ３のオン
・オフ動作時に、トランジスタ３のコレクタ−エミッタ
間電圧波形とトランジスタ３のコレクタ電流波形との重
なりによる大きなスイッチング損失が発生する欠点があ
った。また、トランジスタ３のオン・オフ動作時におけ
る電圧及び電流波形の立上り時にスパイク状のサージ電
圧及び電流が発生する欠点があった。
【０００４】そこで、本発明はスイッチング損失やサー
ジ電圧及び電流等を低減できるＰＷＭ型ＤＣ−ＤＣコン
バータを提供することを目的とする。
ジ電圧及び電流等を低減できるＰＷＭ型ＤＣ−ＤＣコン
バータを提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明によるＰＷＭ型Ｄ
Ｃ−ＤＣコンバータは、直列に接続された第１及び第２
の直流電源と、一方の主端子が前記第１の直流電源に接
続された主スイッチング素子と、該主スイッチング素子
に並列に接続された共振用コンデンサと、前記第１及び
第２の直流電源の接続点と前記主スイッチング素子の他
方の主端子との間に接続された補助スイッチング素子及
び共振用リアクトルの直列回路と、前記主スイッチング
素子の他方の主端子及び前記第２の直流電源の間に接続
された還流用整流素子と、該還流用整流素子の両端に接
続されたリアクトル及びコンデンサを含む平滑回路と、
該平滑回路に接続された負荷と、前記平滑回路の出力電
圧を検出して前記主スイッチング素子の制御端子に主制
御パルス信号を付与する前に前記補助スイッチング素子
の制御端子に補助制御パルス信号を付与する制御回路と
を備えている。
Ｃ−ＤＣコンバータは、直列に接続された第１及び第２
の直流電源と、一方の主端子が前記第１の直流電源に接
続された主スイッチング素子と、該主スイッチング素子
に並列に接続された共振用コンデンサと、前記第１及び
第２の直流電源の接続点と前記主スイッチング素子の他
方の主端子との間に接続された補助スイッチング素子及
び共振用リアクトルの直列回路と、前記主スイッチング
素子の他方の主端子及び前記第２の直流電源の間に接続
された還流用整流素子と、該還流用整流素子の両端に接
続されたリアクトル及びコンデンサを含む平滑回路と、
該平滑回路に接続された負荷と、前記平滑回路の出力電
圧を検出して前記主スイッチング素子の制御端子に主制
御パルス信号を付与する前に前記補助スイッチング素子
の制御端子に補助制御パルス信号を付与する制御回路と
を備えている。
【０００６】
【作用】主スイッチング素子をオンした状態で負荷に電
流を流している時に主スイッチング素子をオフ状態に切
替えると、負荷電流が主スイッチング素子から共振用コ
ンデンサに転流して共振用コンデンサが第１及び第２の
直流電源の和の電圧まで充電され、共振用コンデンサの
両端の電圧、即ち主スイッチング素子の両端の電圧が緩
やかに上昇する。これにより、主スイッチング素子のオ
ン状態からオフ状態への切替時のスイッチング損失を低
減することができる。また、主スイッチング素子の制御
端子に主制御パルス信号を付与して主スイッチング素子
をオン状態にする前に、補助スイッチング素子の制御端
子に補助制御パルス信号を付与して補助スイッチング素
子をオン状態にすると、共振用コンデンサ及び共振用リ
アクトルに共振電流が流れ、共振用コンデンサの両端の
電圧、即ち主スイッチング素子の両端の電圧が緩やかに
降下する。そしてこの電圧が０Ｖになった時、主スイッ
チング素子をオン状態にすることにより、主スイッチン
グ素子のオフ状態からオン状態への切替時のスイッチン
グ損失を低減することができる。以上により、主スイッ
チング素子のオン・オフ動作時のスイッチング損失を低
減することができる。また、主スイッチング素子のオン
・オフ切替時に発生するスパイク状のサージ電圧及び電
流は共振用コンデンサ及び共振用リアクトルにより吸収
されるから、主スイッチング素子のオン・オフ動作時の
サージ電圧及び電流を低減することができる。
流を流している時に主スイッチング素子をオフ状態に切
替えると、負荷電流が主スイッチング素子から共振用コ
ンデンサに転流して共振用コンデンサが第１及び第２の
直流電源の和の電圧まで充電され、共振用コンデンサの
両端の電圧、即ち主スイッチング素子の両端の電圧が緩
やかに上昇する。これにより、主スイッチング素子のオ
ン状態からオフ状態への切替時のスイッチング損失を低
減することができる。また、主スイッチング素子の制御
端子に主制御パルス信号を付与して主スイッチング素子
をオン状態にする前に、補助スイッチング素子の制御端
子に補助制御パルス信号を付与して補助スイッチング素
子をオン状態にすると、共振用コンデンサ及び共振用リ
アクトルに共振電流が流れ、共振用コンデンサの両端の
電圧、即ち主スイッチング素子の両端の電圧が緩やかに
降下する。そしてこの電圧が０Ｖになった時、主スイッ
チング素子をオン状態にすることにより、主スイッチン
グ素子のオフ状態からオン状態への切替時のスイッチン
グ損失を低減することができる。以上により、主スイッ
チング素子のオン・オフ動作時のスイッチング損失を低
減することができる。また、主スイッチング素子のオン
・オフ切替時に発生するスパイク状のサージ電圧及び電
流は共振用コンデンサ及び共振用リアクトルにより吸収
されるから、主スイッチング素子のオン・オフ動作時の
サージ電圧及び電流を低減することができる。
【０００７】
【実施例】以下、本発明によるＰＷＭ型ＤＣ−ＤＣコン
バータの実施例を図１及び図２に基づいて説明する。但
し、図１では図３に示す箇所と同一の部分には同一の符
号を付し、その説明を省略する。本実施例のＰＷＭ型Ｄ
Ｃ−ＤＣコンバータは、図１に示すように、直列に接続
された第１及び第２の直流電源１、２と、コレクタ端子
（一方の主端子）が第１の直流電源１に接続された主ス
イッチング素子としてのトランジスタ３と、トランジス
タ３に並列に接続された共振用コンデンサ９と、第１及
び第２の直流電源１、２の接続点とトランジスタ３のエ
ミッタ端子（他方の主端子）との間に接続された補助ス
イッチング素子としてのサイリスタ１０及び共振用リア
クトル１１の直列回路と、トランジスタ３のエミッタ端
子及び第２の直流電源２の間に接続された還流用ダイオ
ード（還流用整流素子）４と、還流用ダイオード４の両
端に接続された平滑リアクトル５及び平滑コンデンサ６
から成る平滑回路と、平滑回路の平滑コンデンサ６の両
端に接続された負荷７と、平滑回路の出力電圧を検出し
てトランジスタ３のベース端子に主制御パルス信号を付
与する前にサイリスタ１０のゲート端子に補助制御パル
ス信号を付与する制御回路８とを備えている。第１及び
第２の直流電源１、２の電圧は、本実施例ではそれぞれ
Ｅ／２とする。これらの電圧Ｅ／２は、例えば商用交流
電源の交流電圧を整流して得られた直流電圧Ｅを直列に
接続された２つの分圧用コンデンサにて１：１に分圧す
ることにより得られる。もちろん、出力電圧Ｅ／２の直
流電源を２個用意して、その各々を直列に接続してもよ
い。また、トランジスタ３及びサイリスタ１０には、本
実施例では各々接合型パワートランジスタ及び逆阻止３
端子サイリスタ（ＳＣＲ）を使用している。特に図示は
しないが、制御回路８は、一定周期の三角波電圧を発生
する発振回路部と、基準電圧に対する平滑回路の出力電
圧の誤差電圧を演算増幅する誤差増幅回路部と、誤差増
幅回路部の誤差出力電圧及び発振回路部の三角波電圧を
比較する比較回路部と、比較回路部の出力電圧に比例し
た時間幅の主制御パルス信号を発生してトランジスタ３
のベース端子に付与する主制御パルス発生回路部と、主
制御パルス発生回路部の主制御パルス信号が立ち上がる
前にサイリスタ１０のゲート端子に付与する一定時間幅
の補助制御パルス信号を発生する補助制御パルス発生回
路部とを含む。補助制御パルス発生回路部から発生する
補助制御パルス信号の時間幅はトランジスタ３のオフ時
間より極めて小さい。
バータの実施例を図１及び図２に基づいて説明する。但
し、図１では図３に示す箇所と同一の部分には同一の符
号を付し、その説明を省略する。本実施例のＰＷＭ型Ｄ
Ｃ−ＤＣコンバータは、図１に示すように、直列に接続
された第１及び第２の直流電源１、２と、コレクタ端子
（一方の主端子）が第１の直流電源１に接続された主ス
イッチング素子としてのトランジスタ３と、トランジス
タ３に並列に接続された共振用コンデンサ９と、第１及
び第２の直流電源１、２の接続点とトランジスタ３のエ
ミッタ端子（他方の主端子）との間に接続された補助ス
イッチング素子としてのサイリスタ１０及び共振用リア
クトル１１の直列回路と、トランジスタ３のエミッタ端
子及び第２の直流電源２の間に接続された還流用ダイオ
ード（還流用整流素子）４と、還流用ダイオード４の両
端に接続された平滑リアクトル５及び平滑コンデンサ６
から成る平滑回路と、平滑回路の平滑コンデンサ６の両
端に接続された負荷７と、平滑回路の出力電圧を検出し
てトランジスタ３のベース端子に主制御パルス信号を付
与する前にサイリスタ１０のゲート端子に補助制御パル
ス信号を付与する制御回路８とを備えている。第１及び
第２の直流電源１、２の電圧は、本実施例ではそれぞれ
Ｅ／２とする。これらの電圧Ｅ／２は、例えば商用交流
電源の交流電圧を整流して得られた直流電圧Ｅを直列に
接続された２つの分圧用コンデンサにて１：１に分圧す
ることにより得られる。もちろん、出力電圧Ｅ／２の直
流電源を２個用意して、その各々を直列に接続してもよ
い。また、トランジスタ３及びサイリスタ１０には、本
実施例では各々接合型パワートランジスタ及び逆阻止３
端子サイリスタ（ＳＣＲ）を使用している。特に図示は
しないが、制御回路８は、一定周期の三角波電圧を発生
する発振回路部と、基準電圧に対する平滑回路の出力電
圧の誤差電圧を演算増幅する誤差増幅回路部と、誤差増
幅回路部の誤差出力電圧及び発振回路部の三角波電圧を
比較する比較回路部と、比較回路部の出力電圧に比例し
た時間幅の主制御パルス信号を発生してトランジスタ３
のベース端子に付与する主制御パルス発生回路部と、主
制御パルス発生回路部の主制御パルス信号が立ち上がる
前にサイリスタ１０のゲート端子に付与する一定時間幅
の補助制御パルス信号を発生する補助制御パルス発生回
路部とを含む。補助制御パルス発生回路部から発生する
補助制御パルス信号の時間幅はトランジスタ３のオフ時
間より極めて小さい。
【０００８】上記の構成において、図２(Ａ)に示すよう
に制御回路８からトランジスタ３のベース端子に付与さ
れた主制御パルス信号電圧ＶBが高レベルから低レベル
になり、トランジスタ３がオン状態からオフ状態になる
と、図２(Ｃ)及び(Ｅ)に示すようにトランジスタ３に流
れていた電流ＩTR、即ち負荷７の電流Ｉが共振用コンデ
ンサ９へ転流する（ＩCS）。このとき、図２(Ｆ)に示す
ように共振用コンデンサ９が第１及び第２の直流電源
１、２の各々の電圧Ｅ／２の和、即ち電圧Ｅまで充電さ
れ、共振用コンデンサ９の両端の電圧ＶCS、即ちトラン
ジスタ３の両端の電圧ＶTRが直線的に上昇する。共振用
コンデンサ９が電圧Ｅまで充電されると、還流用ダイオ
ード４が順バイアスとなり、図２(Ｅ)及び(Ｄ)に示すよ
うに共振用コンデンサ９の電流ＩCS、即ち負荷７の電流
Ｉが還流用ダイオード４に転流する（ＩD）。このとき
の共振用コンデンサ９の両端の電圧ＶCS、即ちトランジ
スタ３の両端の電圧ＶTRは図２(Ｆ)に示すように電圧Ｅ
に等しい。
に制御回路８からトランジスタ３のベース端子に付与さ
れた主制御パルス信号電圧ＶBが高レベルから低レベル
になり、トランジスタ３がオン状態からオフ状態になる
と、図２(Ｃ)及び(Ｅ)に示すようにトランジスタ３に流
れていた電流ＩTR、即ち負荷７の電流Ｉが共振用コンデ
ンサ９へ転流する（ＩCS）。このとき、図２(Ｆ)に示す
ように共振用コンデンサ９が第１及び第２の直流電源
１、２の各々の電圧Ｅ／２の和、即ち電圧Ｅまで充電さ
れ、共振用コンデンサ９の両端の電圧ＶCS、即ちトラン
ジスタ３の両端の電圧ＶTRが直線的に上昇する。共振用
コンデンサ９が電圧Ｅまで充電されると、還流用ダイオ
ード４が順バイアスとなり、図２(Ｅ)及び(Ｄ)に示すよ
うに共振用コンデンサ９の電流ＩCS、即ち負荷７の電流
Ｉが還流用ダイオード４に転流する（ＩD）。このとき
の共振用コンデンサ９の両端の電圧ＶCS、即ちトランジ
スタ３の両端の電圧ＶTRは図２(Ｆ)に示すように電圧Ｅ
に等しい。
【０００９】図２(Ｂ)に示すように制御回路８からサイ
リスタ１０のゲート端子に付与された補助制御パルス信
号電圧ＶGが低レベルから高レベルになり、サイリスタ
１０がオン状態になると、図２(Ｇ)に示すように第２の
直流電源２、共振用リアクトル１１、サイリスタ１０、
平滑リアクトル５及び負荷７の経路で共振用リアクトル
１１に電流ＩLSが流れ始め、負荷７の電流Ｉに等しくな
るまで直線的に増加する。一方、還流用ダイオード４に
流れていた電流ＩDは図２(Ｄ)に示すように直線的に減
少し、共振用リアクトル１１の電流ＩLSが負荷７の電流
Ｉに等しくなると還流用ダイオード４には電流が流れな
くなる。還流用ダイオード４に電流が流れなくなると、
図２(Ｅ)及び(Ｇ)に示すように共振用コンデンサ９及び
共振用リアクトル１１に共振電流が流れる。このとき、
共振用コンデンサ９の両端の電圧ＶCS、即ちトランジス
タ３の両端の電圧ＶTRは図２(Ｆ)に示すように共振作用
により余弦関数(Ｅ／２)・(１＋cosωt)にて降下する。
ここで、ωは共振角周波数、ｔは共振開始からの経過時
間を示す。この電圧ＶTRがＥ／２まで降下したとき、図
２(Ｅ)及び(Ｇ)に示すように共振用コンデンサ９及び共
振用リアクトル１１に流れる共振電流は最大値に達し、
このときの共振用リアクトル１１の電流ＩLSは共振電流
の最大値と負荷７の電流Ｉとの和に略等しい。その後、
共振用コンデンサ９及び共振用リアクトル１１に流れる
共振電流は余弦関数的に減少する。そして、トランジス
タ３の両端の電圧ＶTRが０Ｖとなるとき、制御回路８は
図２(Ａ)に示すようにトランジスタ３のベース端子に付
与する主制御パルス信号電圧ＶBを低レベルから高レベ
ルにしてトランジスタ３をオフ状態からオン状態にす
る。このとき、共振用コンデンサ９の電流ＩCSは図２
(Ｅ)に示すように略消滅し、共振用リアクトル１０の電
流ＩLSは図２(Ｇ)に示すように負荷７の電流Ｉに略等し
くなる。トランジスタ３がオン状態になると、図２(Ｃ)
に示すようにトランジスタ３に電流ＩTRが流れ始め、負
荷７の電流Ｉに等しくなるまで直線的に増加する。一
方、第２の直流電源２、共振用リアクトル１１、サイリ
スタ１０、平滑リアクトル５及び負荷７の経路で流れて
いた共振用リアクトル１１の電流ＩLSは図２(Ｇ)に示す
ように直線的に減少し、トランジスタ３の電流ＩTRが負
荷７の電流Ｉに等しくなると共振用リアクトル１１の電
流ＩLSは消滅する。このとき、制御回路８は図２(Ｂ)に
示すようにサイリスタ１０のゲート端子に付与する補助
制御パルス信号電圧ＶGを高レベルから低レベルにして
サイリスタ１０をオン状態からオフ状態にする。その後
は第１及び第２の直流電源１、２より負荷７へ電力が供
給される。
リスタ１０のゲート端子に付与された補助制御パルス信
号電圧ＶGが低レベルから高レベルになり、サイリスタ
１０がオン状態になると、図２(Ｇ)に示すように第２の
直流電源２、共振用リアクトル１１、サイリスタ１０、
平滑リアクトル５及び負荷７の経路で共振用リアクトル
１１に電流ＩLSが流れ始め、負荷７の電流Ｉに等しくな
るまで直線的に増加する。一方、還流用ダイオード４に
流れていた電流ＩDは図２(Ｄ)に示すように直線的に減
少し、共振用リアクトル１１の電流ＩLSが負荷７の電流
Ｉに等しくなると還流用ダイオード４には電流が流れな
くなる。還流用ダイオード４に電流が流れなくなると、
図２(Ｅ)及び(Ｇ)に示すように共振用コンデンサ９及び
共振用リアクトル１１に共振電流が流れる。このとき、
共振用コンデンサ９の両端の電圧ＶCS、即ちトランジス
タ３の両端の電圧ＶTRは図２(Ｆ)に示すように共振作用
により余弦関数(Ｅ／２)・(１＋cosωt)にて降下する。
ここで、ωは共振角周波数、ｔは共振開始からの経過時
間を示す。この電圧ＶTRがＥ／２まで降下したとき、図
２(Ｅ)及び(Ｇ)に示すように共振用コンデンサ９及び共
振用リアクトル１１に流れる共振電流は最大値に達し、
このときの共振用リアクトル１１の電流ＩLSは共振電流
の最大値と負荷７の電流Ｉとの和に略等しい。その後、
共振用コンデンサ９及び共振用リアクトル１１に流れる
共振電流は余弦関数的に減少する。そして、トランジス
タ３の両端の電圧ＶTRが０Ｖとなるとき、制御回路８は
図２(Ａ)に示すようにトランジスタ３のベース端子に付
与する主制御パルス信号電圧ＶBを低レベルから高レベ
ルにしてトランジスタ３をオフ状態からオン状態にす
る。このとき、共振用コンデンサ９の電流ＩCSは図２
(Ｅ)に示すように略消滅し、共振用リアクトル１０の電
流ＩLSは図２(Ｇ)に示すように負荷７の電流Ｉに略等し
くなる。トランジスタ３がオン状態になると、図２(Ｃ)
に示すようにトランジスタ３に電流ＩTRが流れ始め、負
荷７の電流Ｉに等しくなるまで直線的に増加する。一
方、第２の直流電源２、共振用リアクトル１１、サイリ
スタ１０、平滑リアクトル５及び負荷７の経路で流れて
いた共振用リアクトル１１の電流ＩLSは図２(Ｇ)に示す
ように直線的に減少し、トランジスタ３の電流ＩTRが負
荷７の電流Ｉに等しくなると共振用リアクトル１１の電
流ＩLSは消滅する。このとき、制御回路８は図２(Ｂ)に
示すようにサイリスタ１０のゲート端子に付与する補助
制御パルス信号電圧ＶGを高レベルから低レベルにして
サイリスタ１０をオン状態からオフ状態にする。その後
は第１及び第２の直流電源１、２より負荷７へ電力が供
給される。
【００１０】上記のように、本実施例ではトランジスタ
３のオン状態からオフ状態への切替時に負荷７の電流Ｉ
をトランジスタ３から共振用コンデンサ９に転流させて
共振用コンデンサ９を充電し、トランジスタ３の両端の
電圧ＶTRを直線的に上昇させる。また、トランジスタ３
をオフ状態からオン状態にする前に、サイリスタ１０を
オン状態にして、共振用コンデンサ９及び共振用リアク
トル１１に共振電流を流し、トランジスタ３の両端の電
圧ＶTRを余弦関数(Ｅ／２)・(１＋cosωt)にて降下させ
て電圧ＶTRが０Ｖになった時にトランジスタ３をオン状
態にする。以上により、トランジスタ３のゼロボルトス
イッチングが達成されるので、トランジスタ３の電圧波
形（図２(Ｆ)）と電流波形（図２(Ｃ)）との重なりが少
なくなり、トランジスタ３のターンオン及びターンオフ
時の電力損失、即ちスイッチング損失を低減することが
できる。また、トランジスタ３のオン・オフ切替時に発
生するスパイク状のサージ電圧及び電流は共振用コンデ
ンサ９及び共振用リアクトル１１により吸収されるの
で、トランジスタ３のオン・オフ動作時のサージ電圧及
び電流を低減することができる。
３のオン状態からオフ状態への切替時に負荷７の電流Ｉ
をトランジスタ３から共振用コンデンサ９に転流させて
共振用コンデンサ９を充電し、トランジスタ３の両端の
電圧ＶTRを直線的に上昇させる。また、トランジスタ３
をオフ状態からオン状態にする前に、サイリスタ１０を
オン状態にして、共振用コンデンサ９及び共振用リアク
トル１１に共振電流を流し、トランジスタ３の両端の電
圧ＶTRを余弦関数(Ｅ／２)・(１＋cosωt)にて降下させ
て電圧ＶTRが０Ｖになった時にトランジスタ３をオン状
態にする。以上により、トランジスタ３のゼロボルトス
イッチングが達成されるので、トランジスタ３の電圧波
形（図２(Ｆ)）と電流波形（図２(Ｃ)）との重なりが少
なくなり、トランジスタ３のターンオン及びターンオフ
時の電力損失、即ちスイッチング損失を低減することが
できる。また、トランジスタ３のオン・オフ切替時に発
生するスパイク状のサージ電圧及び電流は共振用コンデ
ンサ９及び共振用リアクトル１１により吸収されるの
で、トランジスタ３のオン・オフ動作時のサージ電圧及
び電流を低減することができる。
【００１１】本発明の実施態様は前記の実施例に限定さ
れず変更が可能である。例えば、上記の実施例では主ス
イッチング素子及び補助スイッチング素子として各々接
合型パワートランジスタ及び逆阻止３端子サイリスタ
（ＳＣＲ）を使用した例を示したが、この組合せに限定
されるものではなく、また接合型パワートランジスタ及
び逆阻止３端子サイリスタ（ＳＣＲ）の代わりにＦＥＴ
（電界効果トランジスタ）等の他のスイッチング素子を
使用してもよい。
れず変更が可能である。例えば、上記の実施例では主ス
イッチング素子及び補助スイッチング素子として各々接
合型パワートランジスタ及び逆阻止３端子サイリスタ
（ＳＣＲ）を使用した例を示したが、この組合せに限定
されるものではなく、また接合型パワートランジスタ及
び逆阻止３端子サイリスタ（ＳＣＲ）の代わりにＦＥＴ
（電界効果トランジスタ）等の他のスイッチング素子を
使用してもよい。
【００１２】
【発明の効果】以上のように、本発明によれば、主スイ
ッチング素子の電圧波形と電流波形との重なりを少なく
して主スイッチング素子のターンオン及びターンオフ時
の電力損失、即ちスイッチング損失を低減することがで
きる。また、主スイッチング素子のスイッチング動作時
のサージ電圧及びサージ電流を低減することができる。
ッチング素子の電圧波形と電流波形との重なりを少なく
して主スイッチング素子のターンオン及びターンオフ時
の電力損失、即ちスイッチング損失を低減することがで
きる。また、主スイッチング素子のスイッチング動作時
のサージ電圧及びサージ電流を低減することができる。
【図１】 本発明の実施例を示すＰＷＭ型ＤＣ−ＤＣコ
ンバータの電気回路図
ンバータの電気回路図
【図２】 図１の回路の各部の電圧及び電流を示す波形
図
図
【図３】 従来のＰＷＭ型ＤＣ−ＤＣコンバータを示す
電気回路図
電気回路図
１．．．第１の直流電源、２．．．第２の直流電源、
３．．．トランジスタ（主スイッチング素子）、
４．．．還流用ダイオード（還流用整流素子）、
５．．．平滑リアクトル、６．．．平滑コンデンサ、
７．．．負荷、８．．．制御回路、９．．．共振用コン
デンサ、１０．．．サイリスタ（補助スイッチング素
子）、１１．．．共振用リアクトル
３．．．トランジスタ（主スイッチング素子）、
４．．．還流用ダイオード（還流用整流素子）、
５．．．平滑リアクトル、６．．．平滑コンデンサ、
７．．．負荷、８．．．制御回路、９．．．共振用コン
デンサ、１０．．．サイリスタ（補助スイッチング素
子）、１１．．．共振用リアクトル
Claims (1)
- 【請求項１】 直列に接続された第１及び第２の直流電
源と、一方の主端子が前記第１の直流電源に接続された
主スイッチング素子と、該主スイッチング素子に並列に
接続された共振用コンデンサと、前記第１及び第２の直
流電源の接続点と前記主スイッチング素子の他方の主端
子との間に接続された補助スイッチング素子及び共振用
リアクトルの直列回路と、前記主スイッチング素子の他
方の主端子及び前記第２の直流電源の間に接続された還
流用整流素子と、該還流用整流素子の両端に接続された
リアクトル及びコンデンサを含む平滑回路と、該平滑回
路に接続された負荷と、前記平滑回路の出力電圧を検出
して前記主スイッチング素子の制御端子に主制御パルス
信号を付与する前に前記補助スイッチング素子の制御端
子に補助制御パルス信号を付与する制御回路とを備えた
ことを特徴とするＰＷＭ型ＤＣ−ＤＣコンバータ。 【０００１】
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5076693A JPH06269165A (ja) | 1993-03-11 | 1993-03-11 | Ｐｗｍ型ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5076693A JPH06269165A (ja) | 1993-03-11 | 1993-03-11 | Ｐｗｍ型ｄｃ−ｄｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06269165A true JPH06269165A (ja) | 1994-09-22 |
Family
ID=12867965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5076693A Pending JPH06269165A (ja) | 1993-03-11 | 1993-03-11 | Ｐｗｍ型ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06269165A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002252965A (ja) * | 2001-02-22 | 2002-09-06 | Denso Corp | 補助共振転流回路を用いた電力変換装置 |
| CN105871188A (zh) * | 2016-05-18 | 2016-08-17 | 青岛海信移动通信技术股份有限公司 | 浪涌保护电路及移动终端 |
| WO2018163792A1 (ja) * | 2017-03-07 | 2018-09-13 | 株式会社オートネットワーク技術研究所 | 直流電圧変換装置 |
| WO2018163794A1 (ja) * | 2017-03-07 | 2018-09-13 | 株式会社オートネットワーク技術研究所 | 直流電圧変換装置 |
-
1993
- 1993-03-11 JP JP5076693A patent/JPH06269165A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002252965A (ja) * | 2001-02-22 | 2002-09-06 | Denso Corp | 補助共振転流回路を用いた電力変換装置 |
| CN105871188A (zh) * | 2016-05-18 | 2016-08-17 | 青岛海信移动通信技术股份有限公司 | 浪涌保护电路及移动终端 |
| WO2018163792A1 (ja) * | 2017-03-07 | 2018-09-13 | 株式会社オートネットワーク技術研究所 | 直流電圧変換装置 |
| WO2018163794A1 (ja) * | 2017-03-07 | 2018-09-13 | 株式会社オートネットワーク技術研究所 | 直流電圧変換装置 |
| JP2018148724A (ja) * | 2017-03-07 | 2018-09-20 | 株式会社オートネットワーク技術研究所 | 直流電圧変換装置 |
| JP2018148725A (ja) * | 2017-03-07 | 2018-09-20 | 株式会社オートネットワーク技術研究所 | 直流電圧変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7075801B2 (en) | Dc converter | |
| Ghodke et al. | ZVZCS, dual, two-transistor forward DC-DC converter with peak voltage of Vin/2, high input and high power application | |
| US5070294A (en) | Multi-output dc-dc converter using field-effect transistor switched at high frequency | |
| JP3097886B2 (ja) | 昇圧チョッパ型スイッチング電源 | |
| JP3038701B2 (ja) | 昇圧型ｄｃ−ｄｃコンバータ | |
| JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
| JP3055121B2 (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| JP2858407B2 (ja) | Ｐｗｍ型ｄｃ−ｄｃコンバータ | |
| JP3033085B2 (ja) | 降圧型ｄｃ−ｄｃコンバータ | |
| JP3097519B2 (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| JP2002300777A (ja) | スイッチング電源装置 | |
| JP3104875B2 (ja) | 昇圧型ｄｃ−ｄｃコンバータ | |
| JPS61280769A (ja) | ノイズ吸収回路 | |
| JPH06269166A (ja) | Ｐｗｍ型ｄｃ−ｄｃコンバータ | |
| JP3104874B2 (ja) | 降圧型ｄｃ−ｄｃコンバータ | |
| JP3061093B2 (ja) | 降圧チョッパ型スイッチング電源 | |
| JP3402362B2 (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| JP2882472B2 (ja) | パワー絶縁ゲート形ｆｅｔを用いた電源回路 | |
| JPH06269167A (ja) | Ｐｗｍ型ｄｃ−ｄｃコンバータ | |
| JP2993635B2 (ja) | トランス接続型ｄｃ−ｄｃコンバータ | |
| JP3351482B2 (ja) | 絶縁形スイッチング電源 | |
| JP3138998B2 (ja) | トランス絶縁型ｄｃ−ｄｃコンバータ | |
| JP2858412B2 (ja) | トランス接続型ｄｃ−ｄｃコンバータ | |
| JP2000152624A (ja) | トランス絶縁型ｄｃ−ｄｃコンバータ | |
| JPH0318430B2 (ja) |