JPH0318430B2 - - Google Patents
Info
- Publication number
- JPH0318430B2 JPH0318430B2 JP61002771A JP277186A JPH0318430B2 JP H0318430 B2 JPH0318430 B2 JP H0318430B2 JP 61002771 A JP61002771 A JP 61002771A JP 277186 A JP277186 A JP 277186A JP H0318430 B2 JPH0318430 B2 JP H0318430B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- triangular wave
- flyback
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、トランス１次巻線に直列に接続され
たスイツチング素子をオン・オフ制御して直流−
直流変換する装置（DC−DCコンバータ）に関す
るものである。
たスイツチング素子をオン・オフ制御して直流−
直流変換する装置（DC−DCコンバータ）に関す
るものである。
［従来の技術］
直流電源にトランス１次巻線とトランジスタと
の直列回路を接続し、トランス２次巻線に出力整
流平滑回路を接続し、出力電圧に応答するパルス
幅変調（PWM）回路を設け、このパルス幅変調
回路の出力でトランジスタをオン・オフ制御する
方式は良く知られている。
の直列回路を接続し、トランス２次巻線に出力整
流平滑回路を接続し、出力電圧に応答するパルス
幅変調（PWM）回路を設け、このパルス幅変調
回路の出力でトランジスタをオン・オフ制御する
方式は良く知られている。
［発明が解決しようとする課題］
直流回路にトランスを接続した場合には、トラ
ンスを磁気飽和させない様に使用しなければなら
ない。このため、、スナバー回路によつてトラン
スの残留磁気をリセツトする。もし、リセツトす
る前にスイツチングトランジスタにオン制御信号
を送ると、、トランスの磁気飽和が生じ、スイツ
チングトランジスタに過電流が流れる。従つて、
一般にはトランスのリセツト後にスイツチングト
ランジスタにオン制御信号を送る様にオフ期間が
十分に長く設定されている。この様に構成すれ
ば、定常動作時のトランスの磁気飽和は生じない
が、デユテイ比が小さくなり、電力容量が低下す
る。
ンスを磁気飽和させない様に使用しなければなら
ない。このため、、スナバー回路によつてトラン
スの残留磁気をリセツトする。もし、リセツトす
る前にスイツチングトランジスタにオン制御信号
を送ると、、トランスの磁気飽和が生じ、スイツ
チングトランジスタに過電流が流れる。従つて、
一般にはトランスのリセツト後にスイツチングト
ランジスタにオン制御信号を送る様にオフ期間が
十分に長く設定されている。この様に構成すれ
ば、定常動作時のトランスの磁気飽和は生じない
が、デユテイ比が小さくなり、電力容量が低下す
る。
そこで、本発明の目的は、トランスの磁気飽和
の発生を阻止し、且つオンパルス幅を広げること
ができる直流変換器を提供することにある。
の発生を阻止し、且つオンパルス幅を広げること
ができる直流変換器を提供することにある。
［問題点を解決するための手段］
上記問題点を解決し、上記目的を達成するため
の本発明は、一方の直流電源端子と他方の直流電
源端子との間に接続されたトランスの１次巻線と
スイツチング素子との直列回路と、前記１次巻線
に電磁結合されたトランスの２次巻線と、前記２
次巻線に接続された出力整流平滑回路と、前記出
力整流平滑回路の出力電圧を検出する出力電圧検
出回路と、基準電圧源と、前記出力電圧検出回路
で検出した電圧と前記基準電圧源の基準電圧との
差に対応する電圧を形成する差動増幅器と、三角
波を発生する三角波発生回路と、前記三角波発生
回路から発生した三角波と前記差動増幅器の出力
とを比較してパルス幅変調波を形成して前記スイ
ツチング素子をオン・オフ制御する電圧比較器と
を備えた直流−直流変換器において、前記スイツ
チング素子のオフ期間に前記トランスにおいて発
生するフライバツク電圧又はこれに対応する電圧
を検出してフライバツク電圧発生期間を示す信号
を発生するフライバツク電圧検出回路と、前記フ
ライバツク電圧検出回路から得られるフライバツ
ク電圧発生期間を示す信号に応答して前記フライ
バツク電圧発生期間における前記三角波の発生を
禁止し、前記フライバツク電圧発生期間の終了に
同期して前記三角波を発生させるように前記三角
波発生回路を制御する遅延制御回路とが設けられ
ていることを特徴とする直流変換器に係わるもの
である。
の本発明は、一方の直流電源端子と他方の直流電
源端子との間に接続されたトランスの１次巻線と
スイツチング素子との直列回路と、前記１次巻線
に電磁結合されたトランスの２次巻線と、前記２
次巻線に接続された出力整流平滑回路と、前記出
力整流平滑回路の出力電圧を検出する出力電圧検
出回路と、基準電圧源と、前記出力電圧検出回路
で検出した電圧と前記基準電圧源の基準電圧との
差に対応する電圧を形成する差動増幅器と、三角
波を発生する三角波発生回路と、前記三角波発生
回路から発生した三角波と前記差動増幅器の出力
とを比較してパルス幅変調波を形成して前記スイ
ツチング素子をオン・オフ制御する電圧比較器と
を備えた直流−直流変換器において、前記スイツ
チング素子のオフ期間に前記トランスにおいて発
生するフライバツク電圧又はこれに対応する電圧
を検出してフライバツク電圧発生期間を示す信号
を発生するフライバツク電圧検出回路と、前記フ
ライバツク電圧検出回路から得られるフライバツ
ク電圧発生期間を示す信号に応答して前記フライ
バツク電圧発生期間における前記三角波の発生を
禁止し、前記フライバツク電圧発生期間の終了に
同期して前記三角波を発生させるように前記三角
波発生回路を制御する遅延制御回路とが設けられ
ていることを特徴とする直流変換器に係わるもの
である。
［作用］
上記発明において、三角波発生回路は一定周期
で三角波を発生せずに遅延制御回路の制御のもと
に三角波を発生する。遅延制御回路はフライバツ
ク電圧発生期間の終了に同期して三角波の発生を
トリガするので、トランスのリセツト前にスイツ
チング素子がオンになることを完全に阻止するこ
とができる。
で三角波を発生せずに遅延制御回路の制御のもと
に三角波を発生する。遅延制御回路はフライバツ
ク電圧発生期間の終了に同期して三角波の発生を
トリガするので、トランスのリセツト前にスイツ
チング素子がオンになることを完全に阻止するこ
とができる。
［実施例］
次に、第１図に示す本発明の実施例に係わる直
流変換器について説明する。第１図の１，２は一
方及び他方の直流電源端子である。この一対の電
源端子１，２間には、トランス３の１次巻線４と
スイツチング素子としてのトランジスタ５との直
列回路が接続されている。トランス３の２次巻線
６には、ダイオード７，８、リアクトル９、及び
コンデンサ１０から成る出力整流平滑回路１１が
接続されている。従つて、トランジスタ５をオ
ン・オフ制御すれば、電源端子１，２間の直流電
源電圧ESに基づいて安定化された直流出力電圧を
出力端子１２，１３間に得ることができる。
流変換器について説明する。第１図の１，２は一
方及び他方の直流電源端子である。この一対の電
源端子１，２間には、トランス３の１次巻線４と
スイツチング素子としてのトランジスタ５との直
列回路が接続されている。トランス３の２次巻線
６には、ダイオード７，８、リアクトル９、及び
コンデンサ１０から成る出力整流平滑回路１１が
接続されている。従つて、トランジスタ５をオ
ン・オフ制御すれば、電源端子１，２間の直流電
源電圧ESに基づいて安定化された直流出力電圧を
出力端子１２，１３間に得ることができる。
１４は電圧制御回路であり、出力端子１２，１
３間に接続された電圧検出用分圧抵抗１５，１６
と、基準電圧源１７と、分圧抵抗１５，１６の分
圧点に一方の入力端子が接続され、基準電圧源１
７に他方の入力端子が接続された差動増幅器１８
と、三角波発生回路１９と、三角波発生回路１９
に一方の入力端子が接続され、差動増幅器１８に
他方の入力端子が接続された電圧比較器２０と、
比較器２０に接続された駆動増幅器２１と、遅延
制御回路３２とから成る。この制御回路１４は差
動増幅器１８から誤差出力と三角波発生回路１９
から得られる三角波電圧との比較に基づいてパル
ス幅変調（PWM）波を形成し、これによりトラ
ンジスタ５をオン・オフ制御する。
３間に接続された電圧検出用分圧抵抗１５，１６
と、基準電圧源１７と、分圧抵抗１５，１６の分
圧点に一方の入力端子が接続され、基準電圧源１
７に他方の入力端子が接続された差動増幅器１８
と、三角波発生回路１９と、三角波発生回路１９
に一方の入力端子が接続され、差動増幅器１８に
他方の入力端子が接続された電圧比較器２０と、
比較器２０に接続された駆動増幅器２１と、遅延
制御回路３２とから成る。この制御回路１４は差
動増幅器１８から誤差出力と三角波発生回路１９
から得られる三角波電圧との比較に基づいてパル
ス幅変調（PWM）波を形成し、これによりトラ
ンジスタ５をオン・オフ制御する。
ダイオード２８、抵抗２９、及びコンデンサ３
０は、スナバー回路を構成するものであり、抵抗
２９は逆流阻止用ダイオード２８を介して１次巻
線４に並列に接続され、電圧抑制用素子としての
コンデンサ３０は抵抗２９に並列に接続されてい
る。
０は、スナバー回路を構成するものであり、抵抗
２９は逆流阻止用ダイオード２８を介して１次巻
線４に並列に接続され、電圧抑制用素子としての
コンデンサ３０は抵抗２９に並列に接続されてい
る。
２次巻線６に接続されているフライバツク電圧
検出回路３１は、トランジスタ５のオフ期間にト
ランス３に発生するフライバツク電圧を検出し、
遅延制御回路３２に送るものである。
検出回路３１は、トランジスタ５のオフ期間にト
ランス３に発生するフライバツク電圧を検出し、
遅延制御回路３２に送るものである。
［動作］
第１図の回路の動作を第２図の波形を参照して
説明する。第２図Ｄに示す如く、t2〜t3期間に制
御回路１４からトランジスタ５にベース電流IBを
流すと、トランジスタ５がオンになり、第２図Ｃ
に示すようにトランジスタ５のコレクタ・エミツ
タ間電圧が低くなり、電源電圧のほとんど全部が
１次巻線４に印加される。これにより、第２図Ｂ
に示すように２次巻線６に正方向の電圧が得られ
る。
説明する。第２図Ｄに示す如く、t2〜t3期間に制
御回路１４からトランジスタ５にベース電流IBを
流すと、トランジスタ５がオンになり、第２図Ｃ
に示すようにトランジスタ５のコレクタ・エミツ
タ間電圧が低くなり、電源電圧のほとんど全部が
１次巻線４に印加される。これにより、第２図Ｂ
に示すように２次巻線６に正方向の電圧が得られ
る。
t3時点でトランジスタ５がオンからオフに制御
されると、フライバツク電圧（復帰パルス電圧）
が発生する。このため、トランジスタ５のコレク
タ・エミツタ間電圧は第２図Ｃに示す如く電源電
圧ESよりも高くなる。１次巻線４のフライバツク
電圧は、ダイオード２８を通つて抵抗２９に加え
られ、１次巻線４に残留磁気リセツト電圧として
作用する。なお、コンデンサ３０は、フライバツ
ク電圧が異常に上昇することを抑制する。t4時点
になつてトランス３の残留磁気が無くなり、トラ
ンス３が磁気的にリセツト状態になると、フライ
バツク電圧も消滅し、トランス３の各巻線４，６
の電圧が零になる。このため、トランジスタ５の
コレクタ・エミツタ間電圧は電源電圧ESとなる。
されると、フライバツク電圧（復帰パルス電圧）
が発生する。このため、トランジスタ５のコレク
タ・エミツタ間電圧は第２図Ｃに示す如く電源電
圧ESよりも高くなる。１次巻線４のフライバツク
電圧は、ダイオード２８を通つて抵抗２９に加え
られ、１次巻線４に残留磁気リセツト電圧として
作用する。なお、コンデンサ３０は、フライバツ
ク電圧が異常に上昇することを抑制する。t4時点
になつてトランス３の残留磁気が無くなり、トラ
ンス３が磁気的にリセツト状態になると、フライ
バツク電圧も消滅し、トランス３の各巻線４，６
の電圧が零になる。このため、トランジスタ５の
コレクタ・エミツタ間電圧は電源電圧ESとなる。
次に、三角波による電圧制御及び遅延制御回路
３２による三角波の制御を説明する。第２図のt1
〜t3で三角波電圧VSが発生し、差動増幅器１８
から得られる誤差電圧VRと比較器２０で比較さ
れ、t2〜t3で駆動増幅器２１からトランジスタ５
のベースに第４図Ｄに示すベース電流IBが供給さ
れ、トランジスタ５がオンになり、t3でオフにな
ると、t3〜t4で第２図Ｂに示す如くフライバツク
電圧が発生する。この電圧を電圧検出回路３１で
検出し、遅延制御回路３２に供給する。遅延制御
回路３２は、三角波電圧VSの傾斜電圧の発生開
始時点をフライバツク電圧の消滅時点t4まで遅延
させる。即ち、三角波発生回路１９に内蔵されて
いるコンデンサの充電開始時点をフライバツク電
圧消滅時点に一致させる。この種の制御は、遅延
制御回路３２をオシロスコープのホールドオフ回
路及び掃引ゲート回路と実質的に同一に構成する
ことにより達成される。
３２による三角波の制御を説明する。第２図のt1
〜t3で三角波電圧VSが発生し、差動増幅器１８
から得られる誤差電圧VRと比較器２０で比較さ
れ、t2〜t3で駆動増幅器２１からトランジスタ５
のベースに第４図Ｄに示すベース電流IBが供給さ
れ、トランジスタ５がオンになり、t3でオフにな
ると、t3〜t4で第２図Ｂに示す如くフライバツク
電圧が発生する。この電圧を電圧検出回路３１で
検出し、遅延制御回路３２に供給する。遅延制御
回路３２は、三角波電圧VSの傾斜電圧の発生開
始時点をフライバツク電圧の消滅時点t4まで遅延
させる。即ち、三角波発生回路１９に内蔵されて
いるコンデンサの充電開始時点をフライバツク電
圧消滅時点に一致させる。この種の制御は、遅延
制御回路３２をオシロスコープのホールドオフ回
路及び掃引ゲート回路と実質的に同一に構成する
ことにより達成される。
t5〜t6期間に示す如く、誤差出力電圧VRが低く
なり、オン期間が長くなると、フライバツク電圧
の発生期間t6〜t7が変化する。しかし、フライバ
ツク電圧が消滅する前に次の三角波電圧が発生す
ることはない。従つて、トランス３の飽和が防止
される。
なり、オン期間が長くなると、フライバツク電圧
の発生期間t6〜t7が変化する。しかし、フライバ
ツク電圧が消滅する前に次の三角波電圧が発生す
ることはない。従つて、トランス３の飽和が防止
される。
［変形例］
本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能能なものである。
く、例えば次の変形が可能能なものである。
(a) 第１図のトランジスタ５を電界効果トランジ
スタにしてもよい。また、トランジスタ５を複
数のトランジスタの直列及び／又は並列接続し
た回路に置き換えてもよい。
スタにしてもよい。また、トランジスタ５を複
数のトランジスタの直列及び／又は並列接続し
た回路に置き換えてもよい。
(b) コンデンサ３０の代りにバリスタを接続する
場合にも適用可能である。
場合にも適用可能である。
(c) フライバツク電圧に対応する電圧を、トラン
ジスタ５の両端電圧又は抵抗２９の両端電圧等
に基づいて検出してもよい。
ジスタ５の両端電圧又は抵抗２９の両端電圧等
に基づいて検出してもよい。
［発明の効果］
上述から明らかな如く、本発明によればい、フ
ライバツク電圧発生期間にスイツチング素子がオ
ンになることを容易に阻止することができる。
ライバツク電圧発生期間にスイツチング素子がオ
ンになることを容易に阻止することができる。
第１図は本発明の実施例に係わる直流変換器を
示す回路図、第２図は第１図の各部の波形図であ
る。 １，２……電源端子、３……トランス、４……
１次巻線、５……トランジスタ、６……２次巻
線、１１……出力整流平滑回路、１４……制御回
路、１９……三角波発生回路、３２……遅延制御
回路。
示す回路図、第２図は第１図の各部の波形図であ
る。 １，２……電源端子、３……トランス、４……
１次巻線、５……トランジスタ、６……２次巻
線、１１……出力整流平滑回路、１４……制御回
路、１９……三角波発生回路、３２……遅延制御
回路。
Claims (1)
- 【特許請求の範囲】 １ 一方の直流電源端子と他方の直流電源端子と
の間に接続されたトランスの１次巻線とスイツチ
ング素子との直列回路と、 前記１次巻線に電磁結合されたトランスの２次
巻線と、 前記２次巻線に接続された出力整流平滑回路
と、 前記出力整流平滑回路の出力電圧を検出する出
力電圧検出回路と、 基準電圧源と、 前記出力電圧検出回路で検出した電圧と前記基
準電圧源の基準電圧との差に対応する電圧を形成
する差動増幅器と、 三角波を発生する三角波発生回路と、 前記三角波発生回路から発生した三角波と前記
差動増幅器の出力とを比較してパルス幅変調波を
形成して前記スイツチング素子をオン・オフ制御
する電圧比較器と を備えた直流−直流変換器において、 前記スイツチング素子のオフ期間に前記トラン
スにおいて発生するフライバツク電圧又はこれに
対応する電圧を検出してフライバツク電圧発生期
間を示す信号を発生するフライバツク電圧検出回
路と、 前記フライバツク電圧検出回路から得られた前
記フライバツク電圧発生期間を示す信号に応答し
て前記フライバツク電圧発生期間における前記三
角波の発生を禁止し、前記フライバツク電圧発生
期間の終了に同期して前記三角波を発生させるよ
うに前記三角波発生回路を制御する遅延制御回路
と が設けられていることを特徴とする直流変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP277186A JPS62163570A (ja) | 1986-01-09 | 1986-01-09 | 直流変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP277186A JPS62163570A (ja) | 1986-01-09 | 1986-01-09 | 直流変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62163570A JPS62163570A (ja) | 1987-07-20 |
| JPH0318430B2 true JPH0318430B2 (ja) | 1991-03-12 |
Family
ID=11538598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP277186A Granted JPS62163570A (ja) | 1986-01-09 | 1986-01-09 | 直流変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62163570A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03156879A (ja) * | 1989-11-15 | 1991-07-04 | Mitsubishi Electric Home Appliance Co Ltd | 高周波加熱装置 |
| JPH03156887A (ja) * | 1989-11-15 | 1991-07-04 | Mitsubishi Electric Home Appliance Co Ltd | 高周波加熱装置 |
| JPH03156878A (ja) * | 1989-11-15 | 1991-07-04 | Mitsubishi Electric Home Appliance Co Ltd | 高周波加熱装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50156627A (ja) * | 1974-06-10 | 1975-12-18 | ||
| JPS52102518A (en) * | 1976-02-25 | 1977-08-27 | Nippon Telegr & Teleph Corp <Ntt> | Dc converter |
| JPS5827522B2 (ja) * | 1976-06-25 | 1983-06-10 | 株式会社セコ−技研 | 遠隔操作装置 |
-
1986
- 1986-01-09 JP JP277186A patent/JPS62163570A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62163570A (ja) | 1987-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3938024A (en) | Converter regulation by controlled conduction overlap | |
| US4717994A (en) | Current mode control for DC converters operating over 50% duty cycle | |
| EP0385546B1 (en) | Switched-mode power supply circuit including a starting circuit | |
| US4293902A (en) | Transformerless fast current limiter with symetry correction for a switched-mode power supply | |
| JPH0697841B2 (ja) | 電力スイッチング回路 | |
| JPH0468859B2 (ja) | ||
| JPS607909B2 (ja) | スイツチモ−ド電源回路 | |
| US3930194A (en) | Inverter control circuit | |
| JPS6126304B2 (ja) | ||
| JP2881171B2 (ja) | スイッチトモード電源回路 | |
| US6449175B1 (en) | Switched magamp post regulator | |
| JP2858407B2 (ja) | Ｐｗｍ型ｄｃ−ｄｃコンバータ | |
| JPS6326626B2 (ja) | ||
| JPS6219104Y2 (ja) | ||
| JP3063825B2 (ja) | スイッチング電源装置 | |
| JP2986976B2 (ja) | 多出力型スイッチング電源装置 | |
| JPH06269165A (ja) | Ｐｗｍ型ｄｃ−ｄｃコンバータ | |
| US4602323A (en) | Single-ended transformer drive circuit | |
| JPH06106020B2 (ja) | スイッチングレギユレータ | |
| JPS6213432Y2 (ja) | ||
| JP2563188B2 (ja) | 過電流保護機能付自励形コンバータ | |
| JPH07106064B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPS5814705Y2 (ja) | スイツチング電源回路 | |
| JPH047668Y2 (ja) | ||
| JPS5915260Y2 (ja) | 自励式コンバ−タ装置 |