JPH062713U - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH062713U
JPH062713U JP041601U JP4160192U JPH062713U JP H062713 U JPH062713 U JP H062713U JP 041601 U JP041601 U JP 041601U JP 4160192 U JP4160192 U JP 4160192U JP H062713 U JPH062713 U JP H062713U
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
semiconductor element
sealed
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP041601U
Other languages
English (en)
Inventor
茂 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP041601U priority Critical patent/JPH062713U/ja
Publication of JPH062713U publication Critical patent/JPH062713U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/24—Configurations of stacked chips at least one of the stacked chips being laterally offset from a neighbouring stacked chip, e.g. chip stacks having a staircase shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 複数個の半導体素子を搭載し、大容量化した
樹脂封止型半導体装置において、装置の信頼性を向上
し、高機能化を図るものである。 【構成】 長方形の半導体素子７および９を互に直角
に、かつ電極の向きを同じにして、ダイパット６上に絶
縁物質を介して積み重ねて固着し、それぞれの半導体素
子７および９の電極と４方向に設けたリード１２を金属
細線１１で接続し、樹脂モールド５で封止したものであ
る。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、大容量化しかつ高機能化することができる樹脂封止型半導体装置に 関するものである。
【０００２】
【従来の技術】
図３は従来の樹脂封止型半導体装置を示す断面図である。図において、１Ａお よび１ＢはそれぞれＡU バンプ２を有し、互に背中合せに配置した長方形の半導 体素子、３はリードフレーム、４は半導体素子１Ａ、１ＢのＡU バンプ２とリー ドフレーム３を接続するＣU リード、５は樹脂モールドである。
【０００３】 この構成による樹脂封止型半導体装置の製造工程について説明する。まず、半 導体素子１Ａの電極にＡU バンプ２を形成し、このＡU バンプ２にＴＡＢのＣU リード４をインナーボンディングし、続いて、リードフレーム３にアウターボン ディングを施して接続する。さらに、リードフレーム３を裏返しにして、半導体 素子１Ｂに、再び上記の工程を繰り返すことにより、半導体素子１ＢのＡU バン プ２とリードフレーム３間をＣU リード４で接続する。その後、樹脂モールド５ を施こし、リードフレーム３を必要な形状に加工し、樹脂封止型半導体装置を形 成することができる。
【０００４】 このようにして、樹脂封止型半導体装置の大きさは同一でも、半導体素子を複 数個搭載することができ、大容量化を達成することができる。
【０００５】
【考案が解決しようとする課題】
しかしながら、上記構成の樹脂封止型半導体装置では、半導体素子がＣU リー ドで保持されているだけのため、樹脂モールド時に、樹脂の流れにより、半導体 素子が動き、樹脂モールド表面に半導体素子が露出すること、ＡU バンプとＣU リードの接続のため、温度サイクル試験時に接続不良が起こること、ＣU リード が腐食し、接続不良を起こすこと、複数の半導体素子の電極から同一リードフレ ームに接続するため、各々の半導体素子を個別に機能させられないこと、という 問題点があった。
【０００６】 本考案は、以上述べた半導体素子が樹脂モールド表面に露出すること、温度サ イクル時に接続不良が起こること、水分の浸入によりＣU リードが腐食すること 、複数の半導体素子を個別に機能させられないこと、の問題点を除去するため、 少なくとも２個の長方形の半導体素子を互に直角にかつ電極の向きを同じにして 、ダイパット上に固定した優れた樹脂封止型半導体装置を提供することを目的と する。
【０００７】
【課題を解決するための手段】
本考案に係る樹脂封止型半導体装置は、少なくとも２個の長方形の半導体素子 を互に直角に、かつ電極の向きを同じにしてダイパット上に絶縁物質を介して積 み重ねて固着し、それぞれの半導体素子の電極と４方向に設けたリードを金属細 線で接続し、樹脂モールドで封止したものである。
【０００８】
【作用】
本考案は信頼性の向上、および高機能化を図ることができる。
【０００９】
【実施例】
図１は本考案に係る樹脂封止型半導体装置の一実施例を示す斜視図であり、図 ２はその断面図である。６はリードフレームのダイパット、７はこのダイパット ６上に導電性あるいは絶縁性の接着剤８を用いて固着した長方形の第１半導体素 子、９はこの第１半導体素子７上に互に直角に配置し、絶縁性の接着剤やテープ 等の固着手段１０を用いて固着した長方形の第２半導体素子、１１は第１半導体 素子７および第２半導体素子９の各電極と４方向に設けたリード１２を接続する 金属細線である。
【００１０】 次に、上記構成による樹脂封止型半導体装置の製造工程について説明する。ま ず、あらかじめエッチング加工およびプレス加工で所定のパターンに形成し、必 要な表面処理（Ａg 、ＡU メッキ等）を施したリードフレームのダイパット６上 に、第１半導体素子７を導電性あるいは絶縁性の接着剤８を用いて固着する。そ して、この第１半導体素子７上に、第２半導体素子９を直角に、絶縁性の接着剤 、テープなどの固着手段１０で固着、あるいは第２半導体素子９の裏面にあらか じめ絶縁性の物質をコーティングしたもので固着する。その後、第１半導体素子 ７および第２半導体素子９上の導出すべき電極とリード１２を金属細線１１で接 続する。そして、樹脂モールド５を施し、必要に応じて所定の形状にリードを加 工することにより、半導体装置を形成することができる。
【００１１】 なお、上述の実施例では、半導体素子を２個積み重ねて固着した場合を示した が、これに限定しないことはもちろんである。
【００１２】
【考案の効果】
以上詳細に説明したように、本考案に係る樹脂封止型半導体装置によれば、第 １半導体素子をダイパット上に固着し、第２半導体素子を第１半導体素子と互に 直角に絶縁物で固着し、電極とリードを金属細線で各々接続しているので、半導 体素子の樹脂モールド時の移動防止およびそれぞれの半導体素子を個別に機能さ せることができる。しかも、耐湿性、耐温度サイクル性等の信頼性を向上するこ とができる。また、同一の電極配置の半導体素子を用いて、半導体装置の容量、 機能を２倍にすることができる。さらに、各々の半導体素子を自由に組み合せて 、高機能化を図ることができるなどの効果がある。
【図面の簡単な説明】
【図１】本考案に係る樹脂封止型半導体装置の一実施例
を示す斜視図である。
【図２】図１の断面図である。
【図３】従来の樹脂封止型半導体装置を示す断面図であ
る。
【符号の説明】
６ ダイパット ７ 第１半導体素子 ９ 第２半導体素子 １１ 金属細線 １２ リード

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 樹脂封止型半導体装置において、少なく
    とも２個の長方形の半導体素子を互に直角に、かつ電極
    の向きを同じにしてダイパット上に絶縁物質を介して積
    み重ねて固着し、それぞれの半導体素子の電極と４方向
    に設けたリードを金属細線で接続し、樹脂モールドで封
    止してなる樹脂封止型半導体装置。
JP041601U 1992-06-17 1992-06-17 樹脂封止型半導体装置 Pending JPH062713U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP041601U JPH062713U (ja) 1992-06-17 1992-06-17 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP041601U JPH062713U (ja) 1992-06-17 1992-06-17 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH062713U true JPH062713U (ja) 1994-01-14

Family

ID=12612909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP041601U Pending JPH062713U (ja) 1992-06-17 1992-06-17 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH062713U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721618B2 (en) 2019-07-16 2023-08-08 Tdk Corporation Electronic component package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721618B2 (en) 2019-07-16 2023-08-08 Tdk Corporation Electronic component package
US12205873B2 (en) 2019-07-16 2025-01-21 Tdk Corporation Electronic component package

Similar Documents

Publication Publication Date Title
US6175149B1 (en) Mounting multiple semiconductor dies in a package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US6229205B1 (en) Semiconductor device package having twice-bent tie bar and small die pad
JPH08274124A (ja) 樹脂封止型半導体装置
US5296737A (en) Semiconductor device with a plurality of face to face chips
JP2915282B2 (ja) プラスチックモールドした集積回路パッケージ
JP2004014823A5 (ja)
EP0474224B1 (en) Semiconductor device comprising a plurality of semiconductor chips
JPH0574831A (ja) 半導体装置
JP2006066551A5 (ja)
JP3234614B2 (ja) 半導体装置及びその製造方法
JP2954108B2 (ja) 半導体装置およびその製造方法
JPH0621305A (ja) 半導体装置
JPS61241954A (ja) 半導体装置
JPH01134958A (ja) 半導体装置
JP2747260B2 (ja) セラミック複合リードフレーム及びそれを用いた半導体 装置
JPH10242381A (ja) 複数のｉｃチップを備えた密封型半導体装置の構造
KR100601760B1 (ko) 스택형 패키지 및 그 제조 방법
JP2587722Y2 (ja) 半導体装置
JPS6236299Y2 (ja)
JPS6342860B2 (ja)
JP2561415Y2 (ja) 半導体装置
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JP3082562U (ja) マルチーチップパッケージ
JPS62120035A (ja) 樹脂封止型半導体装置の製造方法