JPH06273461A - 電力測定装置 - Google Patents
電力測定装置Info
- Publication number
- JPH06273461A JPH06273461A JP6392493A JP6392493A JPH06273461A JP H06273461 A JPH06273461 A JP H06273461A JP 6392493 A JP6392493 A JP 6392493A JP 6392493 A JP6392493 A JP 6392493A JP H06273461 A JPH06273461 A JP H06273461A
- Authority
- JP
- Japan
- Prior art keywords
- sampling clock
- frequency
- sample
- sampling
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【目的】 広帯域の周波数の電力測定が可能な電力測定
装置を得る事を目的とする。 【構成】 本発明は、サンプリング・クロックｆｓに同
期して入力交流電圧及び電流をそれぞれサンプル・ホー
ルドするサンプル・ホールド回路、この両サンプル・ホ
ールド回路の出力をそれぞれデジタル信号に変換するＡ
／Ｄ変換器、及び両Ａ／Ｄ変換器の出力を掛算した後平
均化する演算器を備えた装置に於いて、前記サンプリン
グ・クロックを発生するサンプリング・クロック発生器
を複数個持たせ、入力交流電圧及び電流の周波数ｆとサ
ンプリング・クロックｆｓとが ｆ◇（１／２）・ｆｓ・ｎ（ｎ＝１，２，３，…） の関係にならないように前記複数個のサンプリング・ク
ロック発生器を選択切り換えるように構成したもの。
装置を得る事を目的とする。 【構成】 本発明は、サンプリング・クロックｆｓに同
期して入力交流電圧及び電流をそれぞれサンプル・ホー
ルドするサンプル・ホールド回路、この両サンプル・ホ
ールド回路の出力をそれぞれデジタル信号に変換するＡ
／Ｄ変換器、及び両Ａ／Ｄ変換器の出力を掛算した後平
均化する演算器を備えた装置に於いて、前記サンプリン
グ・クロックを発生するサンプリング・クロック発生器
を複数個持たせ、入力交流電圧及び電流の周波数ｆとサ
ンプリング・クロックｆｓとが ｆ◇（１／２）・ｆｓ・ｎ（ｎ＝１，２，３，…） の関係にならないように前記複数個のサンプリング・ク
ロック発生器を選択切り換えるように構成したもの。
Description
【０００１】
【産業上の利用分野】本発明は、デジタル・サンプリン
グ式により交流電力を測定する電力測定装置に関するも
のである。
グ式により交流電力を測定する電力測定装置に関するも
のである。
【０００２】
【従来の技術】この種の電力測定装置の従来例を図３に
示す。図３に於いて、Ｐ１は交流電圧ｖが印加される端
子、Ｐ２は交流電流ｉが供給される端子、１１，１２は
サンプル・ホールド回路、２１，２２はアナログ・デジ
タル変換器（以下、Ａ／Ｄ変換器という）、３はサンプ
リング・クロック発生器、４１，４２は遅延線、５は掛
算器、６は平均化演算器である。掛算器５と平均化演算
器６はデジタル・シグナル・プロセッサで構成されてい
る。７は装置全体の制御を司るマイクロプロセッサ（以
下、ＣＰＵという）である。８は表示器で、ＣＰＵ７に
よって制御され、平均化演算器６を介して得られる掛算
器６の出力を表示する。サンプリング・クロック発生器
３の出力はサンプル・ホールド回路１１，１２にサンプ
リング信号として加えられると共に、遅延線４１，４２
を介してＡ／Ｄ変換器２１，２２に加えられている。
示す。図３に於いて、Ｐ１は交流電圧ｖが印加される端
子、Ｐ２は交流電流ｉが供給される端子、１１，１２は
サンプル・ホールド回路、２１，２２はアナログ・デジ
タル変換器（以下、Ａ／Ｄ変換器という）、３はサンプ
リング・クロック発生器、４１，４２は遅延線、５は掛
算器、６は平均化演算器である。掛算器５と平均化演算
器６はデジタル・シグナル・プロセッサで構成されてい
る。７は装置全体の制御を司るマイクロプロセッサ（以
下、ＣＰＵという）である。８は表示器で、ＣＰＵ７に
よって制御され、平均化演算器６を介して得られる掛算
器６の出力を表示する。サンプリング・クロック発生器
３の出力はサンプル・ホールド回路１１，１２にサンプ
リング信号として加えられると共に、遅延線４１，４２
を介してＡ／Ｄ変換器２１，２２に加えられている。
【０００３】このような構成の装置に於いては、入力電
圧ｖ及び電流ｉはそれぞれサンプル・ホールド回路１１
と１２に加えられ、サンプリング・クロック発生器３よ
り得られるサンプリング・クロックに同期してホールド
されると共に、Ａ／Ｄ変換器２１，２２において遅延線
４１，４２を介して加えられるサンプリング・クロック
によりデジタル信号に変換される。デジタル信号に変換
されたＡ／Ｄ変換器２１，２２の出力は掛算器５に加え
られて掛け算が施された後、平均化演算器６によって所
定期間に於ける平均値が求められ、その平均値はＣＰＵ
７による制御の基に表示器８で電力値として表示され
る。
圧ｖ及び電流ｉはそれぞれサンプル・ホールド回路１１
と１２に加えられ、サンプリング・クロック発生器３よ
り得られるサンプリング・クロックに同期してホールド
されると共に、Ａ／Ｄ変換器２１，２２において遅延線
４１，４２を介して加えられるサンプリング・クロック
によりデジタル信号に変換される。デジタル信号に変換
されたＡ／Ｄ変換器２１，２２の出力は掛算器５に加え
られて掛け算が施された後、平均化演算器６によって所
定期間に於ける平均値が求められ、その平均値はＣＰＵ
７による制御の基に表示器８で電力値として表示され
る。
【０００４】このような装置に於いて、端子Ｐ１，Ｐ２
に加えられる入力電圧ｖ，電流ｉの周波数をｆとし、サ
ンプリング・クロック発生器３より得られるサンプリン
グ・クロックの周波数をｆｓとすると、既に知られてい
るように、ｆとｆｓが ｆ◇（１／２）・ｆｓ・ｎ（ｎ＝１，２，３，…） …（１） の関係にある場合、正しい演算結果が得られないという
問題がある。尚、◇印は“比例”を表す記号である。
に加えられる入力電圧ｖ，電流ｉの周波数をｆとし、サ
ンプリング・クロック発生器３より得られるサンプリン
グ・クロックの周波数をｆｓとすると、既に知られてい
るように、ｆとｆｓが ｆ◇（１／２）・ｆｓ・ｎ（ｎ＝１，２，３，…） …（１） の関係にある場合、正しい演算結果が得られないという
問題がある。尚、◇印は“比例”を表す記号である。
【０００５】
【発明が解決しようとする課題】本発明は、上記のよう
な問題点を解決し、広帯域の周波数の電力測定が可能な
電力測定装置を得る事を目的とするものである。
な問題点を解決し、広帯域の周波数の電力測定が可能な
電力測定装置を得る事を目的とするものである。
【０００６】
【課題を解決するための手段】本発明はサンプリング・
クロックｆｓに同期して入力交流電圧及び電流をそれぞ
れサンプル・ホールドするサンプル・ホールド回路、こ
の両サンプル・ホールド回路の出力をそれぞれデジタル
信号に変換するＡ／Ｄ変換器、及び両Ａ／Ｄ変換器の出
力を掛算した後平均化する演算器を備えた装置に於い
て、前記サンプリング・クロックを発生するサンプリン
グ・クロック発生器を複数個持たせ、入力交流電圧及び
電流の周波数ｆとサンプリング・クロックｆｓとが ｆ◇（１／２）・ｆｓ・ｎ（ｎ＝１，２，３，…） の関係にならないように前記複数個のサンプリング・ク
ロック発生器を選択切り換えるように構成したものであ
る。
クロックｆｓに同期して入力交流電圧及び電流をそれぞ
れサンプル・ホールドするサンプル・ホールド回路、こ
の両サンプル・ホールド回路の出力をそれぞれデジタル
信号に変換するＡ／Ｄ変換器、及び両Ａ／Ｄ変換器の出
力を掛算した後平均化する演算器を備えた装置に於い
て、前記サンプリング・クロックを発生するサンプリン
グ・クロック発生器を複数個持たせ、入力交流電圧及び
電流の周波数ｆとサンプリング・クロックｆｓとが ｆ◇（１／２）・ｆｓ・ｎ（ｎ＝１，２，３，…） の関係にならないように前記複数個のサンプリング・ク
ロック発生器を選択切り換えるように構成したものであ
る。
【０００７】
【作用】このような本発明では、複数個のサンプリング
・クロック発生器の内の１つを選択することにより、入
力信号の周波数ｆとサンプル・クロックｆｓとの関係が
上記の関係にならないようにすることが出来る。
・クロック発生器の内の１つを選択することにより、入
力信号の周波数ｆとサンプル・クロックｆｓとの関係が
上記の関係にならないようにすることが出来る。
【０００８】
【実施例】以下図面を用いて本発明装置を説明する。図
１は本発明装置の一実施例を示した回路構成図である。
なお、図１に於いて図３と同一部分は図３と同一符号を
付し、それらの再説明は省略する。図１に於いて、３１
と３２は周波数ｆｓ１，ｆｓ２のサンプリング・クロッ
クを発生するサンプリング・クロック発生器、９は切換
回路である。切換回路９は、サンプリング・クロック発
生器３１と３２を切り換えるもので、ＣＰＵ７によって
制御される。切換回路９を通過したサンプリング・クロ
ック発生器３１又は３２の出力は、サンプリング・クロ
ックとしてサンプル・ホールド回路１１と１２に与えら
れると共に、遅延線４１，４２を介してＡ／Ｄ変換器２
１と２２に与えられる。１０は周波数測定回路で、その
入力端子は端子Ｐ１とＰ２に接続され、入力信号ｖ，ｉ
の周波数を検出する。その検出信号はＣＰＵ８０に送り
込まれる。このような構成の装置の動作を図２に示すフ
ローチャートを用いて説明する。
１は本発明装置の一実施例を示した回路構成図である。
なお、図１に於いて図３と同一部分は図３と同一符号を
付し、それらの再説明は省略する。図１に於いて、３１
と３２は周波数ｆｓ１，ｆｓ２のサンプリング・クロッ
クを発生するサンプリング・クロック発生器、９は切換
回路である。切換回路９は、サンプリング・クロック発
生器３１と３２を切り換えるもので、ＣＰＵ７によって
制御される。切換回路９を通過したサンプリング・クロ
ック発生器３１又は３２の出力は、サンプリング・クロ
ックとしてサンプル・ホールド回路１１と１２に与えら
れると共に、遅延線４１，４２を介してＡ／Ｄ変換器２
１と２２に与えられる。１０は周波数測定回路で、その
入力端子は端子Ｐ１とＰ２に接続され、入力信号ｖ，ｉ
の周波数を検出する。その検出信号はＣＰＵ８０に送り
込まれる。このような構成の装置の動作を図２に示すフ
ローチャートを用いて説明する。
【０００９】端子Ｐ１，Ｐ２より印加される入力信号の
周波数をｆとすると、この周波数ｆの電圧ｖ，電流ｉは
それぞれサンプル・ホールド回路１１，１２に与えられ
ると共に、周波数測定回路１０でその周波数が検出さ
れ、この周波数検出信号はＣＰＵ７に取り込まれる。Ｃ
ＰＵ７はこの周波数ｆとサンプリング・クロック発生器
３１と３２が出力するサンプリング・クロックｆｓ１と
ｆｓ２が（１）式で表される関係にあるかどうかを判断
する。ｆｓ１が（１）式の関係になければ、ＣＰＵ７の
制御の基に切換回路９を介してサンプリング・クロック
発生器３１が選択され、周波数ｆｓ１のサンプリング・
クロックをサンプル・ホールド回路１１，１２及びＡ／
Ｄ変換器２１，２２に与えて入力電圧ｖ，電流ｉをその
クロックに同期してサンプル・ホールドし、デジタル信
号に変換する。Ａ／Ｄ変換器２１，２２より得られるデ
ジタル信号は掛算器５において掛算され、その掛算結果
は平均化演算器６を介して電力値として表示器８で表示
される。
周波数をｆとすると、この周波数ｆの電圧ｖ，電流ｉは
それぞれサンプル・ホールド回路１１，１２に与えられ
ると共に、周波数測定回路１０でその周波数が検出さ
れ、この周波数検出信号はＣＰＵ７に取り込まれる。Ｃ
ＰＵ７はこの周波数ｆとサンプリング・クロック発生器
３１と３２が出力するサンプリング・クロックｆｓ１と
ｆｓ２が（１）式で表される関係にあるかどうかを判断
する。ｆｓ１が（１）式の関係になければ、ＣＰＵ７の
制御の基に切換回路９を介してサンプリング・クロック
発生器３１が選択され、周波数ｆｓ１のサンプリング・
クロックをサンプル・ホールド回路１１，１２及びＡ／
Ｄ変換器２１，２２に与えて入力電圧ｖ，電流ｉをその
クロックに同期してサンプル・ホールドし、デジタル信
号に変換する。Ａ／Ｄ変換器２１，２２より得られるデ
ジタル信号は掛算器５において掛算され、その掛算結果
は平均化演算器６を介して電力値として表示器８で表示
される。
【００１０】入力信号の周波数ｆとサンプリング・クロ
ックｆｓ１とが（１）式で表される関係にある場合、Ｃ
ＰＵ７はこれを判断して切換回路９に切換信号を送出
し、サンプリング・クロック発生器３１を３２に切り換
え、サンプリング・クロックｆｓ２をサンプル・ホール
ド回路１１，１２及びＡ／Ｄ変換器２１，２２に与え
る。これにより、クロックｆｓ２で入力電圧ｖと電流ｉ
がサンプリングされ、デジタル信号に変換される。変換
されたデジタル信号は掛算器５において掛算され、その
掛算結果は平均化演算器６を介して電力値として表示器
８で表示される。
ックｆｓ１とが（１）式で表される関係にある場合、Ｃ
ＰＵ７はこれを判断して切換回路９に切換信号を送出
し、サンプリング・クロック発生器３１を３２に切り換
え、サンプリング・クロックｆｓ２をサンプル・ホール
ド回路１１，１２及びＡ／Ｄ変換器２１，２２に与え
る。これにより、クロックｆｓ２で入力電圧ｖと電流ｉ
がサンプリングされ、デジタル信号に変換される。変換
されたデジタル信号は掛算器５において掛算され、その
掛算結果は平均化演算器６を介して電力値として表示器
８で表示される。
【００１１】以上の様に、本発明においては周波数の異
なるサンプリング・クロックを発生するサンプリング・
クロック発生器を複数個もたせ、入力信号の周波数によ
りサンプリング・クロックを切り換えるように構成した
為、繰り返し入力波形に対して低いサンプリング周波数
で高い周波数領域まで有効電力を求めることが出来る。
例えば、第一のサンプリング・クロックの周波数を２０
ＫＨｚとし、第二のサンプリング・クロックの周波数を
１９ＫＨｚとした場合、（１）式に照らして正しく有効
電力を求められない周波数は１９０ＫＨｚ×ｎ（ｎ＝
１，２，３，…）付近となり、１９０ＫＨｚ近くまでの
繰り返し入力波形に対して有効電力を測定することがで
きることになる。
なるサンプリング・クロックを発生するサンプリング・
クロック発生器を複数個もたせ、入力信号の周波数によ
りサンプリング・クロックを切り換えるように構成した
為、繰り返し入力波形に対して低いサンプリング周波数
で高い周波数領域まで有効電力を求めることが出来る。
例えば、第一のサンプリング・クロックの周波数を２０
ＫＨｚとし、第二のサンプリング・クロックの周波数を
１９ＫＨｚとした場合、（１）式に照らして正しく有効
電力を求められない周波数は１９０ＫＨｚ×ｎ（ｎ＝
１，２，３，…）付近となり、１９０ＫＨｚ近くまでの
繰り返し入力波形に対して有効電力を測定することがで
きることになる。
【００１２】
【発明の効果】本発明によれば、広帯域の周波数の入力
信号の電力値を測定することの出来る装置を得ることが
できる。
信号の電力値を測定することの出来る装置を得ることが
できる。
【図１】本発明に係わる測定装置の一実施例を示した回
路構成図である。
路構成図である。
【図２】本発明に係わる測定装置の動作を説明する為の
フローチャートである。
フローチャートである。
【図３】従来の測定装置の一例の回路構成図である。
１１，１２ サンプル・ホールド回路 ２１，２２ Ａ／Ｄ変換器 ３１，３２ サンプリング・クロック発生器 ５ 掛算器 ６ 平均化演算器 ７ マイクロプロセッサ ８ 表示器 ９ 切換回路 １０ 周波数測定回路
Claims (1)
- 【請求項１】サンプリング・クロックｆｓに同期して入
力交流電圧及び電流をそれぞれサンプル・ホールドする
サンプル・ホールド回路、この両サンプル・ホールド回
路の出力をそれぞれデジタル信号に変換するＡ／Ｄ変換
器、及び両Ａ／Ｄ変換器の出力を掛算した後平均化する
演算器を備えた装置に於いて、前記サンプリング・クロ
ックを発生するサンプリング・クロック発生器を複数個
持たせ、◇を比例を表す記号とした場合、入力交流電圧
及び電流の周波数ｆとサンプリング・クロックｆｓとが ｆ◇（１／２）・ｆｓ・ｎ（ｎ＝１，２，３，…） の関係にならないように前記複数個のサンプリング・ク
ロック発生器を選択切り換えてなる電力測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6392493A JPH06273461A (ja) | 1993-03-23 | 1993-03-23 | 電力測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6392493A JPH06273461A (ja) | 1993-03-23 | 1993-03-23 | 電力測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06273461A true JPH06273461A (ja) | 1994-09-30 |
Family
ID=13243382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6392493A Pending JPH06273461A (ja) | 1993-03-23 | 1993-03-23 | 電力測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06273461A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003081264A1 (fr) * | 2002-03-25 | 2003-10-02 | Mitsubishi Denki Kabushiki Kaisha | Watt-heuremetre electronique et circuit de calcul d'une quantite de courant |
-
1993
- 1993-03-23 JP JP6392493A patent/JPH06273461A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003081264A1 (fr) * | 2002-03-25 | 2003-10-02 | Mitsubishi Denki Kabushiki Kaisha | Watt-heuremetre electronique et circuit de calcul d'une quantite de courant |
| AU2002239060B1 (en) * | 2002-03-25 | 2003-10-08 | Mitsubishi Denki Kabushiki Kaisha | Electronic watthour meter and power-associated quantity calculating circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0473877A2 (en) | Sampling type measuring device | |
| JP2006098287A (ja) | 高調波成分測定装置 | |
| JP2583833Y2 (ja) | パルス測定装置 | |
| JP4664837B2 (ja) | 電圧等の実効値演算回路および測定器 | |
| EP0423987A2 (en) | Apparatus and method for extracting the RMS value from a signal | |
| JP3349102B2 (ja) | 電子式電力量計のテスト方法及び電子式電力量計 | |
| KR0157943B1 (ko) | 피씨비내의 수동소자 분리 측정회로 | |
| JPH06273452A (ja) | デジタル・サンプリング式測定装置 | |
| JPH0743399A (ja) | パワーアナライザ装置における測定データ表示方法 | |
| JPH05172859A (ja) | 電力測定装置 | |
| JP2002055128A (ja) | 交流信号測定器 | |
| JP3284146B2 (ja) | 波形データ演算装置 | |
| JPH1164399A (ja) | 電圧低下検出方法および装置 | |
| JPH07110349A (ja) | 位相角測定装置 | |
| JP2000055953A (ja) | 回路素子の測定装置 | |
| JPH0915266A (ja) | 測定装置 | |
| JP3945389B2 (ja) | 時間電圧変換器及び方法 | |
| JP3106450B2 (ja) | 電力測定装置 | |
| JP2002090393A (ja) | 測定器の入力回路 | |
| JPH01239474A (ja) | 電子式電力量計 | |
| JPH0448537Y2 (ja) | ||
| JP3000775B2 (ja) | 高電圧位相差測定方法及び装置 | |
| JPH04299269A (ja) | 広帯域実効値測定装置 | |
| JP3258443B2 (ja) | 電力計のオートゼロ装置 | |
| SU661378A1 (ru) | Цифровой измеритель мощности |