JPH06273452A - デジタル・サンプリング式測定装置 - Google Patents
デジタル・サンプリング式測定装置Info
- Publication number
- JPH06273452A JPH06273452A JP6392693A JP6392693A JPH06273452A JP H06273452 A JPH06273452 A JP H06273452A JP 6392693 A JP6392693 A JP 6392693A JP 6392693 A JP6392693 A JP 6392693A JP H06273452 A JPH06273452 A JP H06273452A
- Authority
- JP
- Japan
- Prior art keywords
- sampling clock
- sampling
- input signal
- converter
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【目的】 高い周波数まで繰り返し波形の実効値或いは
平均値整流を求めることのできる測定装置を得る事を目
的にする。 【構成】 本発明は、サンプリング・クロックｆｓに同
期して繰り返し波形の入力信号をサンプル・ホールドす
るサンプル・ホールド回路、このサンプル・ホールド回
路の出力をデジタル信号に変換するＡ／Ｄ変換器、及び
このＡ／Ｄ変換器の出力を演算する演算器を備えた装置
に於いて、前記サンプリング・クロックを発生するサン
プリング・クロック発生器を複数個持たせ、入力信号の
周波数ｆとサンプリング・クロックｆｓとが ｆ◇（１／２）・ｆｓ・ｎ（ｎ＝１，２，３，…） の関係にならないように前記複数個のサンプリング・ク
ロック発生器のうちの１つを選択切り換えるようにした
もの。
平均値整流を求めることのできる測定装置を得る事を目
的にする。 【構成】 本発明は、サンプリング・クロックｆｓに同
期して繰り返し波形の入力信号をサンプル・ホールドす
るサンプル・ホールド回路、このサンプル・ホールド回
路の出力をデジタル信号に変換するＡ／Ｄ変換器、及び
このＡ／Ｄ変換器の出力を演算する演算器を備えた装置
に於いて、前記サンプリング・クロックを発生するサン
プリング・クロック発生器を複数個持たせ、入力信号の
周波数ｆとサンプリング・クロックｆｓとが ｆ◇（１／２）・ｆｓ・ｎ（ｎ＝１，２，３，…） の関係にならないように前記複数個のサンプリング・ク
ロック発生器のうちの１つを選択切り換えるようにした
もの。
Description
【０００１】
【産業上の利用分野】本発明は、デジタル・サンプリン
グ式により繰り返し入力波形の実効値或いは平均値整流
を求める測定装置に関するものである。
グ式により繰り返し入力波形の実効値或いは平均値整流
を求める測定装置に関するものである。
【０００２】
【従来の技術】この種の測定装置の従来例を図３に示
す。図に於いて、１は繰り返し波形の入力信号が加えら
れる端子、２はサンプル・ホールド回路、３はアナログ
・デジタル変換器（以下、Ａ／Ｄ変換器という）、４は
サンプリング・クロック発生器、５は入力信号の実効値
を求める実効値演算器、６は出力端子である。
す。図に於いて、１は繰り返し波形の入力信号が加えら
れる端子、２はサンプル・ホールド回路、３はアナログ
・デジタル変換器（以下、Ａ／Ｄ変換器という）、４は
サンプリング・クロック発生器、５は入力信号の実効値
を求める実効値演算器、６は出力端子である。
【０００３】このような構成の装置に於いては、入力端
子１に加えられる繰り返し波形はサンプル・ホールド回
路２においてサンプリング・クロック発生器４より得ら
れるサンプリング・クロックに同期してサンプル・ホー
ルドされると共に、Ａ／Ｄ変換器３に加えられてデジタ
ル信号に変換される。変換されたデジタル信号は演算器
５に加えられて実効値演算が行なわれ、その演算結果は
出力端子６より取り出される。
子１に加えられる繰り返し波形はサンプル・ホールド回
路２においてサンプリング・クロック発生器４より得ら
れるサンプリング・クロックに同期してサンプル・ホー
ルドされると共に、Ａ／Ｄ変換器３に加えられてデジタ
ル信号に変換される。変換されたデジタル信号は演算器
５に加えられて実効値演算が行なわれ、その演算結果は
出力端子６より取り出される。
【０００４】このような装置に於いて、端子１に加えら
れる入力信号の周波数をｆとし、サンプリング・クロッ
ク発生器４より得られるサンプリング・クロックの周波
数をｆｓとすると、既に知られているように、ｆとｆｓ
が ｆ◇（１／２）・ｆｓ・ｎ（ｎ＝１，２，３，…） …（１） の関係に有る場合、正しい演算結果が得られないという
問題がある。尚、◇印は“比例”を表すものである。
れる入力信号の周波数をｆとし、サンプリング・クロッ
ク発生器４より得られるサンプリング・クロックの周波
数をｆｓとすると、既に知られているように、ｆとｆｓ
が ｆ◇（１／２）・ｆｓ・ｎ（ｎ＝１，２，３，…） …（１） の関係に有る場合、正しい演算結果が得られないという
問題がある。尚、◇印は“比例”を表すものである。
【０００５】
【発明が解決しようとする課題】本発明は、上記のよう
な問題点を解決し、高い周波数まで繰り返し波形の実効
値を求めることのできる測定装置を得る事を目的とす
る。
な問題点を解決し、高い周波数まで繰り返し波形の実効
値を求めることのできる測定装置を得る事を目的とす
る。
【０００６】
【課題を解決するための手段】本発明はサンプリング・
クロックｆｓに同期して繰り返し波形の入力信号をサン
プル・ホールドするサンプル・ホールド回路、このサン
プル・ホールド回路の出力をデジタル信号に変換するＡ
／Ｄ変換器、及びこのＡ／Ｄ変換器の出力を演算する演
算器を備えた装置に於いて、前記サンプリング・クロッ
クを発生するサンプリング・クロック発生器を複数個持
たせ、入力信号の周波数ｆとサンプリング・クロックｆ
ｓとが ｆ◇（１／２）・ｆｓ・ｎ（ｎ＝１，２，３，…） の関係にならないように前記複数個のサンプリング・ク
ロック発生器を選択切り換えるように構成したものであ
る。
クロックｆｓに同期して繰り返し波形の入力信号をサン
プル・ホールドするサンプル・ホールド回路、このサン
プル・ホールド回路の出力をデジタル信号に変換するＡ
／Ｄ変換器、及びこのＡ／Ｄ変換器の出力を演算する演
算器を備えた装置に於いて、前記サンプリング・クロッ
クを発生するサンプリング・クロック発生器を複数個持
たせ、入力信号の周波数ｆとサンプリング・クロックｆ
ｓとが ｆ◇（１／２）・ｆｓ・ｎ（ｎ＝１，２，３，…） の関係にならないように前記複数個のサンプリング・ク
ロック発生器を選択切り換えるように構成したものであ
る。
【０００７】
【作用】このような本発明では、複数個のサンプリング
・クロック発生器の内の１つを選択することにより、入
力信号の周波数ｆとサンプリング・クロックｆｓとの関
係が上記の関係にならないようにすることが出来る。
・クロック発生器の内の１つを選択することにより、入
力信号の周波数ｆとサンプリング・クロックｆｓとの関
係が上記の関係にならないようにすることが出来る。
【０００８】
【実施例】以下図面を用いて本発明装置を説明する。図
１は本発明装置の一実施例を示した回路構成図である。
図に於いて、１０は周波数ｆの繰り返し波形が入力とし
て加えられる端子、２０は端子１０より印加される入力
を適当なレベルの信号に変換する入力回路、３０はサン
プル・ホールド回路、４０はＡ／Ｄ変換器、５１，５２
はそれぞれ周波数ｆｓ１，ｆｓ２のサンプリング・クロ
ックを発生するサンプリング・クロック発生器、６０は
切換回路、７０は入力された繰り返し波形の実効値を求
める実効値演算器（デジタル・シグナル・プロセッ
サ）、８０はマイクロプロセッサ（以下、ＣＰＵとい
う）である。
１は本発明装置の一実施例を示した回路構成図である。
図に於いて、１０は周波数ｆの繰り返し波形が入力とし
て加えられる端子、２０は端子１０より印加される入力
を適当なレベルの信号に変換する入力回路、３０はサン
プル・ホールド回路、４０はＡ／Ｄ変換器、５１，５２
はそれぞれ周波数ｆｓ１，ｆｓ２のサンプリング・クロ
ックを発生するサンプリング・クロック発生器、６０は
切換回路、７０は入力された繰り返し波形の実効値を求
める実効値演算器（デジタル・シグナル・プロセッ
サ）、８０はマイクロプロセッサ（以下、ＣＰＵとい
う）である。
【０００９】切換回路６０は、サンプリング・クロック
発生器５１と５２を切り換えるもので、ＣＰＵ８０によ
って制御される。切換回路６０を通過したサンプリング
・クロック発生器５１又は５２の出力は、サンプリング
・クロックとしてサンプル・ホールド回路３０及びＡ／
Ｄ変換器４０に与えられる。９０は表示器で、ＣＰＵ８
０の制御の基に演算器７０によって得られた入力信号の
実効値を表示する。１００は周波数測定回路で、その入
力端子は端子１０に接続され、入力信号の周波数を検出
する。その検出信号はＣＰＵ８０に送り込まれる。この
ような構成の装置の動作を図２に示すフローチャートを
基にして説明する。
発生器５１と５２を切り換えるもので、ＣＰＵ８０によ
って制御される。切換回路６０を通過したサンプリング
・クロック発生器５１又は５２の出力は、サンプリング
・クロックとしてサンプル・ホールド回路３０及びＡ／
Ｄ変換器４０に与えられる。９０は表示器で、ＣＰＵ８
０の制御の基に演算器７０によって得られた入力信号の
実効値を表示する。１００は周波数測定回路で、その入
力端子は端子１０に接続され、入力信号の周波数を検出
する。その検出信号はＣＰＵ８０に送り込まれる。この
ような構成の装置の動作を図２に示すフローチャートを
基にして説明する。
【００１０】端子１０より印加される繰り返し波形入力
の周波数をｆとすると、この周波数ｆの入力信号はサン
プル・ホールド回路３０に与えられると共に、周波数測
定回路１００でその周波数が検出され、この検出信号は
ＣＰＵ８０に取り込まれる。ＣＰＵ８０はこの周波数ｆ
とサンプリング・クロック発生器５１と５２が出力する
サンプリング・クロックｆｓ１とｆｓ２が（１）式で表
される関係にあるかどうかを判断する。ｆｓ１が（１）
式の関係になければ、ＣＰＵ８０の制御の基に切換回路
６０を介してサンプリング・クロック発生器５１が選択
され、周波数ｆｓ１のサンプリング・クロックをサンプ
ル・ホールド回路３０及びＡ／Ｄ変換器４０に与えて入
力信号をそのクロックに同期してサンプル・ホールド
し、デジタル信号に変換する。このデジタル信号は演算
器７０において実効値演算が施され、その演算結果はＣ
ＰＵ８０の制御の基に表示器９０で表示される。
の周波数をｆとすると、この周波数ｆの入力信号はサン
プル・ホールド回路３０に与えられると共に、周波数測
定回路１００でその周波数が検出され、この検出信号は
ＣＰＵ８０に取り込まれる。ＣＰＵ８０はこの周波数ｆ
とサンプリング・クロック発生器５１と５２が出力する
サンプリング・クロックｆｓ１とｆｓ２が（１）式で表
される関係にあるかどうかを判断する。ｆｓ１が（１）
式の関係になければ、ＣＰＵ８０の制御の基に切換回路
６０を介してサンプリング・クロック発生器５１が選択
され、周波数ｆｓ１のサンプリング・クロックをサンプ
ル・ホールド回路３０及びＡ／Ｄ変換器４０に与えて入
力信号をそのクロックに同期してサンプル・ホールド
し、デジタル信号に変換する。このデジタル信号は演算
器７０において実効値演算が施され、その演算結果はＣ
ＰＵ８０の制御の基に表示器９０で表示される。
【００１１】入力信号の周波数ｆとサンプリング・クロ
ックｆｓ１とが（１）式で表される関係にある場合、Ｃ
ＰＵ８０はこれを判断して切換回路６０に切換信号を送
出し、サンプリング・クロック発生器５１を５２に切り
換え、サンプリング・クロックｆｓ２をサンプル・ホー
ルド回路３０及びＡ／Ｄ変換器４０に与える。これによ
り、クロックｆｓ２で入力信号がサンプリングされ、デ
ジタル信号に変換される。変換されたデジタル信号は演
算器７０で実効値演算が施され、表示器９０でその値が
表示される。
ックｆｓ１とが（１）式で表される関係にある場合、Ｃ
ＰＵ８０はこれを判断して切換回路６０に切換信号を送
出し、サンプリング・クロック発生器５１を５２に切り
換え、サンプリング・クロックｆｓ２をサンプル・ホー
ルド回路３０及びＡ／Ｄ変換器４０に与える。これによ
り、クロックｆｓ２で入力信号がサンプリングされ、デ
ジタル信号に変換される。変換されたデジタル信号は演
算器７０で実効値演算が施され、表示器９０でその値が
表示される。
【００１２】以上の様に、本発明においては周波数の異
なるサンプリング・クロックを発生するサンプリング・
クロック発生器を複数個持たせ、入力信号の周波数によ
りサンプリング・クロックを切り換えるように構成した
為、繰り返し入力波形に対して低いサンプリング周波数
で高い周波数の入力信号まで実効値を求めることが出来
る。例えば、第一のサンプリング・クロックの周波数を
２０ＫＨｚとし、第二のサンプリング・クロックの周波
数を１９ＫＨｚとした場合、（１）式に照らして正しく
実効値を求められない周波数は１９０ＫＨｚ×ｎ（ｎ＝
１，２，３，…）付近となり、１９０ＫＨｚ近くまでの
繰り返し入力波形に対して実効値を測定することができ
ることになる。
なるサンプリング・クロックを発生するサンプリング・
クロック発生器を複数個持たせ、入力信号の周波数によ
りサンプリング・クロックを切り換えるように構成した
為、繰り返し入力波形に対して低いサンプリング周波数
で高い周波数の入力信号まで実効値を求めることが出来
る。例えば、第一のサンプリング・クロックの周波数を
２０ＫＨｚとし、第二のサンプリング・クロックの周波
数を１９ＫＨｚとした場合、（１）式に照らして正しく
実効値を求められない周波数は１９０ＫＨｚ×ｎ（ｎ＝
１，２，３，…）付近となり、１９０ＫＨｚ近くまでの
繰り返し入力波形に対して実効値を測定することができ
ることになる。
【００１３】なお、上述した実施例では実効値測定につ
いて説明したが、図１の装置において演算器７０として
平均値整流を求める機能を持つものを用いるようにすれ
ば、図１の装置は入力信号の平均値整流形測定装置とす
ることができる。
いて説明したが、図１の装置において演算器７０として
平均値整流を求める機能を持つものを用いるようにすれ
ば、図１の装置は入力信号の平均値整流形測定装置とす
ることができる。
【００１４】
【発明の効果】本発明によれば、高い周波数の入力波形
の実効値或いは平均値整流を測定することの出来る装置
を得ることができる。
の実効値或いは平均値整流を測定することの出来る装置
を得ることができる。
【図１】本発明に係わる測定装置の一実施例を示した回
路構成図である。
路構成図である。
【図２】本発明に係わる測定装置の動作を説明する為の
フローチャートである。
フローチャートである。
【図３】従来の測定装置の一例の回路構成図である。
３０ サンプル・ホールド回路 ４０ Ａ／Ｄ変換器 ５１，５２ サンプリング・クロック発生器 ６０ 切換回路 ７０ 演算器 ８０ マイクロプロセッサ ９０ 表示器 １００ 周波数測定回路
Claims (2)
- 【請求項１】サンプリング・クロックｆｓに同期して繰
り返し波形の入力信号をサンプル・ホールドするサンプ
ル・ホールド回路、このサンプル・ホールド回路の出力
をデジタル信号に変換するＡ／Ｄ変換器、及びこのＡ／
Ｄ変換器の出力から入力信号の実効値を求める演算器を
備えた装置に於いて、前記サンプル・クロックを発生す
るサンプリング・クロック発生器を複数個持たせ、◇印
を比例を表す記号とした場合入力信号の周波数ｆとサン
プリング・クロックｆｓとが ｆ◇（１／２）・ｆｓ・ｎ（ｎ＝１，２，３，…） の関係にならないように前記複数個のサンプリング・ク
ロック発生器を選択切り換えてなるデジタル・サンプリ
ング式測定装置。 - 【請求項２】サンプリング・クロックｆｓに同期して繰
り返し波形の入力信号をサンプル・ホールドするサンプ
ル・ホールド回路、このサンプル・ホールド回路の出力
をデジタル信号に変換するＡ／Ｄ変換器、及びこのＡ／
Ｄ変換器の出力から入力信号の整流波形図の平均値を求
める演算器を備えた装置に於いて、前記サンプリング・
クロックを発生するサンプリング・クロック発生器を複
数個持たせ、◇印を比例を表す記号とした場合入力信号
の周波数ｆとサンプリング・クロックｆｓとが ｆ◇（１／２）・ｆｓ・ｎ（ｎ＝１，２，３，…） の関係にならないように前記複数個のサンプリング・ク
ロック発生器を選択切り換えてなるデジタル・サンプリ
ング式測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6392693A JPH06273452A (ja) | 1993-03-23 | 1993-03-23 | デジタル・サンプリング式測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6392693A JPH06273452A (ja) | 1993-03-23 | 1993-03-23 | デジタル・サンプリング式測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06273452A true JPH06273452A (ja) | 1994-09-30 |
Family
ID=13243442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6392693A Pending JPH06273452A (ja) | 1993-03-23 | 1993-03-23 | デジタル・サンプリング式測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06273452A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2024144820A (ja) * | 2023-03-31 | 2024-10-15 | 本田技研工業株式会社 | 電流測定方法および電流測定システム |
-
1993
- 1993-03-23 JP JP6392693A patent/JPH06273452A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2024144820A (ja) * | 2023-03-31 | 2024-10-15 | 本田技研工業株式会社 | 電流測定方法および電流測定システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU696704B2 (en) | Apparatus and method for generating a signal representative of total harmonic distortion in waveforms of an A/C electrical system | |
| JP2006098287A (ja) | 高調波成分測定装置 | |
| JP4664837B2 (ja) | 電圧等の実効値演算回路および測定器 | |
| US4959608A (en) | Apparatus and method for extracting the RMS value from a signal | |
| JPH06273452A (ja) | デジタル・サンプリング式測定装置 | |
| US6469492B1 (en) | Precision RMS measurement | |
| JPH09166631A (ja) | Ｐｃｂの手動素子分離測定回路 | |
| JPH06273461A (ja) | 電力測定装置 | |
| JP2004093416A (ja) | 電圧・電流計測装置 | |
| JP2002055128A (ja) | 交流信号測定器 | |
| JP3284146B2 (ja) | 波形データ演算装置 | |
| JPH1164399A (ja) | 電圧低下検出方法および装置 | |
| JPH0712852A (ja) | 波形生成機能付き波形測定装置 | |
| JP2000028658A (ja) | ディジタルパワーメータ | |
| JPS6336155A (ja) | 交流測定器のオ−トレンジ装置 | |
| JP3945389B2 (ja) | 時間電圧変換器及び方法 | |
| JPH07110349A (ja) | 位相角測定装置 | |
| JP2002090393A (ja) | 測定器の入力回路 | |
| JP3469369B2 (ja) | 電気計測器 | |
| JPH08219704A (ja) | 変位検出装置 | |
| JPH0552883A (ja) | 周波数検出器 | |
| JP3314843B2 (ja) | 交流測定装置 | |
| JP2006133097A (ja) | 試験装置 | |
| JPH0658377U (ja) | サンプリング式測定器 | |
| JP2990807B2 (ja) | 電圧歪み測定装置 |