JPH06273796A - 空間光変調素子 - Google Patents
空間光変調素子Info
- Publication number
- JPH06273796A JPH06273796A JP12515893A JP12515893A JPH06273796A JP H06273796 A JPH06273796 A JP H06273796A JP 12515893 A JP12515893 A JP 12515893A JP 12515893 A JP12515893 A JP 12515893A JP H06273796 A JPH06273796 A JP H06273796A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light modulator
- spatial light
- avalanche
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- 230000035945 sensitivity Effects 0.000 abstract description 8
- 230000003287 optical effect Effects 0.000 abstract description 7
- 239000013078 crystal Substances 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 230000005684 electric field Effects 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 9
- 238000002513 implantation Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/135—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied
- G02F1/1354—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied having a particular photoconducting structure or material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 高感度な空間光変調素子を提供すること。
【構成】 少なくとも、光導電層２０と液晶層９とが積
層構造を持っている空間光変調素子において、光導電層
２０が複数の画素１７を有し、各々の画素１７に入射し
た光ＦＡにより発生した電荷がアバランシェ増倍され、
電荷蓄積される構成の空間光変調素子。
層構造を持っている空間光変調素子において、光導電層
２０が複数の画素１７を有し、各々の画素１７に入射し
た光ＦＡにより発生した電荷がアバランシェ増倍され、
電荷蓄積される構成の空間光変調素子。
Description
【０００１】
【産業上の利用分野】本発明は、光コンピュータや光情
報処理のための光演算素子や、投射型ディスプレイの表
示素子として用いられる空間光変調素子に関するもので
ある。
報処理のための光演算素子や、投射型ディスプレイの表
示素子として用いられる空間光変調素子に関するもので
ある。
【０００２】
【従来の技術】以下、図３を参照して半導体単結晶を用
いた従来の空間光変調素子について説明する。この空間
光変調素子は、透明絶縁性基板１上に光導電体層である
高抵抗Ｎ型シリコン２がＮ型の低抵抗層３を介して接着
されており、この高抵抗Ｎ型シリコン２の他方の面に
は、複数のショットキー電極４が形成されている。これ
らのショットキー電極４は、絶縁膜５によって離隔され
ており、それぞれ画素電極を形成するようになってい
る。さらに、ショットキー電極４上には誘電体ミラー層
６が形成され、この誘電体ミラー層６と透明絶縁性基板
とにより、透明電極８、および光変調体としての液晶層
９を挟み込む構成となっている。尚、符号１０は、誘電
体ミラー６と透明電極８との間に設けられたスペーサで
あり、液晶層９に所定の厚みを設定するものである。
いた従来の空間光変調素子について説明する。この空間
光変調素子は、透明絶縁性基板１上に光導電体層である
高抵抗Ｎ型シリコン２がＮ型の低抵抗層３を介して接着
されており、この高抵抗Ｎ型シリコン２の他方の面に
は、複数のショットキー電極４が形成されている。これ
らのショットキー電極４は、絶縁膜５によって離隔され
ており、それぞれ画素電極を形成するようになってい
る。さらに、ショットキー電極４上には誘電体ミラー層
６が形成され、この誘電体ミラー層６と透明絶縁性基板
とにより、透明電極８、および光変調体としての液晶層
９を挟み込む構成となっている。尚、符号１０は、誘電
体ミラー６と透明電極８との間に設けられたスペーサで
あり、液晶層９に所定の厚みを設定するものである。
【０００３】次に、この空間光変調素子の動作について
説明する。シリコンの低抵抗層３と透明電極８との間に
は、駆動電源１１により矩形波電圧が加えられる。この
時、透明電極８側に負の電圧が加わるとショットキー接
合に逆バイアスがかかっている状態となり空乏層が広が
る。そして、透明基板１側から入射した書込み光ＦＡ
は、この空乏層中で電子−正孔対を発生する。空乏層中
にかかっている電界により正孔はショットキー電極４ま
で移動し電極内に蓄積される。この結果、液晶層９に加
わる電圧は増加することになる。
説明する。シリコンの低抵抗層３と透明電極８との間に
は、駆動電源１１により矩形波電圧が加えられる。この
時、透明電極８側に負の電圧が加わるとショットキー接
合に逆バイアスがかかっている状態となり空乏層が広が
る。そして、透明基板１側から入射した書込み光ＦＡ
は、この空乏層中で電子−正孔対を発生する。空乏層中
にかかっている電界により正孔はショットキー電極４ま
で移動し電極内に蓄積される。この結果、液晶層９に加
わる電圧は増加することになる。
【０００４】次に、透明電極８側に正の電圧が加わると
ショットキー接合は順バイアス状態となり、蓄積された
正電荷はすべて放出され、加えられた駆動電圧はすべて
液晶層９にかかる。従って、透明電極８に印加する負電
圧は、暗状態において液晶層９にかかる電圧が駆動閾値
電圧以下になるようにし、透明電極８に印加する正電圧
は、液晶層９が駆動しない程度の時間印加するようにす
れば、書込み光ＦＡが入射した部分では、液晶の複屈折
により、読出し光ＦＢの反射光ＦＣの偏光方向が変調さ
れることになる。即ち、これにより書込み情報に対応し
た読出し光の変調が可能となる。
ショットキー接合は順バイアス状態となり、蓄積された
正電荷はすべて放出され、加えられた駆動電圧はすべて
液晶層９にかかる。従って、透明電極８に印加する負電
圧は、暗状態において液晶層９にかかる電圧が駆動閾値
電圧以下になるようにし、透明電極８に印加する正電圧
は、液晶層９が駆動しない程度の時間印加するようにす
れば、書込み光ＦＡが入射した部分では、液晶の複屈折
により、読出し光ＦＢの反射光ＦＣの偏光方向が変調さ
れることになる。即ち、これにより書込み情報に対応し
た読出し光の変調が可能となる。
【０００５】
【発明が解決しようとする課題】上述した、従来の単結
晶型空間光変調素子の感度は、空乏層中での量子効率で
決まり、単なるショットキー接合、Ｐ−Ｎ、Ｐ−Ｉ−Ｎ
構造では量子効率１を越えることができないため、その
高感度化には限界があった。
晶型空間光変調素子の感度は、空乏層中での量子効率で
決まり、単なるショットキー接合、Ｐ−Ｎ、Ｐ−Ｉ−Ｎ
構造では量子効率１を越えることができないため、その
高感度化には限界があった。
【０００６】本発明は、上記問題点に鑑みなされたもの
であり、請求項１に係る発明は、「少なくとも、光導電
体層と光変調体層とが積層構造を持っている空間光変調
素子において、該光導電体層が複数個の画素を有し、各
々の画素に入射した光により発生した電荷がアバランシ
ェ増倍され、電荷蓄積されることを特徴とした空間光変
調素子。」を提供するものであり、
であり、請求項１に係る発明は、「少なくとも、光導電
体層と光変調体層とが積層構造を持っている空間光変調
素子において、該光導電体層が複数個の画素を有し、各
々の画素に入射した光により発生した電荷がアバランシ
ェ増倍され、電荷蓄積されることを特徴とした空間光変
調素子。」を提供するものであり、
【０００７】請求項２に係る発明は、「少なくとも、光
導電体層と光変調体層とが積層構造を持っている空間光
変調素子において、該光導電体層は、半導体基板上に形
成したショットキー接合、ＰＮ接合又はＰＩＮ接合の何
れか一のダイオードアレイと、該接合部の近傍であって
該半導体基板の内部に形成した該半導体基板と同導電型
の高濃度領域とにより構成され、逆バイアス状態におい
て空乏化された領域に入射した光により注入した電荷を
アバランシェ増倍することを特徴とする空間光変調素
子。」を提供するものであり、
導電体層と光変調体層とが積層構造を持っている空間光
変調素子において、該光導電体層は、半導体基板上に形
成したショットキー接合、ＰＮ接合又はＰＩＮ接合の何
れか一のダイオードアレイと、該接合部の近傍であって
該半導体基板の内部に形成した該半導体基板と同導電型
の高濃度領域とにより構成され、逆バイアス状態におい
て空乏化された領域に入射した光により注入した電荷を
アバランシェ増倍することを特徴とする空間光変調素
子。」を提供するものであり、
【０００８】請求項３に係る発明は、「該ダイオードア
レイにおける互いに隣接するダイオード間の間隔をＷ、
該逆バイアス状態において空乏化される領域の深さをＤ
としたとき、Ｗ＜Ｄなる関係に設定してなる請求項２記
載の空間光変調素子。」を提供するものであり、
レイにおける互いに隣接するダイオード間の間隔をＷ、
該逆バイアス状態において空乏化される領域の深さをＤ
としたとき、Ｗ＜Ｄなる関係に設定してなる請求項２記
載の空間光変調素子。」を提供するものであり、
【０００９】請求項４に係る発明は、「少なくとも、光
導電体層と光変調体層とが積層構造を持っている空間光
変調素子において、該光導電体層は、半導体基板上に形
成したショットキー接合からなる複数の画素電極を整列
してなるダイオードアレイと、該ショットキー接合部の
近傍において該複数の画素電極に共通に該半導体基板の
内部に形成した該半導体基板と同導電型の高濃度領域と
により構成され、逆バイアス状態において空乏化された
領域に入射した光により注入した電荷をアバランシェ増
倍することを特徴とする空間光変調素子。」を提供する
ものである。
導電体層と光変調体層とが積層構造を持っている空間光
変調素子において、該光導電体層は、半導体基板上に形
成したショットキー接合からなる複数の画素電極を整列
してなるダイオードアレイと、該ショットキー接合部の
近傍において該複数の画素電極に共通に該半導体基板の
内部に形成した該半導体基板と同導電型の高濃度領域と
により構成され、逆バイアス状態において空乏化された
領域に入射した光により注入した電荷をアバランシェ増
倍することを特徴とする空間光変調素子。」を提供する
ものである。
【００１０】
【実施例】本発明の空間光変調素子の実施例の説明に先
だって、フォトダイオード及びアバランシェフォトダイ
オードの構成について、図４を参照して説明する。図４
（Ａ）は、通常のフォトダイオードの構成を示す図であ
り、同図（Ｂ）は、アバランシェフォトダイオードの構
成を示す図である。
だって、フォトダイオード及びアバランシェフォトダイ
オードの構成について、図４を参照して説明する。図４
（Ａ）は、通常のフォトダイオードの構成を示す図であ
り、同図（Ｂ）は、アバランシェフォトダイオードの構
成を示す図である。
【００１１】一般に、ＰＮ接合に逆電圧を加えていく
と、空乏層中の電界が大きくなり、シリコンを例とする
と、２×１０5 Ｖ／ｃｍ以上の電界強度になると、拡散
による注入キャリアによりイオン化が生じアバランシェ
増倍が発生しはじめる。電界がさらに大きくなると、最
後にはブレークダウンに至る。このアバランシェ増倍
は、拡散によるキャリアだけでなく、光による発生キャ
リアによっても起こり増倍される。アバランシェフォト
ダイオードは、このアバランシェ増倍を利用したもので
あり、使用にあたっては増倍効果が発生するブレークダ
ウン電圧値直前の逆電圧が必要である。
と、空乏層中の電界が大きくなり、シリコンを例とする
と、２×１０5 Ｖ／ｃｍ以上の電界強度になると、拡散
による注入キャリアによりイオン化が生じアバランシェ
増倍が発生しはじめる。電界がさらに大きくなると、最
後にはブレークダウンに至る。このアバランシェ増倍
は、拡散によるキャリアだけでなく、光による発生キャ
リアによっても起こり増倍される。アバランシェフォト
ダイオードは、このアバランシェ増倍を利用したもので
あり、使用にあたっては増倍効果が発生するブレークダ
ウン電圧値直前の逆電圧が必要である。
【００１２】一方、アバランシェフォトダイオードは平
坦な受光面にて均一なアバランシェ増倍を起こす必要が
ある。通常のフォトダイオードの構造では、同図（Ａ）
に示すように拡散層の周辺部のコーナ部分に電界集中が
発生し、平坦な受光部分にてアバランシェ増倍が発生す
る前にコーナ部でブレークダウンが起こり、アバランシ
ェフォトダイオードとはなり得ない。そのため、同図
（Ｂ）に示すようなガードリング構造等を用い拡散層の
周辺部のコーナ部分の電界を緩和し、コーナ部より受光
面の電界を高くする工夫がされている。
坦な受光面にて均一なアバランシェ増倍を起こす必要が
ある。通常のフォトダイオードの構造では、同図（Ａ）
に示すように拡散層の周辺部のコーナ部分に電界集中が
発生し、平坦な受光部分にてアバランシェ増倍が発生す
る前にコーナ部でブレークダウンが起こり、アバランシ
ェフォトダイオードとはなり得ない。そのため、同図
（Ｂ）に示すようなガードリング構造等を用い拡散層の
周辺部のコーナ部分の電界を緩和し、コーナ部より受光
面の電界を高くする工夫がされている。
【００１３】本発明は、空間光変調素子の光導電体層に
上述のアバランシェフォトダイオードの構造を採用する
ことにより極めて高感度な空間光変調素子を実現するも
のであり、以下に本発明の空間光変調素子の第１実施例
を、図１を参照して説明する。 尚、本実施例の空間光
変調素子の構成は、光導電体層２０の構成を除いては、
前述した従来例のそれと同様であるので、それらの部分
については特に必要のない限り説明を省略する。
上述のアバランシェフォトダイオードの構造を採用する
ことにより極めて高感度な空間光変調素子を実現するも
のであり、以下に本発明の空間光変調素子の第１実施例
を、図１を参照して説明する。 尚、本実施例の空間光
変調素子の構成は、光導電体層２０の構成を除いては、
前述した従来例のそれと同様であるので、それらの部分
については特に必要のない限り説明を省略する。
【００１４】先ず、光導電体層２０の作製方法の一例を
説明する。半導体基板として、電子のアバランシェ増倍
を用いるために高抵抗Ｐ型（π）シリコン基板１２を用
いる。この高抵抗Ｐ型シリコン基板１２に、例えば拡散
によりＮガードリング層１３を最初に形成する。次に、
例えばイオン注入によりＰ層１４を形成する。さらに、
拡散により、浅くＮ+ 層１５を形成する。以上のパター
ンを形成した面の逆側を研磨して高抵抗Ｐ型シリコン基
板１２を所定の厚みにした後に、この研磨面に、イオン
注入によりＰ+ 層１６を形成する。以上の工程の後、Ｎ
+ 層１５上に、窒化シリコン膜をプラズマＣＶＤ装置に
より成膜して絶縁膜５を形成する。さらに、フォトリソ
グラフィ技術により、この絶縁膜５をグリッド状に窓開
けし、この窓開けされた部分にオーミック接触金属をス
パッタ等により成膜して画素電極１７を形成する。以上
の工程により作製した光導電体層２０を、図３で説明し
た前述の従来例と同様に、光変調体としての液晶層９等
と組み合わせて空間光変調素子を作製する。
説明する。半導体基板として、電子のアバランシェ増倍
を用いるために高抵抗Ｐ型（π）シリコン基板１２を用
いる。この高抵抗Ｐ型シリコン基板１２に、例えば拡散
によりＮガードリング層１３を最初に形成する。次に、
例えばイオン注入によりＰ層１４を形成する。さらに、
拡散により、浅くＮ+ 層１５を形成する。以上のパター
ンを形成した面の逆側を研磨して高抵抗Ｐ型シリコン基
板１２を所定の厚みにした後に、この研磨面に、イオン
注入によりＰ+ 層１６を形成する。以上の工程の後、Ｎ
+ 層１５上に、窒化シリコン膜をプラズマＣＶＤ装置に
より成膜して絶縁膜５を形成する。さらに、フォトリソ
グラフィ技術により、この絶縁膜５をグリッド状に窓開
けし、この窓開けされた部分にオーミック接触金属をス
パッタ等により成膜して画素電極１７を形成する。以上
の工程により作製した光導電体層２０を、図３で説明し
た前述の従来例と同様に、光変調体としての液晶層９等
と組み合わせて空間光変調素子を作製する。
【００１５】次に、上記構成の空間光変調素子の動作に
ついて説明する。この空間光変調素子の透明電極８側に
正電圧が印加された場合、光導電体層２０のＮ+ＰπＰ+
接合は、逆バイアス状態となり、Ｐ層１４およびπ層１
２が空乏化する電圧を選べば、液晶層９および光導電体
層２０に加わる電圧はそれぞれの容量により分配され
る。駆動電圧波形の負電圧をＶとした場合、液晶層９に
かかる電圧とそのときの容量をそれぞれＶLC，ＣLC、光
導電体層２０に係る電圧と容量をそれぞれＶPC，ＣPCと
すると、暗状態での電圧の分配は数１、数２で示され
る。
ついて説明する。この空間光変調素子の透明電極８側に
正電圧が印加された場合、光導電体層２０のＮ+ＰπＰ+
接合は、逆バイアス状態となり、Ｐ層１４およびπ層１
２が空乏化する電圧を選べば、液晶層９および光導電体
層２０に加わる電圧はそれぞれの容量により分配され
る。駆動電圧波形の負電圧をＶとした場合、液晶層９に
かかる電圧とそのときの容量をそれぞれＶLC，ＣLC、光
導電体層２０に係る電圧と容量をそれぞれＶPC，ＣPCと
すると、暗状態での電圧の分配は数１、数２で示され
る。
【数１】
【数２】
【００１６】従って、液晶層９の容量ＣLC、Ｐ層１４お
よびπ層１２のキャリア濃度およびこれらの厚みは、次
の条件によって決定される。 ＶLCが液晶駆動電圧以下であること。 光導電体層２０にＶPCを印加した際、Ｐ層１４およ
びπ層１２が全空乏化し、また、Ｐ層１４での電界強度
をＥPとしたとき、数３を満足すること。
よびπ層１２のキャリア濃度およびこれらの厚みは、次
の条件によって決定される。 ＶLCが液晶駆動電圧以下であること。 光導電体層２０にＶPCを印加した際、Ｐ層１４およ
びπ層１２が全空乏化し、また、Ｐ層１４での電界強度
をＥPとしたとき、数３を満足すること。
【数３】
【００１７】この空間光変調素子に書込み光ＦＡが入射
すれば、πシリコン部（π層）１２において、電子−正
孔対が発生し、電子は空乏層にかかっている電圧により
Ｐ領域に達し、２×１０5 Ｖ／ｃｍ以上の電界を受け、
結晶中でイオン化が連鎖的に発生し、アバランシェ増倍
が行われる。このアバランシェ増倍により生じた電子は
全て画素電極１７に蓄積され、その結果、書込み光ＦＡ
が照射された部分では液晶層９にかかる電圧は増加し、
液晶駆動閾値を越えることになる。従って、この部分で
は液晶が動き、読出し光ＦＣが変調される。また、駆動
電圧により、透明電極８側に負電圧が印加された場合、
蓄積された電荷はすべて掃き出されて初期の状態に戻
る。以上の過程において、入射した光子１個に対して蓄
積される電子は、アバランシェ増倍効果により一桁から
二桁多くなる。従って、感度は従来の空間光変調素子に
比較して桁違いに高くなる。
すれば、πシリコン部（π層）１２において、電子−正
孔対が発生し、電子は空乏層にかかっている電圧により
Ｐ領域に達し、２×１０5 Ｖ／ｃｍ以上の電界を受け、
結晶中でイオン化が連鎖的に発生し、アバランシェ増倍
が行われる。このアバランシェ増倍により生じた電子は
全て画素電極１７に蓄積され、その結果、書込み光ＦＡ
が照射された部分では液晶層９にかかる電圧は増加し、
液晶駆動閾値を越えることになる。従って、この部分で
は液晶が動き、読出し光ＦＣが変調される。また、駆動
電圧により、透明電極８側に負電圧が印加された場合、
蓄積された電荷はすべて掃き出されて初期の状態に戻
る。以上の過程において、入射した光子１個に対して蓄
積される電子は、アバランシェ増倍効果により一桁から
二桁多くなる。従って、感度は従来の空間光変調素子に
比較して桁違いに高くなる。
【００１８】次に、本発明に係る空間光変調素子の第２
実施例について図２を参照して説明する。本実施例の構
成は、上述の第１実施例と比較した場合、Ｎガードリン
グ層１３が形成されていない点、画素電極１７の幅が光
導電体層２０に形成されたＰ層１４の幅より狭い点、画
素電極１７が形成される範囲ＬP が液晶が封入された液
晶層９の範囲ＬLCより広い点、及び互いに隣接する各画
素電極１７に対応して形成されたＰ層１４同士の間隔Ｗ
が、逆バイアス状態において空乏化される領域の深さ
（本実施例では、光導電体層２０の厚み）Ｄより小さく
なるように構成されている点において異なる。このよう
に、本実施例の構成においては、Ｗ＜Ｄとなるように各
画素電極１７に対応して形成されたＰ層１４が近接して
設けられているため逆バイアス状態で光導電体層２０に
形成される空乏層は、各画素間で区切れることなく連続
した状態となる。このため、本実施例の空間光変調素子
では、第１実施例で示した空間光変調素子のようにガー
ドリング層１３を設けなくても不所望の電界集中を生ず
ることがなく、光導電体層２０にアバランシェフォトダ
イオード構造を実現することができるものである。
実施例について図２を参照して説明する。本実施例の構
成は、上述の第１実施例と比較した場合、Ｎガードリン
グ層１３が形成されていない点、画素電極１７の幅が光
導電体層２０に形成されたＰ層１４の幅より狭い点、画
素電極１７が形成される範囲ＬP が液晶が封入された液
晶層９の範囲ＬLCより広い点、及び互いに隣接する各画
素電極１７に対応して形成されたＰ層１４同士の間隔Ｗ
が、逆バイアス状態において空乏化される領域の深さ
（本実施例では、光導電体層２０の厚み）Ｄより小さく
なるように構成されている点において異なる。このよう
に、本実施例の構成においては、Ｗ＜Ｄとなるように各
画素電極１７に対応して形成されたＰ層１４が近接して
設けられているため逆バイアス状態で光導電体層２０に
形成される空乏層は、各画素間で区切れることなく連続
した状態となる。このため、本実施例の空間光変調素子
では、第１実施例で示した空間光変調素子のようにガー
ドリング層１３を設けなくても不所望の電界集中を生ず
ることがなく、光導電体層２０にアバランシェフォトダ
イオード構造を実現することができるものである。
【００１９】このように、本実施例の構成によれば、少
なくとも最周辺部の画素を除いた画素に対しては、ガー
ドリング層１３を設ける必要がなく画素を高密度に実装
することができ、高感度化と併せて高精細度化をも図る
ことができるばかりか、製造プロセスが簡略化され製造
歩留まりの向上に資するものである。また、本実施例で
は、図２に示すように、画素電極１７が形成される範囲
ＬPを液晶が封入された液晶層９の範囲ＬLCより広く構
成してあるため、最周辺の画素電極１７に対応する拡散
層の周辺部のコーナ部に電界集中が生じ、この部分にた
とえブレークダウンが発生しても、液晶層９に過大な電
圧が印加されることが防止される。尚、周辺部の画素に
対して必要に応じて適宜ガードリング層１３を設けても
良いことは勿論である。
なくとも最周辺部の画素を除いた画素に対しては、ガー
ドリング層１３を設ける必要がなく画素を高密度に実装
することができ、高感度化と併せて高精細度化をも図る
ことができるばかりか、製造プロセスが簡略化され製造
歩留まりの向上に資するものである。また、本実施例で
は、図２に示すように、画素電極１７が形成される範囲
ＬPを液晶が封入された液晶層９の範囲ＬLCより広く構
成してあるため、最周辺の画素電極１７に対応する拡散
層の周辺部のコーナ部に電界集中が生じ、この部分にた
とえブレークダウンが発生しても、液晶層９に過大な電
圧が印加されることが防止される。尚、周辺部の画素に
対して必要に応じて適宜ガードリング層１３を設けても
良いことは勿論である。
【００２０】次に、本発明の第３実施例として、半導体
基板にＮ型の単結晶Ｓｉ基板を用い画素電極をショット
キー接合とした場合の空間光変調素子について図５を参
照して説明する。本実施例では、半導体基板として高抵
抗Ｎ型単結晶Ｓｉ基板３２を用いる。この高抵抗Ｎ型単
結晶Ｓｉ基板３２の抵抗値としては３００Ω・ｃｍ以上
が望ましい。このＳｉ基板３２の書込み光ＦＡの入射側
の面にＰやＡｓなどのＮ型不純物をイオン注入して高濃
度層を形成して透明電極３６とする。この後、Ｓｉ基板
３２の読出し光ＦＢの入射側の面を所定の厚みに鏡面研
磨する。次に、この鏡面研磨した側の面からＰ等のＮ型
不純物をイオン注入しアバランシェ増倍層としてのＮ層
３４を形成する。この時の注入深さは基板面方位、注入
角度、加速電圧を制御して決定する。注入ピーク濃度は
１×１０16ｃｍ-3〜１×１０17ｃｍ-3、注入深さは０．
５μｍ〜２μｍが望ましい。そして、注入後、高温アニ
ールによりドーパントの活性化を行い、透明絶縁性基板
１と接着する。次に、絶縁膜５として例えば窒化シリコ
ン膜をＳｉ基板３２のＮ層３４側にプラズマＣＶＤ装置
により成膜し、フォトリソグラフィ技術によりこの絶縁
膜５をグリッド状に窓開けし、この窓開けされた部分に
Ｐｔ等のショットキー接合性金属をスパッタ等により成
膜して画素電極３７を形成する。この後、図３で説明し
た従来例の場合と同様に、誘電体ミラー層６を形成し、
更に液晶層９を透明絶縁性基板７との間に封入して空間
光変調素子を作製する。
基板にＮ型の単結晶Ｓｉ基板を用い画素電極をショット
キー接合とした場合の空間光変調素子について図５を参
照して説明する。本実施例では、半導体基板として高抵
抗Ｎ型単結晶Ｓｉ基板３２を用いる。この高抵抗Ｎ型単
結晶Ｓｉ基板３２の抵抗値としては３００Ω・ｃｍ以上
が望ましい。このＳｉ基板３２の書込み光ＦＡの入射側
の面にＰやＡｓなどのＮ型不純物をイオン注入して高濃
度層を形成して透明電極３６とする。この後、Ｓｉ基板
３２の読出し光ＦＢの入射側の面を所定の厚みに鏡面研
磨する。次に、この鏡面研磨した側の面からＰ等のＮ型
不純物をイオン注入しアバランシェ増倍層としてのＮ層
３４を形成する。この時の注入深さは基板面方位、注入
角度、加速電圧を制御して決定する。注入ピーク濃度は
１×１０16ｃｍ-3〜１×１０17ｃｍ-3、注入深さは０．
５μｍ〜２μｍが望ましい。そして、注入後、高温アニ
ールによりドーパントの活性化を行い、透明絶縁性基板
１と接着する。次に、絶縁膜５として例えば窒化シリコ
ン膜をＳｉ基板３２のＮ層３４側にプラズマＣＶＤ装置
により成膜し、フォトリソグラフィ技術によりこの絶縁
膜５をグリッド状に窓開けし、この窓開けされた部分に
Ｐｔ等のショットキー接合性金属をスパッタ等により成
膜して画素電極３７を形成する。この後、図３で説明し
た従来例の場合と同様に、誘電体ミラー層６を形成し、
更に液晶層９を透明絶縁性基板７との間に封入して空間
光変調素子を作製する。
【００２１】このように、本実施例の空間光変調素子で
は、先に説明した第１実施例又は第２実施例のようにＰ
Ｎ接合を用いることなく、ショットキー接合を用いてい
るため、その製造工程において拡散工程が不必要である
ため、工程が簡略化できるとともに画素ピッチを小さく
して画素を高密度に実装することができるものである。
また、各画素間の電位障壁が大きいのでダイナミックレ
ンジを大きくとることも可能となる。更にまた、本実施
例の空間光変調素子では、アバランシェ増倍層としての
Ｎ層３４は、第１実施例又は第２実施例のように各画素
電極３７毎に区切られることなく全画素電極に対して共
通に設けられている構成であるため、光導電体層３０に
形成される空乏層は極めて良好な連続性を示し、不所望
の電界集中を生ずることがなく、光導電体層３０にアバ
ランシェフォトダイオード構造を実現することができる
ものである。
は、先に説明した第１実施例又は第２実施例のようにＰ
Ｎ接合を用いることなく、ショットキー接合を用いてい
るため、その製造工程において拡散工程が不必要である
ため、工程が簡略化できるとともに画素ピッチを小さく
して画素を高密度に実装することができるものである。
また、各画素間の電位障壁が大きいのでダイナミックレ
ンジを大きくとることも可能となる。更にまた、本実施
例の空間光変調素子では、アバランシェ増倍層としての
Ｎ層３４は、第１実施例又は第２実施例のように各画素
電極３７毎に区切られることなく全画素電極に対して共
通に設けられている構成であるため、光導電体層３０に
形成される空乏層は極めて良好な連続性を示し、不所望
の電界集中を生ずることがなく、光導電体層３０にアバ
ランシェフォトダイオード構造を実現することができる
ものである。
【００２２】上記各実施例では、電荷を蓄積するために
それぞれＰＮ接合とショットキー接合を用いた場合につ
いて説明したが、ＰＩＮ接合を用いてもアバランシェ増
倍を起こす低抵抗層があれば同様の効果を得ることがで
きる。また、光導電体層としてアモルファス半導体を用
いても良い。
それぞれＰＮ接合とショットキー接合を用いた場合につ
いて説明したが、ＰＩＮ接合を用いてもアバランシェ増
倍を起こす低抵抗層があれば同様の効果を得ることがで
きる。また、光導電体層としてアモルファス半導体を用
いても良い。
【００２３】
【発明の効果】以上述べたように、本発明の空間光変調
素子には、素子の内部に光電流増倍機能があるため、従
来の空間光変調素子と比べて一桁から二桁の感度向上を
図ることが可能となるものである。また、互いに隣接す
るダイオード間の間隔Ｗを、逆バイアス状態において空
乏化される領域の深さＤに対して、Ｗ＜Ｄなる関係とす
ることにより、ガードリング層を省略してアバランシェ
フォトダイオード構造を形成することができるため、画
素を高密度に実装可能となり、高感度で且つ高精細度の
空間光変調素子を実現することができるものである。
素子には、素子の内部に光電流増倍機能があるため、従
来の空間光変調素子と比べて一桁から二桁の感度向上を
図ることが可能となるものである。また、互いに隣接す
るダイオード間の間隔Ｗを、逆バイアス状態において空
乏化される領域の深さＤに対して、Ｗ＜Ｄなる関係とす
ることにより、ガードリング層を省略してアバランシェ
フォトダイオード構造を形成することができるため、画
素を高密度に実装可能となり、高感度で且つ高精細度の
空間光変調素子を実現することができるものである。
【００２４】更にまた、半導体基板状に形成したショッ
トキー接合からなる画素電極を整列してなるダイオード
アレイと、該ショットキー接合部の近傍において該複数
の画素電極に共通に該半導体基板の内部に形成した該半
導体基板と同導電型の高濃度領域とにより光導電体層を
構成することにより、その製造工程において拡散工程を
必要としないため、工程そのものが簡略化できるととも
に画素ピッチを小さくして画素を高密度に実装すること
ができるものである。また、このような構成において
は、各画素間の電位障壁が大きいのでダイナミックレン
ジを大きくとることも可能となる。
トキー接合からなる画素電極を整列してなるダイオード
アレイと、該ショットキー接合部の近傍において該複数
の画素電極に共通に該半導体基板の内部に形成した該半
導体基板と同導電型の高濃度領域とにより光導電体層を
構成することにより、その製造工程において拡散工程を
必要としないため、工程そのものが簡略化できるととも
に画素ピッチを小さくして画素を高密度に実装すること
ができるものである。また、このような構成において
は、各画素間の電位障壁が大きいのでダイナミックレン
ジを大きくとることも可能となる。
【図１】本発明の空間光変調素子の第１実施例を示す断
面図である。
面図である。
【図２】本発明の空間光変調素子の第２実施例を示す断
面図である。
面図である。
【図３】従来の空間光変調素子の一実施例を示す断面図
である。
である。
【図４】フォトダイオード構造を示す説明図である。
【図５】本発明の空間光変調素子の第３実施例を示す断
面図である。
面図である。
【符号の説明】 １ 透明絶縁性基板 ２ 高抵抗Ｎ型シリコン ３ Ｎ型低抵抗層 ４ ショットキー電極 ５ 絶縁膜 ６ 誘電体ミラー層 ７ 透明絶縁性基板 ８ 透明電極 ９ 液晶層 １０ スペーサ １１ 駆動電源 １２ 高抵抗Ｐ型シリコン基板 １３ Ｎガードリング層 １４ Ｐ層 １５ Ｎ+層 １６ Ｐ+層 １７ 画素電極 ２０ 光導電体層 ３０ 光導電体層 ３２ 高抵抗Ｎ型シリコン基板 ３４ Ｎ層 ３６ 透明電極 ３７ 画素電極
Claims (4)
- 【請求項１】少なくとも、光導電体層と光変調体層とが
積層構造を持っている空間光変調素子において、 該光導電体層が複数個の画素を有し、各々の画素に入射
した光により発生した電荷がアバランシェ増倍され、電
荷蓄積されることを特徴とした空間光変調素子。 - 【請求項２】少なくとも、光導電体層と光変調体層とが
積層構造を持っている空間光変調素子において、 該光導電体層は、半導体基板上に形成したショットキー
接合、ＰＮ接合又はＰＩＮ接合の何れか一のダイオード
アレイと、該接合部の近傍であって該半導体基板の内部
に形成した該半導体基板と同導電型の高濃度領域とによ
り構成され、逆バイアス状態において空乏化された領域
に入射した光により注入した電荷をアバランシェ増倍す
ることを特徴とする空間光変調素子。 - 【請求項３】該ダイオードアレイにおける互いに隣接す
るダイオード間の間隔をＷ、該逆バイアス状態において
空乏化される領域の深さをＤとしたとき、Ｗ＜Ｄなる関
係に設定してなる請求項２記載の空間光変調素子。 - 【請求項４】少なくとも、光導電体層と光変調体層とが
積層構造を持っている空間光変調素子において、 該光導電体層は、半導体基板上に形成したショットキー
接合からなる複数の画素電極を整列してなるダイオード
アレイと、該ショットキー接合部の近傍において該複数
の画素電極に共通に該半導体基板の内部に形成した該半
導体基板と同導電型の高濃度領域とにより構成され、逆
バイアス状態において空乏化された領域に入射した光に
より注入した電荷をアバランシェ増倍することを特徴と
する空間光変調素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12515893A JPH06273796A (ja) | 1993-01-21 | 1993-04-28 | 空間光変調素子 |
| US08/184,163 US5504365A (en) | 1993-01-21 | 1994-01-21 | Spatial light modulation device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-24926 | 1993-01-21 | ||
| JP2492693 | 1993-01-21 | ||
| JP12515893A JPH06273796A (ja) | 1993-01-21 | 1993-04-28 | 空間光変調素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06273796A true JPH06273796A (ja) | 1994-09-30 |
Family
ID=26362509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12515893A Pending JPH06273796A (ja) | 1993-01-21 | 1993-04-28 | 空間光変調素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5504365A (ja) |
| JP (1) | JPH06273796A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3191085B2 (ja) * | 1996-01-29 | 2001-07-23 | 株式会社日立製作所 | 反射型液晶表示素子および液晶表示装置 |
| US7196390B1 (en) * | 1999-09-26 | 2007-03-27 | 3Dv Systems Ltd. | Solid state image wavelength converter |
| JP2005183538A (ja) * | 2003-12-17 | 2005-07-07 | Sumitomo Electric Ind Ltd | 受光素子及び光受信器 |
| JP2007114278A (ja) * | 2005-10-18 | 2007-05-10 | Fuji Xerox Co Ltd | 光アドレス型空間光変調素子の駆動方法、および光アドレス型空間光変調素子駆動装置 |
| KR101520029B1 (ko) * | 2008-12-31 | 2015-05-15 | 삼성전자주식회사 | 고정세화 패턴을 갖는 광 변조기 |
| EP3620826A1 (en) * | 2018-09-10 | 2020-03-11 | Koninklijke Philips N.V. | Multi-piece mono-layer radiation detector |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4842376A (en) * | 1985-07-25 | 1989-06-27 | Hughes Aircraft Company | Double-schottky diode liquid crystal light valve |
| US4913531A (en) * | 1988-09-07 | 1990-04-03 | Hughes Aircraft Company | Liquid crystal light valve with grooved microgrid and method of forming the same |
| US5401952A (en) * | 1991-10-25 | 1995-03-28 | Canon Kabushiki Kaisha | Signal processor having avalanche photodiodes |
| US5384649A (en) * | 1991-12-26 | 1995-01-24 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal spatial light modulator with electrically isolated reflecting films connected to electrically isolated pixel portions of photo conductor |
-
1993
- 1993-04-28 JP JP12515893A patent/JPH06273796A/ja active Pending
-
1994
- 1994-01-21 US US08/184,163 patent/US5504365A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5504365A (en) | 1996-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4767192A (en) | Light activated light valve with a silicon control element | |
| EP0494666B1 (en) | Spatial light modulator | |
| US6323923B1 (en) | Reflective type LCD having a solar cell formed of same material and same surface as an active element | |
| US6259085B1 (en) | Fully depleted back illuminated CCD | |
| US5076670A (en) | Isolated pixel liquid crystal light valve structure | |
| US20020020846A1 (en) | Backside illuminated photodiode array | |
| JPS60161664A (ja) | 密着型二次元画像読取装置 | |
| US4239348A (en) | High resolution AC silicon MOS light-valve substrate | |
| EP0309574A1 (en) | READ THE LIGHT VALVE DEVICE AND METHOD FOR PULSING. | |
| JPH06273796A (ja) | 空間光変調素子 | |
| US4980736A (en) | Electric conversion device | |
| US4198647A (en) | High resolution continuously distributed silicon photodiode substrate | |
| JPH0429372A (ja) | 半導体光検出装置 | |
| US3526801A (en) | Radiation sensitive semiconductor device | |
| JPS6194382A (ja) | ２端子薄膜光検知器 | |
| EP0494691B1 (en) | Photoelectric converting device and image processing apparatus utilizing the same | |
| US6219170B1 (en) | Light modulation device, exposing device and display unit | |
| JPH027051B2 (ja) | ||
| US5243177A (en) | Image sensor with noise reduction and diminishment of residual images | |
| JPH09148618A (ja) | シリコンアバランシェフォトダイオード | |
| USH840H (en) | Single-Schottky diode liquid crystal light valve and method | |
| KR100750068B1 (ko) | 솔라 셀 내장 액정표시장치 | |
| TWI446564B (zh) | 光敏組件 | |
| GB1597740A (en) | Colour image sensing device | |
| CN222547938U (zh) | 一种平面型弛豫锗系传感器 |