JPH09148618A - シリコンアバランシェフォトダイオード - Google Patents
シリコンアバランシェフォトダイオードInfo
- Publication number
- JPH09148618A JPH09148618A JP7305949A JP30594995A JPH09148618A JP H09148618 A JPH09148618 A JP H09148618A JP 7305949 A JP7305949 A JP 7305949A JP 30594995 A JP30594995 A JP 30594995A JP H09148618 A JPH09148618 A JP H09148618A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- buried layer
- apd
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 ＰＮ接合界面に高濃度のＮ型埋込層を設ける
ことにより、放射線が入射した場合の抵抗率変動に対し
特性変動の少ないシリコンアバランシェフォトダイオー
ドを提供することである。 【解決手段】 Ｎ+ 型基板１０と、このＮ+ 型基板上に
形成されたＮ- 型エピタキシャル層１２と、このＮ- 型
エピタキシャル層の上に形成された、Ｎ- 型エピタキシ
ャル層の比抵抗値よりも低い比抵抗値を有するＮ型埋込
層１４と、このＮ型埋込層の上に形成されたＰ型エピタ
キシャル層１６と、このＰ型エピタキシャル層の上であ
って、Ｎ型埋込層に対応する位置に形成されたＰ+ 領域
１８とを備え、Ｎ型埋込層の外側にアイソレーション部
がＮ型埋込層に接しないように設けられていることを特
徴とする。
ことにより、放射線が入射した場合の抵抗率変動に対し
特性変動の少ないシリコンアバランシェフォトダイオー
ドを提供することである。 【解決手段】 Ｎ+ 型基板１０と、このＮ+ 型基板上に
形成されたＮ- 型エピタキシャル層１２と、このＮ- 型
エピタキシャル層の上に形成された、Ｎ- 型エピタキシ
ャル層の比抵抗値よりも低い比抵抗値を有するＮ型埋込
層１４と、このＮ型埋込層の上に形成されたＰ型エピタ
キシャル層１６と、このＰ型エピタキシャル層の上であ
って、Ｎ型埋込層に対応する位置に形成されたＰ+ 領域
１８とを備え、Ｎ型埋込層の外側にアイソレーション部
がＮ型埋込層に接しないように設けられていることを特
徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＮ接合界面に高
濃度のＮ型埋込層を有するリーチスルー型のシリコンア
バランシェフォトダイオード（以下、Ｓｉ−ＡＰＤとい
う）に関するものである。
濃度のＮ型埋込層を有するリーチスルー型のシリコンア
バランシェフォトダイオード（以下、Ｓｉ−ＡＰＤとい
う）に関するものである。
【０００２】
【従来の技術】従来のＳｉ−ＡＰＤには、Ｎ+ 層の上に
Ｐ型の活性層をエピタキシャル成長させてＰＮ+ 接合を
形成しているものが存在する。
Ｐ型の活性層をエピタキシャル成長させてＰＮ+ 接合を
形成しているものが存在する。
【０００３】しかしながら、この構造では空乏層の幅が
Ｐ層の厚さで決定されるため、Ｐ層を薄くすると端子間
容量の増加をもたらす。
Ｐ層の厚さで決定されるため、Ｐ層を薄くすると端子間
容量の増加をもたらす。
【０００４】また、従来のリーチスルー型のＳｉ−ＡＰ
Ｄには、アバランシェ領域を制御するためにＰ型埋込層
を有するものが存在する。
Ｄには、アバランシェ領域を制御するためにＰ型埋込層
を有するものが存在する。
【０００５】
【発明が解決しようとする課題】ところで高エネルギー
物理学実験においては、Ｓｉ−ＡＰＤがシンチレータ信
号光の検出器として使用されている。ここで使用される
Ｓｉ−ＡＰＤには、シンチレータ光の波長域で高感度で
あること、端子間の容量が小さいこと、耐放射性が良い
こと及び直接入射した放射線に対しては感度が低いこと
等が要求される。
物理学実験においては、Ｓｉ−ＡＰＤがシンチレータ信
号光の検出器として使用されている。ここで使用される
Ｓｉ−ＡＰＤには、シンチレータ光の波長域で高感度で
あること、端子間の容量が小さいこと、耐放射性が良い
こと及び直接入射した放射線に対しては感度が低いこと
等が要求される。
【０００６】しかしながら、従来のＳｉ−ＡＰＤにおい
ては、ニュートロン照射によりシリコンのドナー濃度が
増加した場合には、Ｐ型の埋込層のアクセプタ濃度が実
質的に低下し、接合部の電界強度が当初の設計値まで上
昇せず増倍率が低下する等の問題が生じていた。
ては、ニュートロン照射によりシリコンのドナー濃度が
増加した場合には、Ｐ型の埋込層のアクセプタ濃度が実
質的に低下し、接合部の電界強度が当初の設計値まで上
昇せず増倍率が低下する等の問題が生じていた。
【０００７】本発明の課題は、ＰＮ接合界面に高濃度の
Ｎ型埋込層を設けることにより、ニュートロン照射に対
し特性変動が少なく、直接入射した放射線に対し、感度
が低いＳｉ−ＡＰＤを提供することである。
Ｎ型埋込層を設けることにより、ニュートロン照射に対
し特性変動が少なく、直接入射した放射線に対し、感度
が低いＳｉ−ＡＰＤを提供することである。
【０００８】
【課題を解決するための手段】請求項１記載のシリコン
アバランシェフォトダイオードは、Ｎ+ 型基板と、この
Ｎ+ 型基板上に形成されたＮ- 型エピタキシャル層と、
このＮ- 型エピタキシャル層の上に形成された、Ｎ- 型
エピタキシャル層の比抵抗値よりも低い比抵抗値を有す
るＮ型埋込層と、このＮ型埋込層の上に形成されたＰ型
エピタキシャル層と、このＰ型エピタキシャル層の上で
あって、Ｎ型埋込層に対応する位置に形成されたＰ+ 領
域とを備え、Ｎ型埋込層の外側にアイソレーション部が
Ｎ型埋込層に接しないように設けられていることを特徴
とする。
アバランシェフォトダイオードは、Ｎ+ 型基板と、この
Ｎ+ 型基板上に形成されたＮ- 型エピタキシャル層と、
このＮ- 型エピタキシャル層の上に形成された、Ｎ- 型
エピタキシャル層の比抵抗値よりも低い比抵抗値を有す
るＮ型埋込層と、このＮ型埋込層の上に形成されたＰ型
エピタキシャル層と、このＰ型エピタキシャル層の上で
あって、Ｎ型埋込層に対応する位置に形成されたＰ+ 領
域とを備え、Ｎ型埋込層の外側にアイソレーション部が
Ｎ型埋込層に接しないように設けられていることを特徴
とする。
【０００９】従って、高濃度のＮ型埋込層を設けたこと
により、アクセプタ濃度が低下した場合でもＰ型エピタ
キシャル層が空乏層化しなくなる傾向を軽減している。
更に、ＰＮ接合が、Ｎ型埋込層の上部に形成されている
ことから、ニュートロン照射によりシリコンのドナー濃
度が増加した場合であっても、ＰＮ接合の位置が上下方
向にずれることがなく、しかも、空乏層がＰ層側に広が
りやすい状況になる。
により、アクセプタ濃度が低下した場合でもＰ型エピタ
キシャル層が空乏層化しなくなる傾向を軽減している。
更に、ＰＮ接合が、Ｎ型埋込層の上部に形成されている
ことから、ニュートロン照射によりシリコンのドナー濃
度が増加した場合であっても、ＰＮ接合の位置が上下方
向にずれることがなく、しかも、空乏層がＰ層側に広が
りやすい状況になる。
【００１０】また、請求項２記載のシリコンアバランシ
ェフォトダイオードは、請求項１記載のシリコンアバラ
ンシェフォトダイオードのＰ+ 領域が、Ｎ型埋込層と同
一の範囲又は、狭い範囲に形成されていることを特徴と
する。
ェフォトダイオードは、請求項１記載のシリコンアバラ
ンシェフォトダイオードのＰ+ 領域が、Ｎ型埋込層と同
一の範囲又は、狭い範囲に形成されていることを特徴と
する。
【００１１】また、請求項３記載のシリコンアバランシ
ェフォトダイオードは、請求項１又は請求項２記載のシ
リコンアバランシェフォトダイオードのアイソレーショ
ン部が、Ｎ+ 型シリコン基板に到達する溝により形成さ
れていることを特徴とする従って、このアイソレーショ
ン部を設けたことにより表面漏れ電流を防止することが
できる。
ェフォトダイオードは、請求項１又は請求項２記載のシ
リコンアバランシェフォトダイオードのアイソレーショ
ン部が、Ｎ+ 型シリコン基板に到達する溝により形成さ
れていることを特徴とする従って、このアイソレーショ
ン部を設けたことにより表面漏れ電流を防止することが
できる。
【００１２】
【発明の実施の形態】以下、図面を参照して、第１の発
明の実施の形態を説明する。
明の実施の形態を説明する。
【００１３】図１は、本発明の第１の実施の形態にかか
るＳｉ−ＡＰＤの断面図であり、図２及び図３はその製
造工程を説明するための図である。はじめに、図２及び
図３を参照して、図１に示すＳｉ−ＡＰＤの製造工程を
説明する。
るＳｉ−ＡＰＤの断面図であり、図２及び図３はその製
造工程を説明するための図である。はじめに、図２及び
図３を参照して、図１に示すＳｉ−ＡＰＤの製造工程を
説明する。
【００１４】まず、図２（ａ）に示すように比抵抗値が
０．０２Ωｃｍ以下であり、約４００μｍの厚さを有す
るＮ+ 型シリコン基板１０を用意し、このシリコン基板
１０の表面に、比抵抗値が３〜２０ΩｃｍのＮ- 型エピ
タキシャル層１２を１０〜５０μｍの厚さに成長させ
る。
０．０２Ωｃｍ以下であり、約４００μｍの厚さを有す
るＮ+ 型シリコン基板１０を用意し、このシリコン基板
１０の表面に、比抵抗値が３〜２０ΩｃｍのＮ- 型エピ
タキシャル層１２を１０〜５０μｍの厚さに成長させ
る。
【００１５】その後、Ｎ- 型エピタキシャル層１２の表
面にＳｉＯ2 膜を形成し、これをパターニングしたマス
クを用いてリンのイオン注入または熱拡散を行ない、エ
ピタキシャル層１２の比抵抗値よりも低い比抵抗値
（０．５〜２Ωｃｍ）を有するＮ型埋込層１４を形成す
る。その後、Ｎ- 型エピタキシャル層１２の表面に残っ
ているＳｉＯ2 膜を除去する（図２（ｂ）参照）。
面にＳｉＯ2 膜を形成し、これをパターニングしたマス
クを用いてリンのイオン注入または熱拡散を行ない、エ
ピタキシャル層１２の比抵抗値よりも低い比抵抗値
（０．５〜２Ωｃｍ）を有するＮ型埋込層１４を形成す
る。その後、Ｎ- 型エピタキシャル層１２の表面に残っ
ているＳｉＯ2 膜を除去する（図２（ｂ）参照）。
【００１６】次に、図２（ｃ）に示すように、Ｎ- エピ
タキシャル層１２の表面に比抵抗値が１〜２０Ωｃｍの
Ｐ型エピタキシャル層１６を３〜２０μｍの厚さに成長
させることにより、ＰＮ接合を形成する。このエピタキ
シャル層１６を成長させる際には、Ｎ+ 型シリコン基板
１０、その上に形成されたＮ- 型エピタキシャル層１２
及びＮ型の埋込層１４は、約１１００℃に加熱されるこ
とからＮ型埋込層１４は、Ｎ- 型エピタキシャル層１２
内及びＰ型エピタキシャル層１６内に拡大する。このＮ
型埋込層１４は、比抵抗値が０．５〜２Ωｃｍであり３
〜７μｍの厚さとすることが望ましい。
タキシャル層１２の表面に比抵抗値が１〜２０Ωｃｍの
Ｐ型エピタキシャル層１６を３〜２０μｍの厚さに成長
させることにより、ＰＮ接合を形成する。このエピタキ
シャル層１６を成長させる際には、Ｎ+ 型シリコン基板
１０、その上に形成されたＮ- 型エピタキシャル層１２
及びＮ型の埋込層１４は、約１１００℃に加熱されるこ
とからＮ型埋込層１４は、Ｎ- 型エピタキシャル層１２
内及びＰ型エピタキシャル層１６内に拡大する。このＮ
型埋込層１４は、比抵抗値が０．５〜２Ωｃｍであり３
〜７μｍの厚さとすることが望ましい。
【００１７】次に、電極とのオーミックコンタクトを得
るためのＰ+ 領域１８の形成を行なう。即ち、Ｐ型エピ
タキシャル層１６の表面にＳｉＯ2 膜を形成し、このＳ
ｉＯ2 膜をパターニングしたマスクを用いてボロンのイ
オン注入又は熱拡散を行ない、Ｎ型埋込層１４に対応す
る位置に、Ｎ型埋込層１４と略等しい範囲でＰ+ 領域１
８を形成する（図２（ｄ）参照）。このＰ+ 領域１８
は、不純物濃度が１＊１０18〜３＊１０20ｃｍ-3であ
り、１μｍ以下の厚さに形成する。
るためのＰ+ 領域１８の形成を行なう。即ち、Ｐ型エピ
タキシャル層１６の表面にＳｉＯ2 膜を形成し、このＳ
ｉＯ2 膜をパターニングしたマスクを用いてボロンのイ
オン注入又は熱拡散を行ない、Ｎ型埋込層１４に対応す
る位置に、Ｎ型埋込層１４と略等しい範囲でＰ+ 領域１
８を形成する（図２（ｄ）参照）。このＰ+ 領域１８
は、不純物濃度が１＊１０18〜３＊１０20ｃｍ-3であ
り、１μｍ以下の厚さに形成する。
【００１８】次に、図３（ｅ）に示すように、表面の漏
れ電流を防止すべくＮ+ 型シリコン基板１０に達するア
イソレーション部２０を各Ｎ型埋込層１４の間に設ける
ことにより、ＰＮ接合のアイソレーションを行なう。こ
こで、アイソレーション部２０は、アルカリ異方性エッ
チッング液を用いたウエットエッチングにより形成され
る。上述のＮ型埋込層１４は、アイソレーション部のＰ
Ｎ接合エッジの電界を弱めるために形成されるが、この
Ｎ型埋込層１４とアイソレーション部２０が接している
と接合エッジでの耐圧がＰ+ 層下の領域の耐圧よりも下
がりやすいことから、Ｎ型埋込層１４とアイソレーショ
ン部２０は、接触しないように設けられている。
れ電流を防止すべくＮ+ 型シリコン基板１０に達するア
イソレーション部２０を各Ｎ型埋込層１４の間に設ける
ことにより、ＰＮ接合のアイソレーションを行なう。こ
こで、アイソレーション部２０は、アルカリ異方性エッ
チッング液を用いたウエットエッチングにより形成され
る。上述のＮ型埋込層１４は、アイソレーション部のＰ
Ｎ接合エッジの電界を弱めるために形成されるが、この
Ｎ型埋込層１４とアイソレーション部２０が接している
と接合エッジでの耐圧がＰ+ 層下の領域の耐圧よりも下
がりやすいことから、Ｎ型埋込層１４とアイソレーショ
ン部２０は、接触しないように設けられている。
【００１９】次に、図３（ｆ）に示すように、アイソレ
ーションされた表面を保護するためのパッシベーション
膜２２を形成すると共に、図３（ｇ）に示すようにこの
パッシベーション膜２２にコンタクトホールを形成して
Ａｌの電極２４を形成する。また、裏面のコンタクトは
Ａｕの電極２６により形成される。なお、図中符号２８
で示すものは、光遮蔽膜としてのＡｌ膜である。
ーションされた表面を保護するためのパッシベーション
膜２２を形成すると共に、図３（ｇ）に示すようにこの
パッシベーション膜２２にコンタクトホールを形成して
Ａｌの電極２４を形成する。また、裏面のコンタクトは
Ａｕの電極２６により形成される。なお、図中符号２８
で示すものは、光遮蔽膜としてのＡｌ膜である。
【００２０】このようにして製造された第１の実施の形
態にかかるＳｉ−ＡＰＤは、図１に示す構成を有するも
のであり、Ｎ+ Ｎ- ＮＰＰ+ 構造から成るものである。
これを模式的に示したのが図４（ａ）であり、図４
（ｂ）は、この構造のＳｉ−ＡＰＤを構成する各領域の
電界強度分布を示すものである。
態にかかるＳｉ−ＡＰＤは、図１に示す構成を有するも
のであり、Ｎ+ Ｎ- ＮＰＰ+ 構造から成るものである。
これを模式的に示したのが図４（ａ）であり、図４
（ｂ）は、この構造のＳｉ−ＡＰＤを構成する各領域の
電界強度分布を示すものである。
【００２１】次に、この構成のＳｉ−ＡＰＤの動作を説
明する。上述の構成を有するＳｉ−ＡＰＤにおいては、
電子のイオン化率αは、ホールのイオン化率βよりも大
きい。従って、小数キャリアが電子であるＰ型エピタキ
シャル層１６及びＰ+ 領域１８において光を吸収し、電
子が発生するとこの発生した電子をＰＮ接合の高電界ア
バランシェ領域に注入することで効率の良い増倍を行な
うことができる。
明する。上述の構成を有するＳｉ−ＡＰＤにおいては、
電子のイオン化率αは、ホールのイオン化率βよりも大
きい。従って、小数キャリアが電子であるＰ型エピタキ
シャル層１６及びＰ+ 領域１８において光を吸収し、電
子が発生するとこの発生した電子をＰＮ接合の高電界ア
バランシェ領域に注入することで効率の良い増倍を行な
うことができる。
【００２２】このＳｉ−ＡＰＤにおいては、接合をＰＮ
型としているため、高バイアスを印加したとき空乏層が
Ｎ層側にも広がる。従って、Ｐ型エピタキシャル層１６
を薄くした状態で低容量化を実現できる。また、Ｎ層側
にも空乏層が広がるため、ＰＮ接合部における電界強度
が低くなり増倍雑音を低減することができる。
型としているため、高バイアスを印加したとき空乏層が
Ｎ層側にも広がる。従って、Ｐ型エピタキシャル層１６
を薄くした状態で低容量化を実現できる。また、Ｎ層側
にも空乏層が広がるため、ＰＮ接合部における電界強度
が低くなり増倍雑音を低減することができる。
【００２３】一方、空乏層がＮ層側にも広がるため、こ
れらの層内においてもキャリアの発生は起こるが、Ｎ型
埋込層１４及びＮ- 型エピタキシャル層１２で発生した
キャリアのうちホールが、ＰＮ接合の高電界領域に注入
される。上述のようにホールのイオン化率βは、電子の
イオン化率αに比べ１桁程度小さいため、ホールの増倍
に対する寄与は小さい。従って、放射線が直接入射し、
Ｎ型埋込層１４及びＮ- 型エピタキシャル層１２におい
て、キャリアが発生しても出力にはほとんど影響を与え
ることがない。
れらの層内においてもキャリアの発生は起こるが、Ｎ型
埋込層１４及びＮ- 型エピタキシャル層１２で発生した
キャリアのうちホールが、ＰＮ接合の高電界領域に注入
される。上述のようにホールのイオン化率βは、電子の
イオン化率αに比べ１桁程度小さいため、ホールの増倍
に対する寄与は小さい。従って、放射線が直接入射し、
Ｎ型埋込層１４及びＮ- 型エピタキシャル層１２におい
て、キャリアが発生しても出力にはほとんど影響を与え
ることがない。
【００２４】また、このＳｉ−ＡＰＤにおいては、高濃
度のＮ型埋込層１４を設けたことにより、アクセプタ濃
度が低下した場合でもＰ型エピタキシャル層１６が空乏
層化しなくなる傾向を軽減している。更に、ＰＮ接合
は、Ｎ型埋込層１４の上部に形成されていることから、
ニュートロン照射によりシリコンのドナー濃度が増加し
た場合であっても、ＰＮ接合の位置が図１の上下方向に
ずれることがなく、しかも、空乏層がＰ層側に広がりや
すい状況になる。従って、抵抗率変動に伴う素子応答へ
の悪影響を防止することができる。
度のＮ型埋込層１４を設けたことにより、アクセプタ濃
度が低下した場合でもＰ型エピタキシャル層１６が空乏
層化しなくなる傾向を軽減している。更に、ＰＮ接合
は、Ｎ型埋込層１４の上部に形成されていることから、
ニュートロン照射によりシリコンのドナー濃度が増加し
た場合であっても、ＰＮ接合の位置が図１の上下方向に
ずれることがなく、しかも、空乏層がＰ層側に広がりや
すい状況になる。従って、抵抗率変動に伴う素子応答へ
の悪影響を防止することができる。
【００２５】次に、図５を参照して本願発明の第２の実
施の形態のＳｉ−ＡＰＤの構造を説明する。この説明に
おいては、第１の実施の形態のＳｉ−ＡＰＤの構成と同
一の構成には同一の符号を用い説明を省略する。
施の形態のＳｉ−ＡＰＤの構造を説明する。この説明に
おいては、第１の実施の形態のＳｉ−ＡＰＤの構成と同
一の構成には同一の符号を用い説明を省略する。
【００２６】この第２の実施の形態のＳｉ−ＡＰＤは、
第１の実施の形態のＳｉ−ＡＰＤのＰ+ 領域１８をピク
セル化し、Ｐ+ 領域１８を分割したものである。このＳ
ｉ−ＡＰＤにおいては、Ｐ型エピタキシャル層１６を空
乏層化して動作させているため、この空乏層が表面に達
したときにピクセル化したＰ+ 領域１８がピンチオフす
る。従って、Ｐ+ 領域１８を分離したＳｉ−ＡＰＤアレ
ーを実現することができる。
第１の実施の形態のＳｉ−ＡＰＤのＰ+ 領域１８をピク
セル化し、Ｐ+ 領域１８を分割したものである。このＳ
ｉ−ＡＰＤにおいては、Ｐ型エピタキシャル層１６を空
乏層化して動作させているため、この空乏層が表面に達
したときにピクセル化したＰ+ 領域１８がピンチオフす
る。従って、Ｐ+ 領域１８を分離したＳｉ−ＡＰＤアレ
ーを実現することができる。
【００２７】また、このＳｉ−ＡＰＤにおいては、Ｎ型
埋込層１４は、ピクセル化した全てのＰ+ 領域１８にわ
たるように均一に形成されている。従って、ピクセル間
の抵抗が増大し、信号を分離して取り出すことができ
る。また、この構造のＳｉ−ＡＰＤにおいては、ピクセ
ル化した各Ｐ+ 領域１８の間において電位差がないため
素子間ギャップをフォトダイオードの素子間ギャップと
同等に狭くすることができる。更に、素子上に配線を形
成する場合においても、配線下のパッシベーション膜と
基板との間の電位差もないため、配線の信頼性を向上さ
せることができる。
埋込層１４は、ピクセル化した全てのＰ+ 領域１８にわ
たるように均一に形成されている。従って、ピクセル間
の抵抗が増大し、信号を分離して取り出すことができ
る。また、この構造のＳｉ−ＡＰＤにおいては、ピクセ
ル化した各Ｐ+ 領域１８の間において電位差がないため
素子間ギャップをフォトダイオードの素子間ギャップと
同等に狭くすることができる。更に、素子上に配線を形
成する場合においても、配線下のパッシベーション膜と
基板との間の電位差もないため、配線の信頼性を向上さ
せることができる。
【００２８】更に、Ｎ型埋込層１４をピクセル化した全
てのＰ+ 領域１８にわたるように均一に形成したことに
より、ばらつきが少なく素子間ギャップを狭くした（１
０μｍ程度）アレーを実現することができる。
てのＰ+ 領域１８にわたるように均一に形成したことに
より、ばらつきが少なく素子間ギャップを狭くした（１
０μｍ程度）アレーを実現することができる。
【００２９】なお、この第２の実施の形態のＳｉ−ＡＰ
Ｄにおいては、Ｎ型埋込層１４をピクセル化した全ての
Ｐ+ 領域１８にわたるように均一に形成しているが、こ
れに限らず、Ｎ型埋込層１４をピクセル化した各Ｐ+ 領
域１８毎に設けてもよい。
Ｄにおいては、Ｎ型埋込層１４をピクセル化した全ての
Ｐ+ 領域１８にわたるように均一に形成しているが、こ
れに限らず、Ｎ型埋込層１４をピクセル化した各Ｐ+ 領
域１８毎に設けてもよい。
【００３０】また、上述の第１及び第２の実施の形態の
ようにアイソレーションは、溝形成による絶縁層分離と
することが望ましいが、ＰＮ接合分離としてもよい。即
ち、第１の実施の形態のＳｉ−ＡＰＤのアイソレーショ
ン部２０をＮ型の不純物拡散領域２０１により形成して
もよい。このＳｉ−ＡＰＤは、第１の実施の形態のＳｉ
−ＡＰＤと同様にＰ型エピタキシャル層１６まで製造
し、その後Ｐ型エピタキシャル層１６の表面に酸化膜を
形成し、アイソレーションのための領域上の酸化膜に開
口部を形成し、熱処理を施すことによりリン等を拡散さ
せ、Ｐ型エピタキシャル層１６内にＮ型のアイソレーシ
ョン部２０１を形成する。その後、電極の引き出し等を
行なうことにより製造を行なう。
ようにアイソレーションは、溝形成による絶縁層分離と
することが望ましいが、ＰＮ接合分離としてもよい。即
ち、第１の実施の形態のＳｉ−ＡＰＤのアイソレーショ
ン部２０をＮ型の不純物拡散領域２０１により形成して
もよい。このＳｉ−ＡＰＤは、第１の実施の形態のＳｉ
−ＡＰＤと同様にＰ型エピタキシャル層１６まで製造
し、その後Ｐ型エピタキシャル層１６の表面に酸化膜を
形成し、アイソレーションのための領域上の酸化膜に開
口部を形成し、熱処理を施すことによりリン等を拡散さ
せ、Ｐ型エピタキシャル層１６内にＮ型のアイソレーシ
ョン部２０１を形成する。その後、電極の引き出し等を
行なうことにより製造を行なう。
【００３１】次に、第１の実施の形態のＳｉ−ＡＰＤを
例にとり、放射線検出器４０に用いられる場合について
説明する。図７は、放射線検出器４０を模式的に示した
図である。この放射線検出器４０は、Ｓｉ−ＡＰＤアレ
ー４２の上面にＳｉ−ＡＰＤアレー４２を保護するため
の酸化膜４６を形成しその上にシンチレータ４１を設け
て構成される。ここで、Ｓｉ−ＡＰＤアレー４２は、Ｓ
ｉ−ＡＰＤにより構成される画素４２ａ、各画素間をア
イソレーションするアイソレーション部４２ｂ及び電流
を取り出すための電流取出電極４２ｃ等により構成され
る。
例にとり、放射線検出器４０に用いられる場合について
説明する。図７は、放射線検出器４０を模式的に示した
図である。この放射線検出器４０は、Ｓｉ−ＡＰＤアレ
ー４２の上面にＳｉ−ＡＰＤアレー４２を保護するため
の酸化膜４６を形成しその上にシンチレータ４１を設け
て構成される。ここで、Ｓｉ−ＡＰＤアレー４２は、Ｓ
ｉ−ＡＰＤにより構成される画素４２ａ、各画素間をア
イソレーションするアイソレーション部４２ｂ及び電流
を取り出すための電流取出電極４２ｃ等により構成され
る。
【００３２】この放射線検出器４０に放射線が入射した
場合には、シンチレータ４１により光が放出され、この
光に基づきＳｉ−ＡＰＤアレー４２の各画素４２ａにお
いて電流が発生する。ここで放射線は、シンチレータ４
１を通り抜け、直接Ｓｉ−ＡＰＤアレー４２を構成する
Ｓｉ−ＡＰＤに入射することがあるが、このシンチレー
タ４１を通り抜ける放射線のうちニュートロンによりシ
リコンのドナー濃度が増加した場合であってもＳｉ−Ａ
ＰＤのＰＮ接合の位置がずれることがなく、しかも空乏
層がＰ層側に広がりやすくなっている。又、直接入射し
た放射線により、Ｎ型領域でキャリアが発生しても、ホ
ールがアバランシェ層に注入されるため出力への寄与は
小さい。従って、直接入射した放射線による影響が少な
い放射線検出器を提供することができる。
場合には、シンチレータ４１により光が放出され、この
光に基づきＳｉ−ＡＰＤアレー４２の各画素４２ａにお
いて電流が発生する。ここで放射線は、シンチレータ４
１を通り抜け、直接Ｓｉ−ＡＰＤアレー４２を構成する
Ｓｉ−ＡＰＤに入射することがあるが、このシンチレー
タ４１を通り抜ける放射線のうちニュートロンによりシ
リコンのドナー濃度が増加した場合であってもＳｉ−Ａ
ＰＤのＰＮ接合の位置がずれることがなく、しかも空乏
層がＰ層側に広がりやすくなっている。又、直接入射し
た放射線により、Ｎ型領域でキャリアが発生しても、ホ
ールがアバランシェ層に注入されるため出力への寄与は
小さい。従って、直接入射した放射線による影響が少な
い放射線検出器を提供することができる。
【００３３】
【発明の効果】本発明によれば、ＰＮ接合界面に高濃度
のＮ型埋込層を設けたことにより、ニュートロン照射に
よりシリコンがＮ型化した場合であってもＰＮ接合の位
置がずれることがなく、しかも空乏層がＰ層側に広がり
やすい。従って、抵抗率変動に伴う素子応答への悪影響
を防止することができる。
のＮ型埋込層を設けたことにより、ニュートロン照射に
よりシリコンがＮ型化した場合であってもＰＮ接合の位
置がずれることがなく、しかも空乏層がＰ層側に広がり
やすい。従って、抵抗率変動に伴う素子応答への悪影響
を防止することができる。
【図１】本願発明の第１の実施の形態のＳｉ−ＡＰＤの
構造を示す断面図である。
構造を示す断面図である。
【図２】第１の実施の形態のＳｉ−ＡＰＤの製造工程
（前半）を示す工程断面図である。
（前半）を示す工程断面図である。
【図３】第１の実施の形態のＳｉ−ＡＰＤの製造工程
（後半）を示す工程断面図である。
（後半）を示す工程断面図である。
【図４】本願発明のＳｉ−ＡＰＤの構造を示す図及び電
界強度分布を示す図である。
界強度分布を示す図である。
【図５】本願発明の第２の実施の形態のＳｉ−ＡＰＤの
構造を示す断面図である。
構造を示す断面図である。
【図６】アイソレーション部をＰＮ接合分離により形成
したＳｉ−ＡＰＤの構造を示す断面図である。
したＳｉ−ＡＰＤの構造を示す断面図である。
【図７】第１の実施の形態のＳｉ−ＡＰＤが放射線検出
器に用いられた状態を説明するための図である。
器に用いられた状態を説明するための図である。
１０…Ｎ+ 型シリコン基板、１２…Ｎ- 型エピタキシャ
ル層、１４…Ｎ型の埋込層、１６…Ｐ型エピタキシャル
層、１８…Ｐ+ 領域、２０…アイソレーション部、２２
…パッシベーション膜、２４…電極、４０…放射線検出
器、４１…シンチレータ、４２…Ｓｉ−ＡＰＤアレー、
４２ｃ…電流取出電極。
ル層、１４…Ｎ型の埋込層、１６…Ｐ型エピタキシャル
層、１８…Ｐ+ 領域、２０…アイソレーション部、２２
…パッシベーション膜、２４…電極、４０…放射線検出
器、４１…シンチレータ、４２…Ｓｉ−ＡＰＤアレー、
４２ｃ…電流取出電極。
Claims (3)
- 【請求項１】 Ｎ+ 型基板と、 このＮ+ 型基板上に形成されたＮ- 型エピタキシャル層
と、 このＮ- 型エピタキシャル層の上に形成された、Ｎ- 型
エピタキシャル層の比抵抗値よりも低い比抵抗値を有す
るＮ型埋込層と、 このＮ型埋込層の上に形成されたＰ型エピタキシャル層
と、 このＰ型エピタキシャル層の上であって、前記Ｎ型埋込
層に対応する位置に形成されたＰ+ 領域とを備え、 前記Ｎ型埋込層の外側にアイソレーション部が前記Ｎ型
埋込層に接しないように設けられていることを特徴とす
るシリコンアバランシェフォトダイオード。 - 【請求項２】前記Ｐ+ 領域は、前記Ｎ型埋込層と同一の
範囲又は、狭い範囲に形成されていることを特徴とする
請求項１記載のシリコンアバランシェフォトダイオー
ド。 - 【請求項３】前記アイソレーション部は、前記Ｎ+ 型シ
リコン基板に到達する溝により形成されていることを特
徴とする請求項１又は請求項２記載のシリコンアバラン
シェフォトダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30594995A JP3607385B2 (ja) | 1995-11-24 | 1995-11-24 | シリコンアバランシェフォトダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30594995A JP3607385B2 (ja) | 1995-11-24 | 1995-11-24 | シリコンアバランシェフォトダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09148618A true JPH09148618A (ja) | 1997-06-06 |
| JP3607385B2 JP3607385B2 (ja) | 2005-01-05 |
Family
ID=17951241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30594995A Expired - Fee Related JP3607385B2 (ja) | 1995-11-24 | 1995-11-24 | シリコンアバランシェフォトダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3607385B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008004547A1 (en) * | 2006-07-03 | 2008-01-10 | Hamamatsu Photonics K.K. | Photodiode array |
| JP2014518458A (ja) * | 2011-07-08 | 2014-07-28 | エクセリタス カナダ，インコーポレイテッド | 光子計数ｕｖ−ａｐｄ |
| CN110416335A (zh) * | 2019-08-05 | 2019-11-05 | 南京邮电大学 | 硅基近红外单光子雪崩二极管探测器及其制作方法 |
| JP2020145352A (ja) * | 2019-03-07 | 2020-09-10 | 株式会社東芝 | 受光装置及び距離計測装置 |
| JP2021027192A (ja) * | 2019-08-06 | 2021-02-22 | 株式会社東芝 | 受光装置、受光装置の製造方法及び距離計測装置 |
| US11362231B2 (en) * | 2018-09-28 | 2022-06-14 | Canon Kabushiki Kaisha | Light detection apparatus and light detection system |
| US20220238738A1 (en) * | 2018-03-30 | 2022-07-28 | Stmicroelectronics S.R.L. | Silicon carbide ultraviolet light photodetector and manufacturing process thereof |
| CN114914325A (zh) * | 2022-07-18 | 2022-08-16 | 西安电子科技大学 | 一种多结的近红外单光子雪崩二极管及制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59112664A (ja) * | 1982-12-20 | 1984-06-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61225878A (ja) * | 1985-03-30 | 1986-10-07 | Fujitsu Ltd | 半導体受光素子の製造方法 |
| JPS63116474A (ja) * | 1985-10-30 | 1988-05-20 | イージーアンドジー・カナダ・リミテッド | アバランシエ光検知器 |
| JPH04256376A (ja) * | 1991-02-08 | 1992-09-11 | Hamamatsu Photonics Kk | アバランシェホトダイオード及びその製造方法 |
| JPH06291352A (ja) * | 1993-04-02 | 1994-10-18 | Sharp Corp | 受光素子および回路内蔵受光素子 |
| JPH0738140A (ja) * | 1993-07-19 | 1995-02-07 | Hamamatsu Photonics Kk | アバランシェホトダイオード |
-
1995
- 1995-11-24 JP JP30594995A patent/JP3607385B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59112664A (ja) * | 1982-12-20 | 1984-06-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61225878A (ja) * | 1985-03-30 | 1986-10-07 | Fujitsu Ltd | 半導体受光素子の製造方法 |
| JPS63116474A (ja) * | 1985-10-30 | 1988-05-20 | イージーアンドジー・カナダ・リミテッド | アバランシエ光検知器 |
| JPH04256376A (ja) * | 1991-02-08 | 1992-09-11 | Hamamatsu Photonics Kk | アバランシェホトダイオード及びその製造方法 |
| JPH06291352A (ja) * | 1993-04-02 | 1994-10-18 | Sharp Corp | 受光素子および回路内蔵受光素子 |
| JPH0738140A (ja) * | 1993-07-19 | 1995-02-07 | Hamamatsu Photonics Kk | アバランシェホトダイオード |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10396107B2 (en) | 2006-07-03 | 2019-08-27 | Hamamatsu Photonics K.K. | Photodiode array |
| US8008741B2 (en) | 2006-07-03 | 2011-08-30 | Hamamatsu Photonics K.K. | Photodiode array |
| US8610231B2 (en) | 2006-07-03 | 2013-12-17 | Hamamatsu Photonics K.K. | Photodiode array including channel surrounding part |
| WO2008004547A1 (en) * | 2006-07-03 | 2008-01-10 | Hamamatsu Photonics K.K. | Photodiode array |
| US9484366B2 (en) | 2006-07-03 | 2016-11-01 | Hamamatsu Phonotics K.K. | Photodiode array |
| US10050069B2 (en) | 2006-07-03 | 2018-08-14 | Hamamatsu Photonics K.K. | Photodiode array |
| JP2014518458A (ja) * | 2011-07-08 | 2014-07-28 | エクセリタス カナダ，インコーポレイテッド | 光子計数ｕｖ−ａｐｄ |
| US20220238738A1 (en) * | 2018-03-30 | 2022-07-28 | Stmicroelectronics S.R.L. | Silicon carbide ultraviolet light photodetector and manufacturing process thereof |
| CN116207180A (zh) * | 2018-03-30 | 2023-06-02 | 意法半导体股份有限公司 | 碳化硅紫外光光电检测器及其制造方法 |
| US12166141B2 (en) * | 2018-03-30 | 2024-12-10 | Stmicroelectronics S.R.L. | Manufacturing process for a silicon carbide ultraviolet light photodetector |
| US11362231B2 (en) * | 2018-09-28 | 2022-06-14 | Canon Kabushiki Kaisha | Light detection apparatus and light detection system |
| JP2020145352A (ja) * | 2019-03-07 | 2020-09-10 | 株式会社東芝 | 受光装置及び距離計測装置 |
| CN110416335A (zh) * | 2019-08-05 | 2019-11-05 | 南京邮电大学 | 硅基近红外单光子雪崩二极管探测器及其制作方法 |
| JP2021027192A (ja) * | 2019-08-06 | 2021-02-22 | 株式会社東芝 | 受光装置、受光装置の製造方法及び距離計測装置 |
| CN114914325A (zh) * | 2022-07-18 | 2022-08-16 | 西安电子科技大学 | 一种多结的近红外单光子雪崩二极管及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3607385B2 (ja) | 2005-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7217953B2 (en) | Technique for suppression of edge current in semiconductor devices | |
| KR890004476B1 (ko) | 반도체 광검출기 장치 | |
| JP2004507881A (ja) | 低漏洩電流の裏面照射フォトダイオードの製造 | |
| JPH0656898B2 (ja) | 半導体装置 | |
| EP3884522B1 (en) | Multi-junction pico-avalanche detector | |
| US8212327B2 (en) | High fill-factor laser-treated semiconductor device on bulk material with single side contact scheme | |
| US8994138B2 (en) | Hardened photodiode image sensor | |
| JP3607385B2 (ja) | シリコンアバランシェフォトダイオード | |
| CN107895743A (zh) | 单光子雪崩光电二极管探测器的装置和方法 | |
| JPH04256376A (ja) | アバランシェホトダイオード及びその製造方法 | |
| US4488038A (en) | Phototransistor for long wavelength radiation | |
| EP0015596B1 (en) | Charge-coupled devices | |
| JPH11121729A (ja) | バンドギャップ設計型アクティブ・ピクセル・セル | |
| KR100898621B1 (ko) | 향상된 감도를 가진 광반도체장치 | |
| CN214152901U (zh) | 一种垂直电荷转移型光子解调器 | |
| JPH10284753A (ja) | 半導体装置及びその製造方法 | |
| US20080277749A1 (en) | Light-Sensitive Component with Increased Blue Sensitivity, Method for the Production Thereof, and Operating Method | |
| US5179431A (en) | Semiconductor photodetection device | |
| JPS6286756A (ja) | 光電変換装置 | |
| JP2024127279A (ja) | 光検出装置 | |
| JP2957837B2 (ja) | 受光素子および回路内蔵受光素子 | |
| JPH01216581A (ja) | 半導体装置 | |
| JPS5914180B2 (ja) | 光検出器セル | |
| CN112786635A (zh) | 一种垂直电荷转移型光子解调器及其工作方法 | |
| CN113678267B (zh) | 雪崩光电探测器(变型)及其制造方法(变型) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041007 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |