JPH06275438A - マーク付きチップコイル、及びマーク付きチップコイルの製造方法 - Google Patents

マーク付きチップコイル、及びマーク付きチップコイルの製造方法

Info

Publication number
JPH06275438A
JPH06275438A JP6501493A JP6501493A JPH06275438A JP H06275438 A JPH06275438 A JP H06275438A JP 6501493 A JP6501493 A JP 6501493A JP 6501493 A JP6501493 A JP 6501493A JP H06275438 A JPH06275438 A JP H06275438A
Authority
JP
Japan
Prior art keywords
coil
mark
chip
chip coil
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6501493A
Other languages
English (en)
Other versions
JP3126255B2 (ja
Inventor
Katsuhiko Hayashi
克彦 林
Hiroshi Tadano
宏 多々納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP05065014A priority Critical patent/JP3126255B2/ja
Publication of JPH06275438A publication Critical patent/JPH06275438A/ja
Application granted granted Critical
Publication of JP3126255B2 publication Critical patent/JP3126255B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

(57)【要約】 【目的】 本発明はマーク付きチップコイル、及びマー
ク付きチップコイルの製造方法に関し、チップコイルの
巻き方向と、端子方向を明確にすることにより、実装時
の定数バラツキを無くし、狭偏差で空芯チップコイルが
使用出来るようにすることを目的とする。 【構成】 積層体1を構成する絶縁体層10−2〜10
−4にコイルパターン2を設定し、積層体1の両端部
に、端子4−1、4−2を設けたチップコイルにおい
て、積層体1のいずれか1つの表面に、コイルの巻き方
向と、端子方向との関係を明確にしたマーク11を設け
た。また、製造時にコイルパターン2を形成する際、表
面層となる第1の絶縁体層10−1上に、コイルの巻き
方向と、端子4−1、4−2方向との関係を明確にした
マーク11を形成し、該マークを形成した積層体を焼成
して、チップコイルとするように構成した。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コイルの巻き方向と、
端子方向との関係を明確にしたマークを、チップコイル
に付けることにより、マザーボード等への実装時に、該
マークを利用して、チップコイルのマウント方向を決定
出来るようにしたマーク付きチップコイル、及びマーク
付きチップコイルの製造方法に関する。
【0002】
【従来の技術】図4、図5は従来技術の説明図であり、
図4はチップコイルの分解斜視図、図5Aは図4のX−
Y線断面図、図5Bはチップコイルの実装説明図であ
る。
【0003】図4、図5中、1は積層体、1−1〜1−
4は、積層体の第1〜第4の絶縁体層、2はコイルパタ
ーン、4−1、4−2は端子(外部電極)、5はマザー
ボード、6はGNDパターン、7は配線パターンを示
す。
【0004】このチップコイルは、積層体を構成する各
絶縁体層に、コイルパターン(導体パターン)を形成し
て、ヘリカルコイルを構成した例である。図示のよう
に、積層体を構成する絶縁体層を、第1〜第4の絶縁体
層1−1〜1−4で構成する。
【0005】上記第1の絶縁体層1−1上には、何もパ
ターニングしないで、保護層として使用し、第2〜第4
の絶縁体層1−2〜1−4上には、それぞれ、コイルパ
ターン(導体パターン)2をパターニングする。
【0006】そして、第2〜第4の絶縁体層1−2〜1
−4上の各コイルパターン2を、それぞれ、ビア(Vi
a)により接続(図の点線部分)して、1つのヘリカル
コイルとする。
【0007】また、積層体の両端部には、端子(外部電
極)4−1、4−2を設け、この端子と、上記コイルパ
ターンの端部を接続してチップコイルとする。上記のよ
うなチップコイルを、マザーボード5に実装する場合に
は、該マザーボード5に形成した配線パターン7上に載
せて、半田付けする。この場合、例えば、チップコイル
の片側には、GNDパターン6が形成されている。
【0008】上記チップコイルは、図4のX−Y線方向
(両端子方向と垂直な方向)の断面をみると(図5A参
照)、ライン(導体)の数は、X側は、Y側より、必ず
1本多くなる。
【0009】例えば、チップコイルをマザーボード5に
実装した状態で、該チップコイルの両端子4−1、4−
2方向をM−N方向とし、これと直角な方向をP−Q方
向とすると、チップコイル3は、M−N方向の中心線に
対して左右非対称形のライン構造となっている。
【0010】また、チップコイルの実装部付近では、M
−N方向に対して、導体パターン(GNDパターン、配
線パターン等)が、左右非対称形となっている。
【0011】
【発明が解決しようとする課題】上記のような従来のも
のにおいては、次のような課題があった。 :上記チップコイル3は、両端子方向(M−N方向)
に対して、非対称形のライン構造となっている。
【0012】また、チップコイルをマザーボード上に実
装した状態では、マザーボード上のパターン(GNDパ
ターン等)が、チップコイルの両端子方向(M−N方
向)に対して、非対称形のパターンとなっている。
【0013】このため、チップコイルの実装方向を変え
る(例えば、端子を逆にしたり、表裏を逆にする)と、
マザーボードのパターンの非対称形のために、チップコ
イルのインピーダンスがずれる場合がある。
【0014】この現象は、数100MHZ 〜数GHZ
の高周波回路で使用される空芯形のチップコイルでみら
れていた。 :上記のように、チップコイルの実装方向を変える
と、チップコイルのインピーダンスがずれる場合があ
る。このため、狭偏差で空芯チップコイルを使用する事
が出来なかった。
【0015】本発明は、このような従来の課題を解決
し、チップコイルの巻き方向と、端子方向を明確にする
ことにより、実装時の定数バラツキを無くし、狭偏差で
空芯チップコイルが使用出来るようにすることを目的と
する。
【0016】
【課題を解決するための手段】図1は本発明の原理説明
図であり、図1中、図4、図5と同じものは、同一符号
で示してある。また、9は端部電極導体、10−1〜1
0−4は第1〜第4の絶縁体層、11はマーク、12は
コイルパターン間の領域(導体の無い領域)、13は分
割位置を示す。
【0017】本発明は上記の課題を解決するため、次の
ように構成した。 :複数の絶縁体層10−1〜10−4を積層した積層
体1を具備し、該積層体1の絶縁体層10−2〜10−
4に、コイルパターン2を設定し、該積層体1の両端部
に、端子4−1、4−2を設けたチップコイルにおい
て、上記積層体1のいずれか1つの表面に、コイルの巻
き方向と、端子4−1、4−2方向との関係を明確にし
たマーク11を設け、該マーク11により、実装時の実
装方向を決定可能に構成した。
【0018】:構成のマーク付きチップコイルにお
いて、マーク11は、チップコイルの定数を表示した。 :構成のマーク付きチップコイルの製造方法におい
て、絶縁体層10−2〜10−4に、コイルパターン2
を形成する際、上記積層体の表面層となる第1の絶縁体
層10−1上に、コイルの巻き方向と、端子4−1、4
−2方向との関係を明確にしたマーク11を形成し、該
マークを形成した積層体を焼成して、チップコイルとす
るように構成した。
【0019】:複数の絶縁体層10−2〜10−4上
に、それぞれ複数のコイルパターン2を形成して積層
し、この積層体の積層方向に配置された各コイルパター
ン2間を、ビアにより接続して一体化すると共に、該積
層体に、各コイル単位に分割するための分割溝を形成
し、この分割溝により分割して、構成の各チップコイ
ルを製造するチップコイルの製造方法において、各コイ
ルパターン2を、端部電極導体9付きのコイルパターン
とし、これら隣接する各コイルパターン2の端部電極導
体9同士を一体的に形成して、所定間隔置きに、繰り返
し配列した絶縁体層10−2、10−4と、独立したコ
イルパターン2を、一定の間隔をおいて、繰り返しパタ
ーンとして形成した絶縁体層10−3とを積層すると共
に、積層体の表面層となる第1の絶縁体層10−1上に
は、コイルの巻き方向と、端子4−1、4−2方向との
関係を明確にしたマーク11を形成して、上記各絶縁体
層10−1〜10−4を積層した後、該積層体を熱プレ
スし、脱バインダー及び焼成して分割し、チップコイル
とするように構成した。
【0020】:構成のマーク付きチップコイルの製
造方法において、各コイルパターン2は、一体的にパタ
ーニングされている方向に対して、隣合うコイル同士
が、常に反対方向(逆方向)となるように、コイルの巻
き方向を設定して、パターニングすると共に、上記マー
ク11は、コイルパターン2が一体的にパターニングさ
れている方向に対して、隣合うマーク11同士が、常に
180°回転された方向となるようにして、パターニン
グするように構成した。
【0021】:構成のマーク付きチップコイルの製
造方法において、マーク11は、ガラス材料に発色材料
を混合してペースト化し、印刷法で形成するように構成
した。
【0022】
【作用】上記構成に基づく本発明の作用を、図1に基づ
いて説明する。例えば、図1Aに示したように、絶縁体
層10−1〜10−4を積層して、チップコイルを製作
する場合、第1の絶縁体層10−1上には、マーク11
を形成する。
【0023】この場合、絶縁体層を上から見た場合、各
コイルの巻方向が必ず、右回りになっている。この為、
第1の絶縁体層10−1上に形成するマーク11は、各
コイルに関して同一関係となるように、コイル1個毎
に、180°方向を変えて形成する。
【0024】また、第2、第4の絶縁体層10−2、1
0−4上には、それぞれ端部電極導体9付きのコイルパ
ターン2を形成し、第3の絶縁体層10−3上には、独
立したコイルパターン2を形成する。
【0025】すなわち、第2、第4の絶縁体層10−
2、10−4上に形成するパターンは、端部電極導体9
付きのコイルパターン2とし、これら隣接した各コイル
パターン間の端部電極導体9同士を一体化してパターニ
ングする。そして、このパターンを、所定の間隔をおい
て、繰り返しパターンとして形成する。
【0026】また、第3の絶縁体層10−3上では、独
立したコイルパターン2を、一定の間隔をおいて、繰り
返しパターンとして形成する。このようにすると、積層
体の積層方向に対して、端部電極導体9の位置と、コイ
ルパターン間の領域(導体の無い領域)12の位置が、
互いに対向するように(積層方向で向かい合うように)
1組となって配列され、この配列が積層体の幅方向に対
して、交互に、逆の組み合わせとなって配列される。
【0027】上記の様な各パターンを形成した積層体に
対して、外側の分割位置13に分割溝を形成し、焼成
後、分割して、マーク付きのチップコイルとする。以上
のようにして、マーク11により、チップコイルの巻き
方向と、端子方向を明確にすることにより、実装時の定
数バラツキを無くし、狭偏差で空芯チップコイルが使用
出来るようになる。
【0028】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図2、図3は、本発明の実施例の説明図であり、
図2、図3中、図1、図4、図5と同じものは、同一符
号で示してある。
【0029】 :チップコイル製造時の説明・・・図2参照 本実施例は、図2に示したように、第1〜第4の絶縁体
層10−1〜10−4を積層して、マーク付きのチップ
コイル(ヘリカルコイル)を製作する例である。
【0030】先ず、積層体の表面層となる第1の絶縁体
層10−1上には、マーク11を形成する(マークの詳
細な説明は、後述する)。また、第2、第4の絶縁体層
10−2、10−4上には、それぞれ端部電極導体9付
きのコイルパターン2を形成し、第3の絶縁体層10−
3上には、独立したコイルパターン2のみを形成する。
【0031】すなわち、第2、第4の絶縁体層10−
2、10−4上に形成するパターンは、端部電極導体9
付きのコイルパターン2とし、これら隣接した各コイル
パターン間の端部電極導体9同士を一体化してパターニ
ングする。そして、このパターンを、所定の間隔をおい
て、繰り返しパターンとして形成する。
【0032】また、第3の絶縁体層10−3上では、独
立したコイルパターン2を、一定の間隔をおいて、繰り
返しパターンとして形成する。なお、積層体の積層方向
で向かい合った位置に配置されたコイルパターン間は、
ビア(図示省略)により接続し、一体化する(全体が接
続されたパターンとなる)。
【0033】このようにパターニングすると、第2、第
4の絶縁体層10−2、10−4上には、2つのコイル
パターン2を1組として、端部電極導体9間を一体化し
たパターンが、所定の間隔で繰り返し形成され、その間
には、コイルパターン間の領域(導体の無い領域)12
が存在するようになる。
【0034】そして、積層体の積層方向に対して、端部
電極導体9の位置と、コイルパターン間の領域(導体の
無い領域)12の位置が、互いに積層方向で向かい合う
ように、1組となって配列され、この配列が積層体1の
幅方向に対して、交互に、逆の組み合わせとなって配列
される。
【0035】例えば、ある位置では、第2の絶縁体層1
0−2上の端部電極導体9と、第4の絶縁体層10−4
上のコイルパターン間の領域(導体の無い領域)12と
が、互いに積層方向で向かい合うように配置され、その
隣の位置(幅方向の隣)では、第2の絶縁体層10−2
上のコイルパターン間の領域(導体の無い領域)12
と、第4の絶縁体層10−4上の端部電極導体9とが、
互いに積層方向で向かい合うように配置される。
【0036】上記の様な各パターンを形成した積層体に
対して、図示点線の位置に、分割溝を形成する(積層体
の外側に形成)。 :マークの説明 上記第1の絶縁体層10−1上に形成するマーク11
は、次のようにして形成する。
【0037】図2に示した絶縁体層を上から見た場合、
各コイルの巻方向が必ず、右回りになっている。すなわ
ち、コイルの巻方向が常に一定となるようにパターニン
グされている。
【0038】この為、第1の絶縁体層10−1上に形成
するマーク11は、各コイルに関して同一関係となるよ
うに、コイル1個毎に、方向を変えて(180°方向を
変えて)形成する。
【0039】このマークを形成するには、例えば、着色
ガラス等のペーストを、印刷等で形成する(コイルパタ
ーンと同じように形成する)。また、このマークは、完
成したチップコイルの巻方向と、端子方向を明確にし
て、マウント方向を決定するためのマークであるから、
例えば、チップコイルの定数(インダクタンス値等)、
文字、記号等、何でもよい。
【0040】なお、この例では、チップコイルのインダ
クタンス値である「100」を、マーク11として用い
た。 :製造工程の説明・・・図2、図3参照 上記のチップコイルは、次の各工程により製造する。
【0041】−1:セラミックスとバインダーとのス
ラリーをシート化して、グリーンシートを製作する。 −2:製作したグリーンシートの内、積層体の一方の
表面層に配置されるグリーンシート(第1の絶縁体層1
0−1となるもの)上に、マーク11を、着色ガラス等
のペーストの印刷により形成する。
【0042】−3:積層体の第2層以下に配置される
各グリーンシート(第2〜第4の絶縁体層10−2〜1
0−4となるもの)上に、導体ペーストの印刷等によ
り、コイルパターン2、或いは、コイルパターン2と端
部電極導体9とを一体化したパターンを形成する。
【0043】−4:各グリーンシート(第1〜第4の
絶縁体層10−1〜10−4となるもの)を積層し、熱
プレスする。 −5:上記工程−4で製作した積層体に、分割溝を
形成(表面層の分割位置13に形成)する。
【0044】 −6:上記積層体を脱バインダし、焼成する。 −7:積層体を分割溝で分割して、各々のチップと
し、その両端部に端子を形成して、チップコイルが完成
する。
【0045】:完成したチップコイルの説明・・・図
3A、3B参照 上記のようにして、完成したチップコイルは、図3のよ
うになる。図示のように、チップコイルの両端部には、
端子4−1、4−2が設けてあり、その間の積層体1の
表面には、マーク11「100」が設けてある。
【0046】従って、ユーザが、マザーボード5に、上
記チップコイルを実装する際は、自動部品実装機等によ
り、マーク11を識別して実装する。 (他の実施例)以上実施例について説明したが、本発明
は次のようにしても実施可能である。
【0047】:チップコイルに付けたマークは、コイ
ルの定数に限らず、任意のマーク(記号、絵、文字等)
でよい。 :チップコイルは、ヘリカルコイルに限らず、スパイ
ラル(渦巻きパターン)状に巻いたコイル等でも、上記
実施例と同様に適用可能である。
【0048】:上記マーク11は、積層体の焼成後、
捺印等により形成しても良い。
【0049】
【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 :チップコイルに付けたマークを利用することによ
り、ユーザ側で、定数バラツキを起こさないように実装
出来る。
【0050】:空芯チップコイルを、狭偏差で使用可
能となる。
【図面の簡単な説明】
【図1】本発明の原理説明図であり、図1Aはチップコ
イルの分解斜視図、図1Bはチップコイルの斜視図であ
る。
【図2】本発明の実施例の説明図(チップコイルの分解
斜視図)である。
【図3】本発明の実施例の説明図であり、図3Aはチッ
プコイルの平面図、図3Bはチップコイルの実装説明図
である。
【図4】従来技術の説明図(チップコイルの分解斜視
図)である。
【図5】従来技術の説明図であり、図5Aは図4のX−
Y線の断面図、図5Bはチップコイルの実装説明図であ
る。
【符号の説明】
1 積層体 2 コイルパターン 4−1、4−2 端子 9 端部電極導体 10−1〜10−4 第1〜第4の絶縁体層 11 マーク 12 コイルパターン間の領域(導体の無い領域) 13 分割位置

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 複数の絶縁体層(10−1〜10−4)
    を積層した積層体(1)を具備し、 該積層体(1)の絶縁体層(10−2〜10−4)に、
    コイルパターン(2)を設定し、 該積層体(1)の両端部に、端子(4−1、4−2)を
    設けたチップコイルにおいて、 上記積層体(1)のいずれか1つの表面に、 コイルの巻き方向と、端子(4−1、4−2)方向との
    関係を明確にしたマーク(11)を設け、 該マーク(11)により、実装時の実装方向を決定可能
    にしたことを特徴とするマーク付きチップコイル。
  2. 【請求項2】 上記マーク(11)は、チップコイルの
    定数を表示したことを特徴とする請求項1記載のマーク
    付きチップコイル。
  3. 【請求項3】 上記絶縁体層(10−2〜10−4)
    に、コイルパターン(2)を形成する際、 上記積層体の表面層となる第1の絶縁体層(10−1)
    上に、コイルの巻き方向と、端子(4−1、4−2)方
    向との関係を明確にしたマーク(11)を形成し、 該マークを形成した積層体を焼成して、チップコイルと
    することを特徴とした請求項1記載のマーク付きチップ
    コイルの製造方法。
  4. 【請求項4】 複数の絶縁体層(10−2〜10−4)
    上に、それぞれ複数のコイルパターン(2)を形成して
    積層し、 この積層体の積層方向に配置された各コイルパターン
    (2)間を、ビアにより接続して一体化すると共に、 該積層体に、各コイル単位に分割するための分割溝を形
    成し、 この分割溝により分割して、各チップコイルを製造する
    チップコイルの製造方法であって、 各コイルパターン(2)を、端部電極導体(9)付きの
    コイルパターンとし、これら隣接する各コイルパターン
    (2)の端部電極導体(9)同士を一体的に形成して、
    所定間隔置きに、繰り返し配列した絶縁体層(10−
    2、10−4)と、 独立したコイルパターン(2)を、一定の間隔をおい
    て、繰り返しパターンとして形成した絶縁体層(10−
    3)とを積層すると共に、 積層体の表面層となる第1の絶縁体層(10−1)上に
    は、コイルの巻き方向と、端子(4−1、4−2)方向
    との関係を明確にしたマーク(11)を形成して、上記
    各絶縁体層(10−1〜10−4)を積層した後、 該積層体を熱プレスし、脱バインダー及び焼成して分割
    し、チップコイルとすることを特徴とした請求項1記載
    のマーク付きチップコイルの製造方法。
  5. 【請求項5】 上記各コイルパターン(2)は、 一体的にパターニングされている方向に対して、隣合う
    コイル同士が、常に反対方向(逆方向)となるように、
    コイルの巻き方向を設定して、パターニングすると共
    に、 上記マーク(11)は、 コイルパターン(2)が一体的にパターニングされてい
    る方向に対して、隣合うマーク(11)同士が、常に1
    80°回転された方向となるようにして、パターニング
    することを特徴とした請求項1記載のマーク付きチップ
    コイルの製造方法。
  6. 【請求項6】上記マーク(11)は、 ガラス材料に発色材料を混合してペースト化し、印刷法
    で形成することを特徴とした請求項1記載のマーク付き
    チップコイルの製造方法。
JP05065014A 1993-03-24 1993-03-24 マーク付きチップコイルの製造方法 Expired - Fee Related JP3126255B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05065014A JP3126255B2 (ja) 1993-03-24 1993-03-24 マーク付きチップコイルの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05065014A JP3126255B2 (ja) 1993-03-24 1993-03-24 マーク付きチップコイルの製造方法

Publications (2)

Publication Number Publication Date
JPH06275438A true JPH06275438A (ja) 1994-09-30
JP3126255B2 JP3126255B2 (ja) 2001-01-22

Family

ID=13274706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05065014A Expired - Fee Related JP3126255B2 (ja) 1993-03-24 1993-03-24 マーク付きチップコイルの製造方法

Country Status (1)

Country Link
JP (1) JP3126255B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004055841A1 (ja) * 2002-12-13 2004-07-01 Matsushita Electric Industrial Co., Ltd. 多連チョークコイルおよびそれを用いた電子機器
JP2009105159A (ja) * 2007-10-22 2009-05-14 Tokyo Coil Engineering Kk インダクタ用コイル構造およびインダクタ
JP2014187106A (ja) * 2013-03-22 2014-10-02 Murata Mfg Co Ltd 電子部品の製造方法
JP2016092422A (ja) * 2014-10-31 2016-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド. コイル部品アセンブリ、コイル部品及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5844810U (ja) * 1981-09-21 1983-03-25 ティーディーケイ株式会社 セラミツク電子部品
JPS59165409A (ja) * 1983-03-09 1984-09-18 Nec Home Electronics Ltd チツプコイルの製造方法
JPS61117256U (ja) * 1985-01-08 1986-07-24
JPS61295619A (ja) * 1985-06-25 1986-12-26 三菱電機株式会社 チツプ状電子部品
JPS6230301U (ja) * 1985-08-06 1987-02-24

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5844810U (ja) * 1981-09-21 1983-03-25 ティーディーケイ株式会社 セラミツク電子部品
JPS59165409A (ja) * 1983-03-09 1984-09-18 Nec Home Electronics Ltd チツプコイルの製造方法
JPS61117256U (ja) * 1985-01-08 1986-07-24
JPS61295619A (ja) * 1985-06-25 1986-12-26 三菱電機株式会社 チツプ状電子部品
JPS6230301U (ja) * 1985-08-06 1987-02-24

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004055841A1 (ja) * 2002-12-13 2004-07-01 Matsushita Electric Industrial Co., Ltd. 多連チョークコイルおよびそれを用いた電子機器
US7259648B2 (en) 2002-12-13 2007-08-21 Matsushita Electric Industrial Co., Ltd. Multiple choke coil and electronic equipment using the same
JP2009105159A (ja) * 2007-10-22 2009-05-14 Tokyo Coil Engineering Kk インダクタ用コイル構造およびインダクタ
JP2014187106A (ja) * 2013-03-22 2014-10-02 Murata Mfg Co Ltd 電子部品の製造方法
JP2016092422A (ja) * 2014-10-31 2016-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド. コイル部品アセンブリ、コイル部品及びその製造方法

Also Published As

Publication number Publication date
JP3126255B2 (ja) 2001-01-22

Similar Documents

Publication Publication Date Title
US6483414B2 (en) Method of manufacturing multilayer-type chip inductors
JPS6379307A (ja) 積層トランス
JPH10172831A (ja) 積層型インダクタ
KR100304792B1 (ko) 다층코일및그제조방법
JP2807135B2 (ja) 積層セラミックインダクタの製造方法
US4538346A (en) Method for manufacture of selectively coated carrier plate
JP3126255B2 (ja) マーク付きチップコイルの製造方法
JPS61256611A (ja) 可変チツプ形インダクタの製造方法
KR20050029927A (ko) 칩 인덕터
JP2784863B2 (ja) 積層コンデンサ
JPH08124800A (ja) コンデンサアレイ
US5682674A (en) Dielectric filter and method of manufacturing the same
JPH08264320A (ja) チップインダクタ・アレイ
JP3658350B2 (ja) 積層チップバラン素子の製造方法
JP3476296B2 (ja) 積層チップ形インダクタの製造方法
JP3610985B2 (ja) 積層電子部品の製造方法
KR0154395B1 (ko) 적층형 인덕턴스 부품의 제조 방법
KR100293307B1 (ko) 적층형페라이트인덕터및그제조방법
JP2001345661A (ja) 高周波回路基板
KR100281191B1 (ko) 적층형 칩 인덕터
JPS60124813A (ja) 積層セラミックコンデンサの製造方法
JPS6373606A (ja) 厚膜インダクタの製造方法
JPH082972Y2 (ja) 積層インダクタアレイ
JPH0555067A (ja) 積層セラミツクインダクタの製造方法
JPH04139710A (ja) 積層セラミックコンデンサとその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001017

LAPS Cancellation because of no payment of annual fees