JPH06275577A - Method for forming contact hole in semiconductor device - Google Patents
Method for forming contact hole in semiconductor deviceInfo
- Publication number
- JPH06275577A JPH06275577A JP6381193A JP6381193A JPH06275577A JP H06275577 A JPH06275577 A JP H06275577A JP 6381193 A JP6381193 A JP 6381193A JP 6381193 A JP6381193 A JP 6381193A JP H06275577 A JPH06275577 A JP H06275577A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- resist
- film
- etching
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【構成】 基板11上にSiO2 膜12を形成した後に
フォトリソグラフィ工程及びエッチング工程により矩形
形状のコンタクトホール15を形成し、その後低粘度の
レジスト16を塗布し、CF4 、CHF3 ならびにHe
及び/またはArの混合ガスを用いて矩形形状のコンタ
クトホール15上部をエッチングし、テーパ角を有する
コンタクトホール17を形成する半導体装置のコンタク
トホール形成方法。
【効果】 矩形形状のコンタクトホール15上部だけを
エッチングすることににより、テーパ角を有するコンタ
クトホール17を形成することができるので、カバレッ
ジが良好でコンタクトホール17部での埋め込み不良に
よる導通不良や上層配線における断線を防止することが
できながら、しかもホール径の制御性及び微細加工性に
優れるという効果を奏する。
(57) [Summary] [Structure] After forming the SiO 2 film 12 on the substrate 11, a rectangular contact hole 15 is formed by a photolithography process and an etching process, and then a low-viscosity resist 16 is applied to form a CF 4 film. , CHF 3 and He
And / or a mixed gas of Ar is used to etch the upper portion of the rectangular contact hole 15 to form a contact hole 17 having a taper angle. [Effect] Since the contact hole 17 having a taper angle can be formed by etching only the upper portion of the rectangular contact hole 15, the coverage is good and the conduction failure due to the filling failure in the contact hole 17 portion or the upper layer. It is possible to prevent disconnection in the wiring, and further, it is possible to obtain an effect that the controllability of the hole diameter and the fine workability are excellent.
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体装置のコンタクト
ホール形成方法に関し、より詳細には半導体集積回路製
造過程においてSiO2 膜をエッチングしてコンタクト
ホールを形成する方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a contact hole in a semiconductor device, and more particularly to a method for forming a contact hole by etching a SiO 2 film in a semiconductor integrated circuit manufacturing process.
【0002】[0002]
【従来の技術】従来、半導体装置(半導体集積回路)の
製造において、半導体基板の表面のSiO2 膜にコンタ
クトホールを形成するためには、フォトリソグラフィと
エッチングを組み合わせた技術が採用されている。フォ
トリソグラフィ技術は、レジストにマスクのパターンを
転写する技術であり、エッチング技術はパターン形成さ
れたレジストをマスクとしてSiO2 膜を加工する技術
である。2. Description of the Related Art Conventionally, in the manufacture of semiconductor devices (semiconductor integrated circuits), a technique combining photolithography and etching has been used to form a contact hole in a SiO 2 film on the surface of a semiconductor substrate. The photolithography technique is a technique for transferring a mask pattern onto a resist, and the etching technique is a technique for processing a SiO 2 film using the patterned resist as a mask.
【0003】一般的なコンタクトホールを形成するため
のフォトリソグラフィ及びエッチング工程を図3に基づ
いて説明する。まず、Si基板31上にSiO2 膜32
を形成し、次いで感光性高分子から成るレジスト33を
塗布し、この後プリベークを行なってレジスト33中に
含まれる有機溶剤を除去する(図3(a))。次に、マ
スクパターン34を露光によってレジスト33上に転写
し(図3(b))、その後レジスト33を現像してマス
クパターン34に対応するレジスト33のパターンを形
成する。次に、ポストベークを行ない、レジスト33中
に含まれる水分を飛ばしてレジスト33を硬化させ、S
iO2 膜32との密着性を高めておく(図3(c))。
さらに、レジスト33をマスクとしてSiO2 膜32に
エッチング処理を施し、コンタクトホール35を形成す
る(図3(d))。次に、不要となったレジスト33を
溶かして除去する(図3(e))。以上のように、(図
3(a)〜(e))に示したような5つの主な工程から
一般的なフォトリソグラフィ及びエッチング工程は構成
されていた。A photolithography and etching process for forming a general contact hole will be described with reference to FIG. First, the SiO 2 film 32 is formed on the Si substrate 31.
Then, a resist 33 made of a photosensitive polymer is applied, and then prebaking is performed to remove the organic solvent contained in the resist 33 (FIG. 3A). Next, the mask pattern 34 is transferred onto the resist 33 by exposure (FIG. 3B), and then the resist 33 is developed to form a pattern of the resist 33 corresponding to the mask pattern 34. Then, post-baking is performed to remove water contained in the resist 33 to cure the resist 33, and S
Adhesion with the iO 2 film 32 is enhanced (FIG. 3C).
Further, the SiO 2 film 32 is etched using the resist 33 as a mask to form a contact hole 35 (FIG. 3D). Next, the unnecessary resist 33 is melted and removed (FIG. 3E). As described above, the general photolithography and etching process is composed of the five main processes as shown in (FIGS. 3A to 3E).
【0004】上記したフォトリソグラフィ及びエッチン
グ工程により形成されるコンタクトホール35の断面形
状は矩形形状をしているが、デバイスへの応用上、Si
O2膜32のエッチング後、テーパ角のついた断面形状
を得ることが望ましい場合がある。例えば、多層配線に
おける絶縁膜(SiO2 膜)のコンタクトホールの断面
形状をテーパ状とすることにより、上層配線における断
線を防止したり、金属材料の埋め込み特性を改善して導
通不良を防止したりする場合である。このようなテーパ
形状を有するコンタクトホールを得る方法としては、ウ
エットエッチングとドライエッチングとを組み合わせた
方法、重合物をレジストパターンの側壁に堆積させなが
らドライエッチングを行なう方法、エッチング時のマス
ク材として用いるレジストにテーパ角を付けておく方法
などがある。The cross-sectional shape of the contact hole 35 formed by the above-mentioned photolithography and etching process is rectangular, but for application to a device, Si is used.
After etching the O 2 film 32, it may be desirable to obtain a cross-sectional shape with a taper angle. For example, by making the cross-sectional shape of the contact hole of the insulating film (SiO 2 film) in the multi-layered wiring taper, it is possible to prevent disconnection in the upper layer wiring, or improve the metal material embedding property to prevent conduction failure. This is the case. As a method of obtaining a contact hole having such a tapered shape, a method combining wet etching and dry etching, a method of performing dry etching while depositing a polymer on the sidewall of a resist pattern, and a method of being used as a mask material during etching There is a method of forming a taper angle on the resist.
【0005】まず、図4に基づいてウエットエッチング
とドライエッチングとを組み合わせた方法について説明
する。この方法ではまず最初に、Si基板41上にSi
O2膜42を形成し、さらにSiO2 膜42上に感光性
高分子から成るレジスト43を塗布する。この後、プリ
ベークを行なってレジスト43中に含まれる有機溶剤を
除去し、マスク上のパターン(図示せず)を露光によっ
てレジスト43上に転写してから現像する。次に、ポス
トベークを行なってレジスト43を硬化させ、下地との
密着性を高めておく(図4(a))。さらに、レジスト
43をマスクとし、例えば10:1BHF溶液(HF、
HNO3 、H2 Oの混合液)を用いたウエットエッチン
グにより、SiO2 膜42の上部に等方的エッチングを
施して面取りを行なう(図4(b))。この後、ドライ
エッチングにより異方的エッチングを施し、SiO2 膜
42に面取りされたパターンを形成する(図4
(c))。次に、不要となったレジスト43を溶かして
除去する(図4(d))。First, a method of combining wet etching and dry etching will be described with reference to FIG. In this method, first, Si on the Si substrate 41
An O 2 film 42 is formed, and a resist 43 made of a photosensitive polymer is applied on the SiO 2 film 42. After that, pre-baking is performed to remove the organic solvent contained in the resist 43, and a pattern (not shown) on the mask is transferred onto the resist 43 by exposure and then developed. Next, post-baking is performed to cure the resist 43 and enhance the adhesiveness with the base (FIG. 4A). Further, using the resist 43 as a mask, for example, a 10: 1 BHF solution (HF,
The upper part of the SiO 2 film 42 is isotropically etched by wet etching using a mixed solution of HNO 3 and H 2 O) to chamfer (FIG. 4B). After that, anisotropic etching is performed by dry etching to form a chamfered pattern on the SiO 2 film 42 (FIG. 4).
(C)). Next, the unnecessary resist 43 is melted and removed (FIG. 4D).
【0006】次に、重合物をレジストパターンの側壁に
堆積させながらドライエッチングを行なう方法を図5に
基づいて説明する。まず、Si基板51上にSiO2 膜
52を形成し、次にレジスト53を塗布する。この後プ
リベークを行なってレジスト53中に含まれる有機溶剤
を除去し、マスクパターン(図示せず)を露光によって
レジスト53上に転写してから現像をする(図5
(a))。さらにレジスト53をマスクとし、CCl2
F2 /C2 H6 混合ガス系を用い、反応性ドライエッチ
ングにより異方的エッチングを行なう。この場合、Si
O2 膜52がエッチングされると同時に重合物がレジス
ト53のパターン側壁に堆積して重合膜54が形成さ
れ、SiO2 膜52にテーパ角を有するパターンを形成
することができる(図5(b))。次に、不要となった
レジスト53を溶かして除去する(図5(c))。Next, a method of performing dry etching while depositing a polymer on the side wall of the resist pattern will be described with reference to FIG. First, the SiO 2 film 52 is formed on the Si substrate 51, and then the resist 53 is applied. After that, pre-baking is performed to remove the organic solvent contained in the resist 53, and a mask pattern (not shown) is transferred onto the resist 53 by exposure and then developed (FIG. 5).
(A)). Further, using the resist 53 as a mask, CCl 2
Anisotropic etching is performed by reactive dry etching using a F 2 / C 2 H 6 mixed gas system. In this case Si
At the same time when the O 2 film 52 is etched, a polymer is deposited on the pattern side wall of the resist 53 to form a polymer film 54, and a pattern having a taper angle can be formed on the SiO 2 film 52 (FIG. 5B. )). Next, the unnecessary resist 53 is melted and removed (FIG. 5C).
【0007】エッチング時のマスク材として用いられる
レジストにテーパ角を付けておく方法は、現像後のレジ
ストに熱処理を加えることにより、レジストにテーパ角
を付けておき、その後エッチングを施してテーパ角を有
するSiO2 膜を形成するというものである。A method of forming a taper angle on a resist used as a mask material at the time of etching is to heat the resist after development to give a taper angle to the resist, and then perform etching to form the taper angle. The SiO 2 film is formed.
【0008】[0008]
【発明が解決しようとする課題】上記したウエットエッ
チングとドライエッチングとを併用する方法の場合、レ
ジスト43とSiO2 膜42との密着性が悪いと、レジ
スト43とSiO2 膜42との界面から水平方向にエッ
チング液が染み込み、横方向にエッチングが拡がってし
まう。したがって、再現性、制御性が悪くなるとともに
微細加工上も不利になるという問題があった。[SUMMARY OF THE INVENTION] The method of combining the wet etching and dry etching using the case, the poor adhesion between the resist 43 and the SiO 2 film 42, the interface between the resist 43 and the SiO 2 film 42 The etching solution penetrates in the horizontal direction, and the etching spreads in the horizontal direction. Therefore, there is a problem that reproducibility and controllability are deteriorated and also disadvantageous in fine processing.
【0009】また、重合物をレジストパターンの側壁に
堆積させながらドライエッチングを行なう方法の場合、
レジスト53のパターン側壁に形成される重合膜54を
利用してSiO2 膜52にテーパ角を形成するため、エ
ッチング処理枚数が増加するにつれて、重合膜54の影
響でエッチングレートの低下が生じ、また再現性、各パ
ターンにおける制御性が悪いという問題点があった。Further, in the case of the method of performing the dry etching while depositing the polymer on the side wall of the resist pattern,
Since the taper angle is formed on the SiO 2 film 52 by utilizing the polymer film 54 formed on the side wall of the pattern of the resist 53, the etching rate decreases due to the influence of the polymer film 54 as the number of etching processes increases. There is a problem that reproducibility and controllability in each pattern are poor.
【0010】さらに、エッチングの際のマスク材として
用いられるレジストにテーパ角を付けておく方法の場
合、レジストに熱処理を施したときに生じる伸縮がパタ
ーン幅、パターン密度の相違に起因して一様に起こら
ず、レジストのテーパ形状に差が生じてしまう。また、
再現性、制御性も悪いという問題点もあった。Further, in the case where the resist used as a mask material at the time of etching has a taper angle, the expansion and contraction caused when the resist is heat-treated is uniform due to the difference in pattern width and pattern density. Does not occur, and a difference occurs in the taper shape of the resist. Also,
There was also the problem of poor reproducibility and controllability.
【0011】本発明はこのような課題に鑑み発明された
ものであって、ステップカバレッジが良好で、微細加工
性及びホール径の制御性、再現性に優れたテーパ角を有
するコンタクトホールを形成することができる形成方法
を提供することを目的としている。The present invention has been invented in view of the above problems, and forms a contact hole having a taper angle excellent in step coverage, excellent in fine workability, controllability of hole diameter, and reproducibility. It is an object of the present invention to provide a forming method capable of forming the same.
【0012】[0012]
【課題を解決するための手段】上記目的を達成するため
に本発明に係る半導体装置のコンタクトホール形成方法
は、基板上にSiO2 膜を形成した後にフォトリソグラ
フィ工程及びエッチング工程により矩形形状のコンタク
トホールを形成し、その後低粘度のレジストを塗布し、
CF4 、CHF3 ならびにHe及び/またはArの混合
ガスを用いて前記矩形形状のコンタクトホール上部をエ
ッチングし、テーパ角を有するコンタクトホールを形成
することを特徴としている。In order to achieve the above object, a method of forming a contact hole of a semiconductor device according to the present invention comprises a contact of a rectangular shape formed by a photolithography process and an etching process after forming a SiO 2 film on a substrate. After forming a hole, apply a low viscosity resist,
The contact hole having a taper angle is formed by etching the upper part of the rectangular contact hole using a mixed gas of CF 4 , CHF 3 and He and / or Ar.
【0013】[0013]
【作用】上記した半導体装置のコンタクトホール形成方
法によれば、フォトリソグラフィ工程及びエッチング工
程により前記矩形形状のコンタクトホールを形成した
後、12〜15cp(センチポアズ)程度の前記低粘度
のレジストを高速回転で塗布することにより、前記矩形
形状のコンタクトホール凹部及びSiO2 膜平坦面上に
は厚いレジスト膜が形成される一方、ホール上部周辺の
前記SiO2 膜上には薄いレジスト膜が形成される。こ
れは、前記低粘度のレジストが前記矩形形状のコンタク
トホール凹部及び前記SiO2 膜平坦部上には溜まりや
すいが、前記ホール上部周辺上には溜りにくいことに起
因する。According to the method for forming a contact hole of a semiconductor device described above, after the rectangular contact hole is formed by a photolithography process and an etching process, the low viscosity resist of about 12 to 15 cp (centipoise) is rotated at a high speed. in by applying, the one rectangular shape of the contact hole recess and thick resist film on the SiO 2 film flat plane is formed, a thin resist film is formed on the SiO 2 film in the periphery of the hole top. This is because the low-viscosity resist is likely to accumulate on the rectangular contact hole concave portion and the SiO 2 film flat portion, but is less likely to accumulate on the periphery of the upper portion of the hole.
【0014】この状態でベークを行ない、その後にCF
4 、CHF3 ならびにHe及び/またはArの混合ガス
を用いて前記矩形形状のコンタクトホール上部をエッチ
ングをすることにより、前記ホール上部周辺の前記Si
O2 膜がエッチングされ、テーパ角を有するコンタクト
ホールが形成される。Baking is performed in this state, and then CF
Etching the upper part of the rectangular contact hole with a mixed gas of 4 , CHF 3 and He and / or Ar to etch the Si around the upper part of the hole.
The O 2 film is etched to form a contact hole having a taper angle.
【0015】該コンタクトホールがテーパ角を有するこ
とにより、後工程で前記コンタクトホールにAl(アル
ミニウム)を埋め込んだ場合、前記ホール上部周辺での
ストレスが減り、上層配線における断線が防止される。
また、金属材料の埋め込み特性が良くなり、配線の際の
ステップカバレッジが良好となり、導通不良が防止さ
れ、また微細加工性を向上させることが可能となる。Since the contact hole has a taper angle, when Al (aluminum) is buried in the contact hole in a later step, stress around the upper portion of the hole is reduced and disconnection in the upper wiring is prevented.
Further, the burying property of the metal material is improved, the step coverage during wiring is improved, conduction failure is prevented, and the fine workability can be improved.
【0016】さらに、基板上にSiO2 膜を形成した後
にフォトリソグラフィ工程及びエッチング工程により矩
形形状のコンタクトホールを形成し、その後低粘度のレ
ジストを塗布し、CF4 、CHF3 ならびにHe及び/
またはArの混合ガスを用いて前記矩形形状のコンタク
トホール上部をエッチングするので、該コンタクトホー
ル上部にはテーパ角を与えながら下部口径を広げること
はなく、従来のウエットエッチングとドライエッチング
とを併用する方法や重合膜を利用する方法により形成さ
れたコンタクトホールよりもホール径の制御性を向上さ
せることが可能となる。Further, after forming a SiO 2 film on the substrate, a rectangular contact hole is formed by a photolithography process and an etching process, and then a low-viscosity resist is applied to CF 4 , CHF 3 and He and / or
Alternatively, since the upper portion of the rectangular contact hole is etched using a mixed gas of Ar, the conventional wet etching and dry etching are used together without increasing the lower diameter while giving a taper angle to the upper portion of the contact hole. It is possible to improve the controllability of the hole diameter as compared with the contact hole formed by the method or the method using the polymer film.
【0017】[0017]
【実施例及び比較例】以下、本発明に係る半導体装置の
コンタクトホール形成方法の実施例及び比較例を図面に
基づいて説明する。図1(a)〜(g)は実施例に係る
半導体装置のコンタクトホール形成方法を説明するため
の各工程を示した模式的断面図である。EXAMPLES AND COMPARATIVE EXAMPLES Examples and comparative examples of a method for forming a contact hole of a semiconductor device according to the present invention will be described below with reference to the drawings. 1A to 1G are schematic cross-sectional views showing respective steps for explaining a method of forming a contact hole of a semiconductor device according to an example.
【0018】まず、基板31上にSiO2 膜12を形成
し、次いで感光性高分子から成るレジスト13を塗布
し、この後プリベークを行なってレジスト13中に含ま
れる有機溶剤を除去する(図1(a))。次に、マスク
パターン14を露光によってレジスト13上に転写し
(図1(b))、その後レジスト13を現像してマスク
パターン14に対応するレジスト13のパターンを形成
する。次に、ポストベークを行ない、レジスト13中に
含まれる水分を飛ばしてレジスト13を硬化させ、Si
O2 膜12との密着性を高めておく(図1(c))。さ
らに、レジスト13をマスクとしてSiO2 膜12に1
回目のエッチング処理を施し、断面形状が矩形形状のコ
ンタクトホール15を形成する。次に、不要となったレ
ジスト13を除去する(図1(d))。First, the SiO 2 film 12 is formed on the substrate 31, then the resist 13 made of a photosensitive polymer is applied, and then prebaking is performed to remove the organic solvent contained in the resist 13 (FIG. 1). (A)). Next, the mask pattern 14 is transferred onto the resist 13 by exposure (FIG. 1B), and then the resist 13 is developed to form a pattern of the resist 13 corresponding to the mask pattern 14. Next, post-baking is performed to remove water contained in the resist 13 to cure the resist 13,
The adhesion with the O 2 film 12 is enhanced (FIG. 1 (c)). Further, using the resist 13 as a mask, the SiO 2 film 12 has a thickness of 1
The contact hole 15 having a rectangular cross section is formed by performing the etching process for the second time. Next, the resist 13 that is no longer needed is removed (FIG. 1D).
【0019】この後、矩形形状のコンタクトホール15
を有するSiO2 膜12上に粘度が約15cpである低
粘度のレジスト16を膜厚が約5000Åになるように
スピンコートの回転数を約6000回転に設定して塗布
する(図1(e))。なおこの段階では、低粘度のレジ
スト16は矩形形状のコンタクトホール15の凹部及び
SiO2 膜12平坦面上には多く塗布されるが、矩形形
状のコンタクトホール15上部周辺には薄く塗布された
状態となる。After that, the rectangular contact hole 15 is formed.
A low-viscosity resist 16 having a viscosity of about 15 cp is applied on the SiO 2 film 12 having a thickness of about 6000 rpm so that the film thickness is about 5000 Å (FIG. 1 (e)). ). At this stage, a large amount of the low-viscosity resist 16 is applied to the concave portion of the rectangular contact hole 15 and the flat surface of the SiO 2 film 12, but is applied thinly around the upper portion of the rectangular contact hole 15. Becomes
【0020】この状態で110℃、2分間のベークを行
なった後、低粘度のレジスト16をマスクとしてSiO
2 膜12に2回目のエッチング処理を施し、テーパ角を
有するコンタクトホール17を形成し、その後不要とな
った低粘度のレジスト16を除去する(図1(g))
。In this state, after baking at 110 ° C. for 2 minutes, the low-viscosity resist 16 is used as a mask for SiO 2.
The second film 12 is subjected to a second etching process to form a contact hole 17 having a taper angle, and then the unnecessary low-viscosity resist 16 is removed (FIG. 1 (g)).
.
【0021】上記エッチング処理は、CF4 、CHF3
ならびにHe及びArから選んだ1種または2種の混合
ガスを用い、図2に示した装置を使用してRFパワー:
850W、電極間距離:1.0cm、試料温度:−30
℃、圧力500mTorrの条件下で行なった。The above etching treatment is performed by using CF 4 , CHF 3
And one or two mixed gases selected from He and Ar, and using the apparatus shown in FIG.
850 W, distance between electrodes: 1.0 cm, sample temperature: -30
It was carried out under the conditions of a temperature of 500 ° C and a pressure of 500 mTorr.
【0022】図中21は上部電極を、22は下部電極
を、23は高周波電源を、24はガス導入口を、25は
ウエハをそれぞれ示している。In the figure, 21 is an upper electrode, 22 is a lower electrode, 23 is a high frequency power source, 24 is a gas inlet, and 25 is a wafer.
【0023】なお、上記した混合ガスにエッチングガス
としてO2 を添加しても良い。Note that O 2 may be added as an etching gas to the above mixed gas.
【0024】[0024]
【表1】 [Table 1]
【0025】表1は実施例に係る半導体装置のコンタク
トホール形成方法により形成されたコンタクトホール1
7と、従来のウエットエッチングとドライエッチングと
を併用する方法により形成されたコンタクトホールと、
従来の重合膜54を利用する方法により形成されたコン
タクトホールとにおいて、Alスパッタによるカバレッ
ジ、ホール径制御性及び微細加工性を比較し、その結果
を示したものである。Table 1 shows contact holes 1 formed by the method for forming contact holes of the semiconductor device according to the embodiment.
7, and a contact hole formed by a method using both conventional wet etching and dry etching,
The results are shown by comparing the coverage by Al sputtering, the hole diameter controllability, and the fine workability between the contact hole formed by the conventional method using the polymer film 54.
【0026】表1から明らかなように、ウエットエッチ
ングとドライエッチングとを併用する方法による比較例
の場合、微細加工性が非常に悪く、またAlスパッタに
よるカバレッジ及びホール径制御性も悪くなっている。
また、重合膜54を利用する方法による別の比較例の場
合もホール径制御性が非常に悪く、また微細加工性も悪
くなっている。しかし、実施例の場合は、Alスパッタ
によるカバレッジ、微細加工性及びホール径制御性のす
べての点において良好となっていることを確認すること
ができた。As is clear from Table 1, in the case of the comparative example in which the wet etching and the dry etching are used together, the fine workability is very poor, and the coverage and hole diameter controllability by Al sputtering are also poor. .
Also, in the case of another comparative example using the method of using the polymer film 54, the hole diameter controllability is very poor and the fine workability is also poor. However, in the case of the example, it was confirmed that the coverage by Al sputtering, the fine workability, and the hole diameter controllability were all good.
【0027】以上説明したように実施例に係る半導体装
置のコンタクトホール形成方法にあっては、矩形形状の
コンタクトホール15を形成しておき、その後低粘度の
レジスト16を塗布するので、低粘度のレジスト16は
矩形形状のコンタクトホール15の凹部及びSiO2 膜
12平坦面上には多く塗布されるが、ホール上部周辺上
には塗布されにくい。この状態でベークを行ない、その
後にCF4 、CHF3ならびにHe及び/またはArの
混合ガスを用いて矩形形状のコンタクトホール15上部
をエッチングするので、前記ホール上部周辺のSiO2
膜12がエッチングされ、矩形形状のコンタクトホール
15上部にはテーパ角を与えることができながら下部口
径を広げることはなく、カバレッジが良好で微細加工性
及びホール径制御性に優れたテーパ角を有するコンタク
トホール17を形成することができる。As described above, in the method of forming a contact hole of a semiconductor device according to the embodiment, the rectangular contact hole 15 is formed and then the low-viscosity resist 16 is applied. The resist 16 is often applied to the concave portions of the rectangular contact hole 15 and the flat surface of the SiO 2 film 12, but is hard to be applied to the periphery of the upper portion of the hole. Baking is performed in this state, and thereafter, the upper portion of the rectangular contact hole 15 is etched using a mixed gas of CF 4 , CHF 3 and He and / or Ar, so that SiO 2 around the upper portion of the hole is etched.
The film 12 is etched so that the upper portion of the rectangular contact hole 15 can be provided with a taper angle, but the lower diameter is not widened, and the coverage is good and the taper angle is excellent in fine processability and hole diameter controllability. The contact hole 17 can be formed.
【0028】このようなテーパ角を有するコンタクトホ
ール17においては、金属材料の埋め込み特性が良く、
またホール上部周辺でのストレスが少ないため、コンタ
クトホール17部での導通不良や上層配線における断線
を防止することができ、また微細加工性を向上させるこ
とができる。In the contact hole 17 having such a taper angle, the filling property of the metal material is good,
Further, since there is little stress in the vicinity of the upper part of the hole, it is possible to prevent conduction failure in the contact hole 17 part and disconnection in the upper layer wiring, and it is possible to improve fine workability.
【0029】なお、2回目のエッチング処理に用いる混
合ガスにおいては、レジストもエッチングされるように
SiO2 のレジストに対する選択比を低めに設定するこ
とが好ましい。In the mixed gas used for the second etching process, it is preferable to set the selection ratio of SiO 2 to the resist to be low so that the resist is also etched.
【0030】[0030]
【発明の効果】以上詳述したように本発明に係る半導体
装置のコンタクトホール形成方法にあっては、矩形形状
のコンタクトホールを形成しておいた後に低粘度のレジ
ストを高速回転で塗布するので、前記低粘度のレジスト
は前記矩形形状のコンタクトホールの凹部及びSiO2
膜の平坦面上には多く塗布されるが、ホール上部周辺の
前記SiO2 膜上には塗布されにくい。このため、前記
ホール上部周辺の前記SiO2 膜上に薄いレジスト膜を
形成することができる。その後、CF4 、CHF 3 なら
びにHe及び/またはArの混合ガスを用いて前記矩形
形状のコンタクトホール上部をエッチングすることによ
り、前記ホール上部周辺の前記SiO2 膜をエッチング
することができ、前記矩形形状のコンタクトホール上部
にはテーパ角を与えることができながら下部口径を広げ
ることはなく、カバレッジが良好で微細加工性及びホー
ル径制御性、再現性に優れたテーパ角を有するコンタク
トホールを形成することができる。As described above in detail, the semiconductor according to the present invention
The device contact hole formation method has a rectangular shape
After forming the contact hole of
Since the strike is applied at high speed, the low viscosity resist
Is the recess of the rectangular contact hole and SiO 2.2
A large amount is applied on the flat surface of the film, but
SiO2 Difficult to apply on the film. For this reason,
The SiO around the upper part of the hole2 A thin resist film on the film
Can be formed. Then CFFour , CHF 3 Nara
And using a mixed gas of He and / or Ar, the rectangle
By etching the top of the contact hole
The SiO around the hole2 Etching film
Can be above the rectangular contact hole
The lower caliber is widened while giving a taper angle to
Good coverage, fine processability and
Contact with taper angle with excellent controllability and reproducibility
Towholes can be formed.
【0031】このようなテーパ角を有する前記コンタク
トホールにおいては、金属材料の埋め込み特性を良くす
ることができ、また前記ホール上部周辺でのストレスを
少なくすることができるため、前記コンタクトホール部
での導通不良や上層配線における断線を防止することが
でき、また微細加工性を向上させることができる。In the contact hole having such a taper angle, the burying property of the metal material can be improved, and the stress in the periphery of the upper portion of the hole can be reduced, so that the contact hole portion can be reduced. It is possible to prevent conduction failure and disconnection in the upper layer wiring, and improve the fine workability.
【図1】(a)〜(g)は本発明に係る半導体装置のコ
ンタクトホール形成方法の実施例を各工程順に示した模
式的断面図である。1A to 1G are schematic cross-sectional views showing an embodiment of a method for forming a contact hole of a semiconductor device according to the present invention in the order of each step.
【図2】実施例におけるエッチング処理工程に使用され
たエッチング装置を示した概略断面図である。FIG. 2 is a schematic cross-sectional view showing an etching apparatus used in an etching treatment process in an example.
【図3】(a)〜(e)は従来のレジストパターンを用
いたコンタクトホール形成工程を順に示した模式的断面
図である。3A to 3E are schematic cross-sectional views sequentially showing a contact hole forming process using a conventional resist pattern.
【図4】(a)〜(d)は従来のテーパ角の付いたコン
タクトホールを形成する際の各工程を順に示した模式的
断面図である。FIG. 4A to FIG. 4D are schematic cross-sectional views sequentially showing each step in forming a conventional contact hole having a taper angle.
【図5】(a)〜(c)は別の従来例におけるテーパ角
の付いたコンタクトホールを形成する際の各工程を順に
示した模式的断面図である。5A to 5C are schematic cross-sectional views sequentially showing each step in forming a contact hole with a taper angle in another conventional example.
11 基板 12 SiO2 膜 15 矩形形状のコンタクトホール 16 低粘度のレジスト 17 コンタクトホール11 substrate 12 SiO 2 film 15 rectangular contact hole 16 low-viscosity resist 17 contact hole
Claims (1)
トリソグラフィ工程及びエッチング工程により矩形形状
のコンタクトホールを形成し、その後低粘度のレジスト
を塗布し、CF4 、CHF3 ならびにHe及び/または
Arの混合ガスを用いて前記矩形形状のコンタクトホー
ル上部をエッチングし、テーパ角を有するコンタクトホ
ールを形成することを特徴とする半導体装置のコンタク
トホール形成方法。1. A contact hole having a rectangular shape is formed by a photolithography process and an etching process after forming a SiO 2 film on a substrate, and then a low-viscosity resist is applied to CF 4 , CHF 3 and He and / or He and / or A method for forming a contact hole in a semiconductor device, comprising etching the upper portion of the rectangular contact hole using a mixed gas of Ar to form a contact hole having a taper angle.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6381193A JPH06275577A (en) | 1993-03-23 | 1993-03-23 | Method for forming contact hole in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6381193A JPH06275577A (en) | 1993-03-23 | 1993-03-23 | Method for forming contact hole in semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06275577A true JPH06275577A (en) | 1994-09-30 |
Family
ID=13240138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6381193A Pending JPH06275577A (en) | 1993-03-23 | 1993-03-23 | Method for forming contact hole in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06275577A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100236050B1 (en) * | 1996-12-07 | 1999-12-15 | 김영환 | Etching Method of Semiconductor Device |
| US6600225B2 (en) | 2001-06-12 | 2003-07-29 | Oki Electric Industry Co, Ltd. | Semiconductor device with elongated interconnecting member and fabrication method thereof |
| WO2005036244A1 (en) * | 2003-10-09 | 2005-04-21 | Fujitsu Limited | Module for reflection liquid crystal display and its manufacturing method, and reflection liquid crystal display |
| US8846517B2 (en) | 2012-07-06 | 2014-09-30 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
| US9653315B2 (en) | 2008-12-04 | 2017-05-16 | Micron Technology, Inc. | Methods of fabricating substrates |
| US9761457B2 (en) | 2006-07-10 | 2017-09-12 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US10151981B2 (en) | 2008-05-22 | 2018-12-11 | Micron Technology, Inc. | Methods of forming structures supported by semiconductor substrates |
-
1993
- 1993-03-23 JP JP6381193A patent/JPH06275577A/en active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100236050B1 (en) * | 1996-12-07 | 1999-12-15 | 김영환 | Etching Method of Semiconductor Device |
| US6600225B2 (en) | 2001-06-12 | 2003-07-29 | Oki Electric Industry Co, Ltd. | Semiconductor device with elongated interconnecting member and fabrication method thereof |
| US6919265B2 (en) | 2001-06-12 | 2005-07-19 | Oki Electric Industry Co., Ltd. | Semiconductor device with elongated interconnecting member and fabrication method thereof |
| WO2005036244A1 (en) * | 2003-10-09 | 2005-04-21 | Fujitsu Limited | Module for reflection liquid crystal display and its manufacturing method, and reflection liquid crystal display |
| US9761457B2 (en) | 2006-07-10 | 2017-09-12 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US10096483B2 (en) | 2006-07-10 | 2018-10-09 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US10607844B2 (en) | 2006-07-10 | 2020-03-31 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US11335563B2 (en) | 2006-07-10 | 2022-05-17 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US11935756B2 (en) | 2006-07-10 | 2024-03-19 | Lodestar Licensing Group Llc | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US12463044B2 (en) | 2006-07-10 | 2025-11-04 | Lodestar Licensing Group Llc | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US10151981B2 (en) | 2008-05-22 | 2018-12-11 | Micron Technology, Inc. | Methods of forming structures supported by semiconductor substrates |
| US9653315B2 (en) | 2008-12-04 | 2017-05-16 | Micron Technology, Inc. | Methods of fabricating substrates |
| US8846517B2 (en) | 2012-07-06 | 2014-09-30 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4816115A (en) | Process of making via holes in a double-layer insulation | |
| JPS60208838A (en) | Oblique etching method of polyimide | |
| JPS6242537A (en) | Germanium glass spinned on | |
| JPH06275577A (en) | Method for forming contact hole in semiconductor device | |
| JPH0669351A (en) | Manufacture of contact of multilayer metal interconnection structure | |
| JPS607737A (en) | Manufacture of semiconductor device | |
| JP4068190B2 (en) | Multilayer wiring forming method for semiconductor device | |
| JPH0313744B2 (en) | ||
| JP2797854B2 (en) | Method for forming contact hole in semiconductor device | |
| JP2716156B2 (en) | Method for manufacturing semiconductor device | |
| JPH0729886A (en) | Method for forming contact hole in semiconductor device | |
| KR100303779B1 (en) | Method for forming pattern using double photoresist silylation | |
| JPH10214892A (en) | Method for manufacturing semiconductor device | |
| JPH06163482A (en) | Method for forming contact hole in semiconductor device | |
| JPH0231448A (en) | Manufacture of semiconductor device | |
| KR100290466B1 (en) | Method of manufacturing a semiconductor device | |
| JPH08195394A (en) | Wiring forming method for semiconductor device | |
| JPH0817797A (en) | Method for forming contact hole of semiconductor device and method for forming metal wiring pattern | |
| JPH0587973B2 (en) | ||
| JPH0864604A (en) | Method for forming metal wiring pattern of semiconductor device | |
| KR100191709B1 (en) | Method for forming a contact hole of semiconductor device | |
| JPS60121795A (en) | Method of producing multilayer circuit board | |
| JPS59214228A (en) | Manufacture of semiconductor device | |
| JPH05259132A (en) | Manufacture of semiconductor device | |
| JPH07211714A (en) | Method for manufacturing semiconductor device |