JPH06275577A - 半導体装置のコンタクトホール形成方法 - Google Patents
半導体装置のコンタクトホール形成方法Info
- Publication number
- JPH06275577A JPH06275577A JP6381193A JP6381193A JPH06275577A JP H06275577 A JPH06275577 A JP H06275577A JP 6381193 A JP6381193 A JP 6381193A JP 6381193 A JP6381193 A JP 6381193A JP H06275577 A JPH06275577 A JP H06275577A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- resist
- film
- etching
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【構成】 基板１１上にＳｉＯ2 膜１２を形成した後に
フォトリソグラフィ工程及びエッチング工程により矩形
形状のコンタクトホール１５を形成し、その後低粘度の
レジスト１６を塗布し、ＣＦ4 、ＣＨＦ3 ならびにＨｅ
及び／またはＡｒの混合ガスを用いて矩形形状のコンタ
クトホール１５上部をエッチングし、テーパ角を有する
コンタクトホール１７を形成する半導体装置のコンタク
トホール形成方法。 【効果】 矩形形状のコンタクトホール１５上部だけを
エッチングすることににより、テーパ角を有するコンタ
クトホール１７を形成することができるので、カバレッ
ジが良好でコンタクトホール１７部での埋め込み不良に
よる導通不良や上層配線における断線を防止することが
できながら、しかもホール径の制御性及び微細加工性に
優れるという効果を奏する。
フォトリソグラフィ工程及びエッチング工程により矩形
形状のコンタクトホール１５を形成し、その後低粘度の
レジスト１６を塗布し、ＣＦ4 、ＣＨＦ3 ならびにＨｅ
及び／またはＡｒの混合ガスを用いて矩形形状のコンタ
クトホール１５上部をエッチングし、テーパ角を有する
コンタクトホール１７を形成する半導体装置のコンタク
トホール形成方法。 【効果】 矩形形状のコンタクトホール１５上部だけを
エッチングすることににより、テーパ角を有するコンタ
クトホール１７を形成することができるので、カバレッ
ジが良好でコンタクトホール１７部での埋め込み不良に
よる導通不良や上層配線における断線を防止することが
できながら、しかもホール径の制御性及び微細加工性に
優れるという効果を奏する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置のコンタクト
ホール形成方法に関し、より詳細には半導体集積回路製
造過程においてＳｉＯ2 膜をエッチングしてコンタクト
ホールを形成する方法に関する。
ホール形成方法に関し、より詳細には半導体集積回路製
造過程においてＳｉＯ2 膜をエッチングしてコンタクト
ホールを形成する方法に関する。
【０００２】
【従来の技術】従来、半導体装置（半導体集積回路）の
製造において、半導体基板の表面のＳｉＯ2 膜にコンタ
クトホールを形成するためには、フォトリソグラフィと
エッチングを組み合わせた技術が採用されている。フォ
トリソグラフィ技術は、レジストにマスクのパターンを
転写する技術であり、エッチング技術はパターン形成さ
れたレジストをマスクとしてＳｉＯ2 膜を加工する技術
である。
製造において、半導体基板の表面のＳｉＯ2 膜にコンタ
クトホールを形成するためには、フォトリソグラフィと
エッチングを組み合わせた技術が採用されている。フォ
トリソグラフィ技術は、レジストにマスクのパターンを
転写する技術であり、エッチング技術はパターン形成さ
れたレジストをマスクとしてＳｉＯ2 膜を加工する技術
である。
【０００３】一般的なコンタクトホールを形成するため
のフォトリソグラフィ及びエッチング工程を図３に基づ
いて説明する。まず、Ｓｉ基板３１上にＳｉＯ2 膜３２
を形成し、次いで感光性高分子から成るレジスト３３を
塗布し、この後プリベークを行なってレジスト３３中に
含まれる有機溶剤を除去する（図３（ａ））。次に、マ
スクパターン３４を露光によってレジスト３３上に転写
し（図３（ｂ））、その後レジスト３３を現像してマス
クパターン３４に対応するレジスト３３のパターンを形
成する。次に、ポストベークを行ない、レジスト３３中
に含まれる水分を飛ばしてレジスト３３を硬化させ、Ｓ
ｉＯ2 膜３２との密着性を高めておく（図３（ｃ））。
さらに、レジスト３３をマスクとしてＳｉＯ2 膜３２に
エッチング処理を施し、コンタクトホール３５を形成す
る（図３（ｄ））。次に、不要となったレジスト３３を
溶かして除去する（図３（ｅ））。以上のように、（図
３（ａ）〜（ｅ））に示したような５つの主な工程から
一般的なフォトリソグラフィ及びエッチング工程は構成
されていた。
のフォトリソグラフィ及びエッチング工程を図３に基づ
いて説明する。まず、Ｓｉ基板３１上にＳｉＯ2 膜３２
を形成し、次いで感光性高分子から成るレジスト３３を
塗布し、この後プリベークを行なってレジスト３３中に
含まれる有機溶剤を除去する（図３（ａ））。次に、マ
スクパターン３４を露光によってレジスト３３上に転写
し（図３（ｂ））、その後レジスト３３を現像してマス
クパターン３４に対応するレジスト３３のパターンを形
成する。次に、ポストベークを行ない、レジスト３３中
に含まれる水分を飛ばしてレジスト３３を硬化させ、Ｓ
ｉＯ2 膜３２との密着性を高めておく（図３（ｃ））。
さらに、レジスト３３をマスクとしてＳｉＯ2 膜３２に
エッチング処理を施し、コンタクトホール３５を形成す
る（図３（ｄ））。次に、不要となったレジスト３３を
溶かして除去する（図３（ｅ））。以上のように、（図
３（ａ）〜（ｅ））に示したような５つの主な工程から
一般的なフォトリソグラフィ及びエッチング工程は構成
されていた。
【０００４】上記したフォトリソグラフィ及びエッチン
グ工程により形成されるコンタクトホール３５の断面形
状は矩形形状をしているが、デバイスへの応用上、Ｓｉ
Ｏ2膜３２のエッチング後、テーパ角のついた断面形状
を得ることが望ましい場合がある。例えば、多層配線に
おける絶縁膜（ＳｉＯ2 膜）のコンタクトホールの断面
形状をテーパ状とすることにより、上層配線における断
線を防止したり、金属材料の埋め込み特性を改善して導
通不良を防止したりする場合である。このようなテーパ
形状を有するコンタクトホールを得る方法としては、ウ
エットエッチングとドライエッチングとを組み合わせた
方法、重合物をレジストパターンの側壁に堆積させなが
らドライエッチングを行なう方法、エッチング時のマス
ク材として用いるレジストにテーパ角を付けておく方法
などがある。
グ工程により形成されるコンタクトホール３５の断面形
状は矩形形状をしているが、デバイスへの応用上、Ｓｉ
Ｏ2膜３２のエッチング後、テーパ角のついた断面形状
を得ることが望ましい場合がある。例えば、多層配線に
おける絶縁膜（ＳｉＯ2 膜）のコンタクトホールの断面
形状をテーパ状とすることにより、上層配線における断
線を防止したり、金属材料の埋め込み特性を改善して導
通不良を防止したりする場合である。このようなテーパ
形状を有するコンタクトホールを得る方法としては、ウ
エットエッチングとドライエッチングとを組み合わせた
方法、重合物をレジストパターンの側壁に堆積させなが
らドライエッチングを行なう方法、エッチング時のマス
ク材として用いるレジストにテーパ角を付けておく方法
などがある。
【０００５】まず、図４に基づいてウエットエッチング
とドライエッチングとを組み合わせた方法について説明
する。この方法ではまず最初に、Ｓｉ基板４１上にＳｉ
Ｏ2膜４２を形成し、さらにＳｉＯ2 膜４２上に感光性
高分子から成るレジスト４３を塗布する。この後、プリ
ベークを行なってレジスト４３中に含まれる有機溶剤を
除去し、マスク上のパターン（図示せず）を露光によっ
てレジスト４３上に転写してから現像する。次に、ポス
トベークを行なってレジスト４３を硬化させ、下地との
密着性を高めておく（図４（ａ））。さらに、レジスト
４３をマスクとし、例えば１０：１ＢＨＦ溶液（ＨＦ、
ＨＮＯ3 、Ｈ2 Ｏの混合液）を用いたウエットエッチン
グにより、ＳｉＯ2 膜４２の上部に等方的エッチングを
施して面取りを行なう（図４（ｂ））。この後、ドライ
エッチングにより異方的エッチングを施し、ＳｉＯ2 膜
４２に面取りされたパターンを形成する（図４
（ｃ））。次に、不要となったレジスト４３を溶かして
除去する（図４（ｄ））。
とドライエッチングとを組み合わせた方法について説明
する。この方法ではまず最初に、Ｓｉ基板４１上にＳｉ
Ｏ2膜４２を形成し、さらにＳｉＯ2 膜４２上に感光性
高分子から成るレジスト４３を塗布する。この後、プリ
ベークを行なってレジスト４３中に含まれる有機溶剤を
除去し、マスク上のパターン（図示せず）を露光によっ
てレジスト４３上に転写してから現像する。次に、ポス
トベークを行なってレジスト４３を硬化させ、下地との
密着性を高めておく（図４（ａ））。さらに、レジスト
４３をマスクとし、例えば１０：１ＢＨＦ溶液（ＨＦ、
ＨＮＯ3 、Ｈ2 Ｏの混合液）を用いたウエットエッチン
グにより、ＳｉＯ2 膜４２の上部に等方的エッチングを
施して面取りを行なう（図４（ｂ））。この後、ドライ
エッチングにより異方的エッチングを施し、ＳｉＯ2 膜
４２に面取りされたパターンを形成する（図４
（ｃ））。次に、不要となったレジスト４３を溶かして
除去する（図４（ｄ））。
【０００６】次に、重合物をレジストパターンの側壁に
堆積させながらドライエッチングを行なう方法を図５に
基づいて説明する。まず、Ｓｉ基板５１上にＳｉＯ2 膜
５２を形成し、次にレジスト５３を塗布する。この後プ
リベークを行なってレジスト５３中に含まれる有機溶剤
を除去し、マスクパターン（図示せず）を露光によって
レジスト５３上に転写してから現像をする（図５
（ａ））。さらにレジスト５３をマスクとし、ＣＣｌ2
Ｆ2 ／Ｃ2 Ｈ6 混合ガス系を用い、反応性ドライエッチ
ングにより異方的エッチングを行なう。この場合、Ｓｉ
Ｏ2 膜５２がエッチングされると同時に重合物がレジス
ト５３のパターン側壁に堆積して重合膜５４が形成さ
れ、ＳｉＯ2 膜５２にテーパ角を有するパターンを形成
することができる（図５（ｂ））。次に、不要となった
レジスト５３を溶かして除去する（図５（ｃ））。
堆積させながらドライエッチングを行なう方法を図５に
基づいて説明する。まず、Ｓｉ基板５１上にＳｉＯ2 膜
５２を形成し、次にレジスト５３を塗布する。この後プ
リベークを行なってレジスト５３中に含まれる有機溶剤
を除去し、マスクパターン（図示せず）を露光によって
レジスト５３上に転写してから現像をする（図５
（ａ））。さらにレジスト５３をマスクとし、ＣＣｌ2
Ｆ2 ／Ｃ2 Ｈ6 混合ガス系を用い、反応性ドライエッチ
ングにより異方的エッチングを行なう。この場合、Ｓｉ
Ｏ2 膜５２がエッチングされると同時に重合物がレジス
ト５３のパターン側壁に堆積して重合膜５４が形成さ
れ、ＳｉＯ2 膜５２にテーパ角を有するパターンを形成
することができる（図５（ｂ））。次に、不要となった
レジスト５３を溶かして除去する（図５（ｃ））。
【０００７】エッチング時のマスク材として用いられる
レジストにテーパ角を付けておく方法は、現像後のレジ
ストに熱処理を加えることにより、レジストにテーパ角
を付けておき、その後エッチングを施してテーパ角を有
するＳｉＯ2 膜を形成するというものである。
レジストにテーパ角を付けておく方法は、現像後のレジ
ストに熱処理を加えることにより、レジストにテーパ角
を付けておき、その後エッチングを施してテーパ角を有
するＳｉＯ2 膜を形成するというものである。
【０００８】
【発明が解決しようとする課題】上記したウエットエッ
チングとドライエッチングとを併用する方法の場合、レ
ジスト４３とＳｉＯ2 膜４２との密着性が悪いと、レジ
スト４３とＳｉＯ2 膜４２との界面から水平方向にエッ
チング液が染み込み、横方向にエッチングが拡がってし
まう。したがって、再現性、制御性が悪くなるとともに
微細加工上も不利になるという問題があった。
チングとドライエッチングとを併用する方法の場合、レ
ジスト４３とＳｉＯ2 膜４２との密着性が悪いと、レジ
スト４３とＳｉＯ2 膜４２との界面から水平方向にエッ
チング液が染み込み、横方向にエッチングが拡がってし
まう。したがって、再現性、制御性が悪くなるとともに
微細加工上も不利になるという問題があった。
【０００９】また、重合物をレジストパターンの側壁に
堆積させながらドライエッチングを行なう方法の場合、
レジスト５３のパターン側壁に形成される重合膜５４を
利用してＳｉＯ2 膜５２にテーパ角を形成するため、エ
ッチング処理枚数が増加するにつれて、重合膜５４の影
響でエッチングレートの低下が生じ、また再現性、各パ
ターンにおける制御性が悪いという問題点があった。
堆積させながらドライエッチングを行なう方法の場合、
レジスト５３のパターン側壁に形成される重合膜５４を
利用してＳｉＯ2 膜５２にテーパ角を形成するため、エ
ッチング処理枚数が増加するにつれて、重合膜５４の影
響でエッチングレートの低下が生じ、また再現性、各パ
ターンにおける制御性が悪いという問題点があった。
【００１０】さらに、エッチングの際のマスク材として
用いられるレジストにテーパ角を付けておく方法の場
合、レジストに熱処理を施したときに生じる伸縮がパタ
ーン幅、パターン密度の相違に起因して一様に起こら
ず、レジストのテーパ形状に差が生じてしまう。また、
再現性、制御性も悪いという問題点もあった。
用いられるレジストにテーパ角を付けておく方法の場
合、レジストに熱処理を施したときに生じる伸縮がパタ
ーン幅、パターン密度の相違に起因して一様に起こら
ず、レジストのテーパ形状に差が生じてしまう。また、
再現性、制御性も悪いという問題点もあった。
【００１１】本発明はこのような課題に鑑み発明された
ものであって、ステップカバレッジが良好で、微細加工
性及びホール径の制御性、再現性に優れたテーパ角を有
するコンタクトホールを形成することができる形成方法
を提供することを目的としている。
ものであって、ステップカバレッジが良好で、微細加工
性及びホール径の制御性、再現性に優れたテーパ角を有
するコンタクトホールを形成することができる形成方法
を提供することを目的としている。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る半導体装置のコンタクトホール形成方法
は、基板上にＳｉＯ2 膜を形成した後にフォトリソグラ
フィ工程及びエッチング工程により矩形形状のコンタク
トホールを形成し、その後低粘度のレジストを塗布し、
ＣＦ4 、ＣＨＦ3 ならびにＨｅ及び／またはＡｒの混合
ガスを用いて前記矩形形状のコンタクトホール上部をエ
ッチングし、テーパ角を有するコンタクトホールを形成
することを特徴としている。
に本発明に係る半導体装置のコンタクトホール形成方法
は、基板上にＳｉＯ2 膜を形成した後にフォトリソグラ
フィ工程及びエッチング工程により矩形形状のコンタク
トホールを形成し、その後低粘度のレジストを塗布し、
ＣＦ4 、ＣＨＦ3 ならびにＨｅ及び／またはＡｒの混合
ガスを用いて前記矩形形状のコンタクトホール上部をエ
ッチングし、テーパ角を有するコンタクトホールを形成
することを特徴としている。
【００１３】
【作用】上記した半導体装置のコンタクトホール形成方
法によれば、フォトリソグラフィ工程及びエッチング工
程により前記矩形形状のコンタクトホールを形成した
後、１２〜１５ｃｐ（センチポアズ）程度の前記低粘度
のレジストを高速回転で塗布することにより、前記矩形
形状のコンタクトホール凹部及びＳｉＯ2 膜平坦面上に
は厚いレジスト膜が形成される一方、ホール上部周辺の
前記ＳｉＯ2 膜上には薄いレジスト膜が形成される。こ
れは、前記低粘度のレジストが前記矩形形状のコンタク
トホール凹部及び前記ＳｉＯ2 膜平坦部上には溜まりや
すいが、前記ホール上部周辺上には溜りにくいことに起
因する。
法によれば、フォトリソグラフィ工程及びエッチング工
程により前記矩形形状のコンタクトホールを形成した
後、１２〜１５ｃｐ（センチポアズ）程度の前記低粘度
のレジストを高速回転で塗布することにより、前記矩形
形状のコンタクトホール凹部及びＳｉＯ2 膜平坦面上に
は厚いレジスト膜が形成される一方、ホール上部周辺の
前記ＳｉＯ2 膜上には薄いレジスト膜が形成される。こ
れは、前記低粘度のレジストが前記矩形形状のコンタク
トホール凹部及び前記ＳｉＯ2 膜平坦部上には溜まりや
すいが、前記ホール上部周辺上には溜りにくいことに起
因する。
【００１４】この状態でベークを行ない、その後にＣＦ
4 、ＣＨＦ3 ならびにＨｅ及び／またはＡｒの混合ガス
を用いて前記矩形形状のコンタクトホール上部をエッチ
ングをすることにより、前記ホール上部周辺の前記Ｓｉ
Ｏ2 膜がエッチングされ、テーパ角を有するコンタクト
ホールが形成される。
4 、ＣＨＦ3 ならびにＨｅ及び／またはＡｒの混合ガス
を用いて前記矩形形状のコンタクトホール上部をエッチ
ングをすることにより、前記ホール上部周辺の前記Ｓｉ
Ｏ2 膜がエッチングされ、テーパ角を有するコンタクト
ホールが形成される。
【００１５】該コンタクトホールがテーパ角を有するこ
とにより、後工程で前記コンタクトホールにＡｌ（アル
ミニウム）を埋め込んだ場合、前記ホール上部周辺での
ストレスが減り、上層配線における断線が防止される。
また、金属材料の埋め込み特性が良くなり、配線の際の
ステップカバレッジが良好となり、導通不良が防止さ
れ、また微細加工性を向上させることが可能となる。
とにより、後工程で前記コンタクトホールにＡｌ（アル
ミニウム）を埋め込んだ場合、前記ホール上部周辺での
ストレスが減り、上層配線における断線が防止される。
また、金属材料の埋め込み特性が良くなり、配線の際の
ステップカバレッジが良好となり、導通不良が防止さ
れ、また微細加工性を向上させることが可能となる。
【００１６】さらに、基板上にＳｉＯ2 膜を形成した後
にフォトリソグラフィ工程及びエッチング工程により矩
形形状のコンタクトホールを形成し、その後低粘度のレ
ジストを塗布し、ＣＦ4 、ＣＨＦ3 ならびにＨｅ及び／
またはＡｒの混合ガスを用いて前記矩形形状のコンタク
トホール上部をエッチングするので、該コンタクトホー
ル上部にはテーパ角を与えながら下部口径を広げること
はなく、従来のウエットエッチングとドライエッチング
とを併用する方法や重合膜を利用する方法により形成さ
れたコンタクトホールよりもホール径の制御性を向上さ
せることが可能となる。
にフォトリソグラフィ工程及びエッチング工程により矩
形形状のコンタクトホールを形成し、その後低粘度のレ
ジストを塗布し、ＣＦ4 、ＣＨＦ3 ならびにＨｅ及び／
またはＡｒの混合ガスを用いて前記矩形形状のコンタク
トホール上部をエッチングするので、該コンタクトホー
ル上部にはテーパ角を与えながら下部口径を広げること
はなく、従来のウエットエッチングとドライエッチング
とを併用する方法や重合膜を利用する方法により形成さ
れたコンタクトホールよりもホール径の制御性を向上さ
せることが可能となる。
【００１７】
【実施例及び比較例】以下、本発明に係る半導体装置の
コンタクトホール形成方法の実施例及び比較例を図面に
基づいて説明する。図１（ａ）〜（ｇ）は実施例に係る
半導体装置のコンタクトホール形成方法を説明するため
の各工程を示した模式的断面図である。
コンタクトホール形成方法の実施例及び比較例を図面に
基づいて説明する。図１（ａ）〜（ｇ）は実施例に係る
半導体装置のコンタクトホール形成方法を説明するため
の各工程を示した模式的断面図である。
【００１８】まず、基板３１上にＳｉＯ2 膜１２を形成
し、次いで感光性高分子から成るレジスト１３を塗布
し、この後プリベークを行なってレジスト１３中に含ま
れる有機溶剤を除去する（図１（ａ））。次に、マスク
パターン１４を露光によってレジスト１３上に転写し
（図１（ｂ））、その後レジスト１３を現像してマスク
パターン１４に対応するレジスト１３のパターンを形成
する。次に、ポストベークを行ない、レジスト１３中に
含まれる水分を飛ばしてレジスト１３を硬化させ、Ｓｉ
Ｏ2 膜１２との密着性を高めておく（図１（ｃ））。さ
らに、レジスト１３をマスクとしてＳｉＯ2 膜１２に１
回目のエッチング処理を施し、断面形状が矩形形状のコ
ンタクトホール１５を形成する。次に、不要となったレ
ジスト１３を除去する（図１（ｄ））。
し、次いで感光性高分子から成るレジスト１３を塗布
し、この後プリベークを行なってレジスト１３中に含ま
れる有機溶剤を除去する（図１（ａ））。次に、マスク
パターン１４を露光によってレジスト１３上に転写し
（図１（ｂ））、その後レジスト１３を現像してマスク
パターン１４に対応するレジスト１３のパターンを形成
する。次に、ポストベークを行ない、レジスト１３中に
含まれる水分を飛ばしてレジスト１３を硬化させ、Ｓｉ
Ｏ2 膜１２との密着性を高めておく（図１（ｃ））。さ
らに、レジスト１３をマスクとしてＳｉＯ2 膜１２に１
回目のエッチング処理を施し、断面形状が矩形形状のコ
ンタクトホール１５を形成する。次に、不要となったレ
ジスト１３を除去する（図１（ｄ））。
【００１９】この後、矩形形状のコンタクトホール１５
を有するＳｉＯ2 膜１２上に粘度が約１５ｃｐである低
粘度のレジスト１６を膜厚が約５０００Åになるように
スピンコートの回転数を約６０００回転に設定して塗布
する（図１（ｅ））。なおこの段階では、低粘度のレジ
スト１６は矩形形状のコンタクトホール１５の凹部及び
ＳｉＯ2 膜１２平坦面上には多く塗布されるが、矩形形
状のコンタクトホール１５上部周辺には薄く塗布された
状態となる。
を有するＳｉＯ2 膜１２上に粘度が約１５ｃｐである低
粘度のレジスト１６を膜厚が約５０００Åになるように
スピンコートの回転数を約６０００回転に設定して塗布
する（図１（ｅ））。なおこの段階では、低粘度のレジ
スト１６は矩形形状のコンタクトホール１５の凹部及び
ＳｉＯ2 膜１２平坦面上には多く塗布されるが、矩形形
状のコンタクトホール１５上部周辺には薄く塗布された
状態となる。
【００２０】この状態で１１０℃、２分間のベークを行
なった後、低粘度のレジスト１６をマスクとしてＳｉＯ
2 膜１２に２回目のエッチング処理を施し、テーパ角を
有するコンタクトホール１７を形成し、その後不要とな
った低粘度のレジスト１６を除去する（図１（ｇ））
。
なった後、低粘度のレジスト１６をマスクとしてＳｉＯ
2 膜１２に２回目のエッチング処理を施し、テーパ角を
有するコンタクトホール１７を形成し、その後不要とな
った低粘度のレジスト１６を除去する（図１（ｇ））
。
【００２１】上記エッチング処理は、ＣＦ4 、ＣＨＦ3
ならびにＨｅ及びＡｒから選んだ１種または２種の混合
ガスを用い、図２に示した装置を使用してＲＦパワー：
８５０Ｗ、電極間距離：１．０ｃｍ、試料温度：−３０
℃、圧力５００ｍＴｏｒｒの条件下で行なった。
ならびにＨｅ及びＡｒから選んだ１種または２種の混合
ガスを用い、図２に示した装置を使用してＲＦパワー：
８５０Ｗ、電極間距離：１．０ｃｍ、試料温度：−３０
℃、圧力５００ｍＴｏｒｒの条件下で行なった。
【００２２】図中２１は上部電極を、２２は下部電極
を、２３は高周波電源を、２４はガス導入口を、２５は
ウエハをそれぞれ示している。
を、２３は高周波電源を、２４はガス導入口を、２５は
ウエハをそれぞれ示している。
【００２３】なお、上記した混合ガスにエッチングガス
としてＯ2 を添加しても良い。
としてＯ2 を添加しても良い。
【００２４】
【表１】
【００２５】表１は実施例に係る半導体装置のコンタク
トホール形成方法により形成されたコンタクトホール１
７と、従来のウエットエッチングとドライエッチングと
を併用する方法により形成されたコンタクトホールと、
従来の重合膜５４を利用する方法により形成されたコン
タクトホールとにおいて、Ａｌスパッタによるカバレッ
ジ、ホール径制御性及び微細加工性を比較し、その結果
を示したものである。
トホール形成方法により形成されたコンタクトホール１
７と、従来のウエットエッチングとドライエッチングと
を併用する方法により形成されたコンタクトホールと、
従来の重合膜５４を利用する方法により形成されたコン
タクトホールとにおいて、Ａｌスパッタによるカバレッ
ジ、ホール径制御性及び微細加工性を比較し、その結果
を示したものである。
【００２６】表１から明らかなように、ウエットエッチ
ングとドライエッチングとを併用する方法による比較例
の場合、微細加工性が非常に悪く、またＡｌスパッタに
よるカバレッジ及びホール径制御性も悪くなっている。
また、重合膜５４を利用する方法による別の比較例の場
合もホール径制御性が非常に悪く、また微細加工性も悪
くなっている。しかし、実施例の場合は、Ａｌスパッタ
によるカバレッジ、微細加工性及びホール径制御性のす
べての点において良好となっていることを確認すること
ができた。
ングとドライエッチングとを併用する方法による比較例
の場合、微細加工性が非常に悪く、またＡｌスパッタに
よるカバレッジ及びホール径制御性も悪くなっている。
また、重合膜５４を利用する方法による別の比較例の場
合もホール径制御性が非常に悪く、また微細加工性も悪
くなっている。しかし、実施例の場合は、Ａｌスパッタ
によるカバレッジ、微細加工性及びホール径制御性のす
べての点において良好となっていることを確認すること
ができた。
【００２７】以上説明したように実施例に係る半導体装
置のコンタクトホール形成方法にあっては、矩形形状の
コンタクトホール１５を形成しておき、その後低粘度の
レジスト１６を塗布するので、低粘度のレジスト１６は
矩形形状のコンタクトホール１５の凹部及びＳｉＯ2 膜
１２平坦面上には多く塗布されるが、ホール上部周辺上
には塗布されにくい。この状態でベークを行ない、その
後にＣＦ4 、ＣＨＦ3ならびにＨｅ及び／またはＡｒの
混合ガスを用いて矩形形状のコンタクトホール１５上部
をエッチングするので、前記ホール上部周辺のＳｉＯ2
膜１２がエッチングされ、矩形形状のコンタクトホール
１５上部にはテーパ角を与えることができながら下部口
径を広げることはなく、カバレッジが良好で微細加工性
及びホール径制御性に優れたテーパ角を有するコンタク
トホール１７を形成することができる。
置のコンタクトホール形成方法にあっては、矩形形状の
コンタクトホール１５を形成しておき、その後低粘度の
レジスト１６を塗布するので、低粘度のレジスト１６は
矩形形状のコンタクトホール１５の凹部及びＳｉＯ2 膜
１２平坦面上には多く塗布されるが、ホール上部周辺上
には塗布されにくい。この状態でベークを行ない、その
後にＣＦ4 、ＣＨＦ3ならびにＨｅ及び／またはＡｒの
混合ガスを用いて矩形形状のコンタクトホール１５上部
をエッチングするので、前記ホール上部周辺のＳｉＯ2
膜１２がエッチングされ、矩形形状のコンタクトホール
１５上部にはテーパ角を与えることができながら下部口
径を広げることはなく、カバレッジが良好で微細加工性
及びホール径制御性に優れたテーパ角を有するコンタク
トホール１７を形成することができる。
【００２８】このようなテーパ角を有するコンタクトホ
ール１７においては、金属材料の埋め込み特性が良く、
またホール上部周辺でのストレスが少ないため、コンタ
クトホール１７部での導通不良や上層配線における断線
を防止することができ、また微細加工性を向上させるこ
とができる。
ール１７においては、金属材料の埋め込み特性が良く、
またホール上部周辺でのストレスが少ないため、コンタ
クトホール１７部での導通不良や上層配線における断線
を防止することができ、また微細加工性を向上させるこ
とができる。
【００２９】なお、２回目のエッチング処理に用いる混
合ガスにおいては、レジストもエッチングされるように
ＳｉＯ2 のレジストに対する選択比を低めに設定するこ
とが好ましい。
合ガスにおいては、レジストもエッチングされるように
ＳｉＯ2 のレジストに対する選択比を低めに設定するこ
とが好ましい。
【００３０】
【発明の効果】以上詳述したように本発明に係る半導体
装置のコンタクトホール形成方法にあっては、矩形形状
のコンタクトホールを形成しておいた後に低粘度のレジ
ストを高速回転で塗布するので、前記低粘度のレジスト
は前記矩形形状のコンタクトホールの凹部及びＳｉＯ2
膜の平坦面上には多く塗布されるが、ホール上部周辺の
前記ＳｉＯ2 膜上には塗布されにくい。このため、前記
ホール上部周辺の前記ＳｉＯ2 膜上に薄いレジスト膜を
形成することができる。その後、ＣＦ4 、ＣＨＦ 3 なら
びにＨｅ及び／またはＡｒの混合ガスを用いて前記矩形
形状のコンタクトホール上部をエッチングすることによ
り、前記ホール上部周辺の前記ＳｉＯ2 膜をエッチング
することができ、前記矩形形状のコンタクトホール上部
にはテーパ角を与えることができながら下部口径を広げ
ることはなく、カバレッジが良好で微細加工性及びホー
ル径制御性、再現性に優れたテーパ角を有するコンタク
トホールを形成することができる。
装置のコンタクトホール形成方法にあっては、矩形形状
のコンタクトホールを形成しておいた後に低粘度のレジ
ストを高速回転で塗布するので、前記低粘度のレジスト
は前記矩形形状のコンタクトホールの凹部及びＳｉＯ2
膜の平坦面上には多く塗布されるが、ホール上部周辺の
前記ＳｉＯ2 膜上には塗布されにくい。このため、前記
ホール上部周辺の前記ＳｉＯ2 膜上に薄いレジスト膜を
形成することができる。その後、ＣＦ4 、ＣＨＦ 3 なら
びにＨｅ及び／またはＡｒの混合ガスを用いて前記矩形
形状のコンタクトホール上部をエッチングすることによ
り、前記ホール上部周辺の前記ＳｉＯ2 膜をエッチング
することができ、前記矩形形状のコンタクトホール上部
にはテーパ角を与えることができながら下部口径を広げ
ることはなく、カバレッジが良好で微細加工性及びホー
ル径制御性、再現性に優れたテーパ角を有するコンタク
トホールを形成することができる。
【００３１】このようなテーパ角を有する前記コンタク
トホールにおいては、金属材料の埋め込み特性を良くす
ることができ、また前記ホール上部周辺でのストレスを
少なくすることができるため、前記コンタクトホール部
での導通不良や上層配線における断線を防止することが
でき、また微細加工性を向上させることができる。
トホールにおいては、金属材料の埋め込み特性を良くす
ることができ、また前記ホール上部周辺でのストレスを
少なくすることができるため、前記コンタクトホール部
での導通不良や上層配線における断線を防止することが
でき、また微細加工性を向上させることができる。
【図１】（ａ）〜（ｇ）は本発明に係る半導体装置のコ
ンタクトホール形成方法の実施例を各工程順に示した模
式的断面図である。
ンタクトホール形成方法の実施例を各工程順に示した模
式的断面図である。
【図２】実施例におけるエッチング処理工程に使用され
たエッチング装置を示した概略断面図である。
たエッチング装置を示した概略断面図である。
【図３】（ａ）〜（ｅ）は従来のレジストパターンを用
いたコンタクトホール形成工程を順に示した模式的断面
図である。
いたコンタクトホール形成工程を順に示した模式的断面
図である。
【図４】（ａ）〜（ｄ）は従来のテーパ角の付いたコン
タクトホールを形成する際の各工程を順に示した模式的
断面図である。
タクトホールを形成する際の各工程を順に示した模式的
断面図である。
【図５】（ａ）〜（ｃ）は別の従来例におけるテーパ角
の付いたコンタクトホールを形成する際の各工程を順に
示した模式的断面図である。
の付いたコンタクトホールを形成する際の各工程を順に
示した模式的断面図である。
１１ 基板 １２ ＳｉＯ2 膜 １５ 矩形形状のコンタクトホール １６ 低粘度のレジスト １７ コンタクトホール
Claims (1)
- 【請求項１】 基板上にＳｉＯ2 膜を形成した後にフォ
トリソグラフィ工程及びエッチング工程により矩形形状
のコンタクトホールを形成し、その後低粘度のレジスト
を塗布し、ＣＦ4 、ＣＨＦ3 ならびにＨｅ及び／または
Ａｒの混合ガスを用いて前記矩形形状のコンタクトホー
ル上部をエッチングし、テーパ角を有するコンタクトホ
ールを形成することを特徴とする半導体装置のコンタク
トホール形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6381193A JPH06275577A (ja) | 1993-03-23 | 1993-03-23 | 半導体装置のコンタクトホール形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6381193A JPH06275577A (ja) | 1993-03-23 | 1993-03-23 | 半導体装置のコンタクトホール形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06275577A true JPH06275577A (ja) | 1994-09-30 |
Family
ID=13240138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6381193A Pending JPH06275577A (ja) | 1993-03-23 | 1993-03-23 | 半導体装置のコンタクトホール形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06275577A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100236050B1 (ko) * | 1996-12-07 | 1999-12-15 | 김영환 | 반도체소자의 식각방법 |
| US6600225B2 (en) | 2001-06-12 | 2003-07-29 | Oki Electric Industry Co, Ltd. | Semiconductor device with elongated interconnecting member and fabrication method thereof |
| WO2005036244A1 (ja) * | 2003-10-09 | 2005-04-21 | Fujitsu Limited | 反射型液晶表示装置用モジュールとその製造方法、及び反射型液晶表示装置 |
| US8846517B2 (en) | 2012-07-06 | 2014-09-30 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
| US9653315B2 (en) | 2008-12-04 | 2017-05-16 | Micron Technology, Inc. | Methods of fabricating substrates |
| US9761457B2 (en) | 2006-07-10 | 2017-09-12 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US10151981B2 (en) | 2008-05-22 | 2018-12-11 | Micron Technology, Inc. | Methods of forming structures supported by semiconductor substrates |
-
1993
- 1993-03-23 JP JP6381193A patent/JPH06275577A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100236050B1 (ko) * | 1996-12-07 | 1999-12-15 | 김영환 | 반도체소자의 식각방법 |
| US6600225B2 (en) | 2001-06-12 | 2003-07-29 | Oki Electric Industry Co, Ltd. | Semiconductor device with elongated interconnecting member and fabrication method thereof |
| US6919265B2 (en) | 2001-06-12 | 2005-07-19 | Oki Electric Industry Co., Ltd. | Semiconductor device with elongated interconnecting member and fabrication method thereof |
| WO2005036244A1 (ja) * | 2003-10-09 | 2005-04-21 | Fujitsu Limited | 反射型液晶表示装置用モジュールとその製造方法、及び反射型液晶表示装置 |
| US9761457B2 (en) | 2006-07-10 | 2017-09-12 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US10096483B2 (en) | 2006-07-10 | 2018-10-09 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US10607844B2 (en) | 2006-07-10 | 2020-03-31 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US11335563B2 (en) | 2006-07-10 | 2022-05-17 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US11935756B2 (en) | 2006-07-10 | 2024-03-19 | Lodestar Licensing Group Llc | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US12463044B2 (en) | 2006-07-10 | 2025-11-04 | Lodestar Licensing Group Llc | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US10151981B2 (en) | 2008-05-22 | 2018-12-11 | Micron Technology, Inc. | Methods of forming structures supported by semiconductor substrates |
| US9653315B2 (en) | 2008-12-04 | 2017-05-16 | Micron Technology, Inc. | Methods of fabricating substrates |
| US8846517B2 (en) | 2012-07-06 | 2014-09-30 | Micron Technology, Inc. | Methods of forming a pattern on a substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4816115A (en) | Process of making via holes in a double-layer insulation | |
| JPS60208838A (ja) | ポリイミドの傾斜エツチング法 | |
| JPS6242537A (ja) | スピンオンしたゲルマニウムガラス | |
| JPH06275577A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| JP4068190B2 (ja) | 半導体装置の多層配線形成方法 | |
| JPH0313744B2 (ja) | ||
| JP2797854B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH0729886A (ja) | 半導体装置のコンタクトホール形成方法 | |
| KR100303779B1 (ko) | 실리레이션된 이중 감광막을 이용한 패턴 형성 방법 | |
| JPH10214892A (ja) | 半導体装置の製造方法 | |
| JPH06163482A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH0231448A (ja) | 半導体装置の製造方法 | |
| KR100290466B1 (ko) | 반도체소자의 제조방법 | |
| JPH08195394A (ja) | 半導体装置の配線形成方法 | |
| JPH0817797A (ja) | 半導体装置のコンタクトホール形成方法及びメタル配線パターン形成方法 | |
| JPH0587973B2 (ja) | ||
| JPH0864604A (ja) | 半導体装置のメタル配線パターン形成方法 | |
| KR100191709B1 (ko) | 미세 콘택홀의 형성방법 | |
| JPS60121795A (ja) | 多層配線板の製造方法 | |
| JPS59214228A (ja) | 半導体装置の製造方法 | |
| JPH05259132A (ja) | 半導体装置の製造方法 | |
| JPH07211714A (ja) | 半導体装置の製造方法 |