JPH06276044A - 交流結合回路 - Google Patents
交流結合回路Info
- Publication number
- JPH06276044A JPH06276044A JP5273559A JP27355993A JPH06276044A JP H06276044 A JPH06276044 A JP H06276044A JP 5273559 A JP5273559 A JP 5273559A JP 27355993 A JP27355993 A JP 27355993A JP H06276044 A JPH06276044 A JP H06276044A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- coupling circuit
- output terminal
- field effect
- connection node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008878 coupling Effects 0.000 title claims abstract description 65
- 238000010168 coupling process Methods 0.000 title claims abstract description 65
- 238000005859 coupling reaction Methods 0.000 title claims abstract description 65
- 230000005669 field effect Effects 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 27
- 238000010586 diagram Methods 0.000 description 5
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 3
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 3
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 3
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 3
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 3
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/004—Capacitive coupling circuits not otherwise provided for
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/60—Substation equipment, e.g. for use by subscribers including speech amplifiers
- H04M1/6025—Substation equipment, e.g. for use by subscribers including speech amplifiers implemented as integrated speech networks
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Networks Using Active Elements (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】
【目的】 全ての素子がモノリシックに集積化される交
流結合回路を得る。 【構成】 入力端子ＶINと出力端子ＶOUTの間に第１の
容量性素子Ｃ１を接続し、第２の容量性素子Ｃ２と第１
の抵抗性素子Ｒ１を直列に接続した後に前記第１の容量
性素子と並列に接続し、そして前記出力端子と基準端子
ＶREFの間で第３の容量性素子Ｃ３及び第２の抵抗性素
子Ｒ２を並列に接続することにより、交流結合回路１０
を構成した。
流結合回路を得る。 【構成】 入力端子ＶINと出力端子ＶOUTの間に第１の
容量性素子Ｃ１を接続し、第２の容量性素子Ｃ２と第１
の抵抗性素子Ｒ１を直列に接続した後に前記第１の容量
性素子と並列に接続し、そして前記出力端子と基準端子
ＶREFの間で第３の容量性素子Ｃ３及び第２の抵抗性素
子Ｒ２を並列に接続することにより、交流結合回路１０
を構成した。
Description
【０００１】
【産業上の利用分野】この発明は、交流結合回路、特に
電話回線に有用であるような交流結合回路に関するもの
である。
電話回線に有用であるような交流結合回路に関するもの
である。
【０００２】
【従来の技術】多くの伝送系回路は、回路外からの外部
信号と回路内の種々のノードの基準点との間の直流非両
立性の問題を除くために、外界への交流結合を必要とす
る。交流結合回路は、直流信号を阻止することに加え
て、興味ある周波数帯で影響されない交流信号を通すこ
とが望ましい（その周波数帯での一定の減衰が許容され
得る）。交流結合回路の伝達関数は、従って原点で１つ
以上のゼロを有する高域通過型にしばしば選ばれる。電
話回線の場合には、興味ある周波数帯は３００Ｈzで始
まる。従って、電話回線における交流結合回路は、興味
ある周波数帯で無視し得るエラーを持つために、３００
Ｈzよりもかなり低い（通常、１Ｈzに近い）ポールを有
する。
信号と回路内の種々のノードの基準点との間の直流非両
立性の問題を除くために、外界への交流結合を必要とす
る。交流結合回路は、直流信号を阻止することに加え
て、興味ある周波数帯で影響されない交流信号を通すこ
とが望ましい（その周波数帯での一定の減衰が許容され
得る）。交流結合回路の伝達関数は、従って原点で１つ
以上のゼロを有する高域通過型にしばしば選ばれる。電
話回線の場合には、興味ある周波数帯は３００Ｈzで始
まる。従って、電話回線における交流結合回路は、興味
ある周波数帯で無視し得るエラーを持つために、３００
Ｈzよりもかなり低い（通常、１Ｈzに近い）ポールを有
する。
【０００３】外部要素を使用せず、異なる電話会社の仕
様と一致する交流結合回路の有効性は、安価で信頼でき
る新しいスピーチ回路の開発にとって重要な状態であ
る。現在の解決策は、モノリシック集積回路と組み合せ
て交流結合回路外部の個別素子を使用することである。
例えば、１Ｈz程度の周波数のポールがある伝達関数を
有する交流結合回路は、その代表的な例ではμＦの数十
倍の外部コンデンサ及びキロオームの十倍の内部抵抗に
て実施される。そのような外部素子を使用すると、信頼
性が低下し且つコストが上昇する。更に、或る場合の交
流結合は集積回路の内部ブロック間で実施される。その
ような場合に、外部素子の他に、２本の別なピンもま
た、交流結合回路に接続するために必要になる。とにか
く、外部コンデンサの存在は、回路をターンオンする
際、外部コンデンサに短時間で定常状態電圧を得るため
には少なくとも２〜３ミリアンペアの充電々流が必要で
あるという点で別な欠点を持っている。
様と一致する交流結合回路の有効性は、安価で信頼でき
る新しいスピーチ回路の開発にとって重要な状態であ
る。現在の解決策は、モノリシック集積回路と組み合せ
て交流結合回路外部の個別素子を使用することである。
例えば、１Ｈz程度の周波数のポールがある伝達関数を
有する交流結合回路は、その代表的な例ではμＦの数十
倍の外部コンデンサ及びキロオームの十倍の内部抵抗に
て実施される。そのような外部素子を使用すると、信頼
性が低下し且つコストが上昇する。更に、或る場合の交
流結合は集積回路の内部ブロック間で実施される。その
ような場合に、外部素子の他に、２本の別なピンもま
た、交流結合回路に接続するために必要になる。とにか
く、外部コンデンサの存在は、回路をターンオンする
際、外部コンデンサに短時間で定常状態電圧を得るため
には少なくとも２〜３ミリアンペアの充電々流が必要で
あるという点で別な欠点を持っている。
【０００４】
【発明の要約】この発明の目的は、全ての素子がモノリ
シックに集積化される交流結合回路を提供することであ
る。この発明の他の目的は、伝達関数中の位相差が大巾
に低減され且つ優れた精度を有する“高域通過”動作を
確保することである。
シックに集積化される交流結合回路を提供することであ
る。この発明の他の目的は、伝達関数中の位相差が大巾
に低減され且つ優れた精度を有する“高域通過”動作を
確保することである。
【０００５】これらの目的は、入力端子と出力端子の間
に接続された第１の容量性素子と、第１の抵抗性素子と
直列に接続されて第１の直列ＲＣ回路（この第１の直列
ＲＣ回路は前記第１の容量性素子と並列に接続されて入
力ＲＣアドミタンスを形成する）を形成する第２の容量
性素子と、前記出力端子と基準端子の間で並列接続され
て並列ＲＣ回路を形成する第３の容量性素子及び第２の
抵抗性素子とを備えた交流結合回路によって達成され
る。
に接続された第１の容量性素子と、第１の抵抗性素子と
直列に接続されて第１の直列ＲＣ回路（この第１の直列
ＲＣ回路は前記第１の容量性素子と並列に接続されて入
力ＲＣアドミタンスを形成する）を形成する第２の容量
性素子と、前記出力端子と基準端子の間で並列接続され
て並列ＲＣ回路を形成する第３の容量性素子及び第２の
抵抗性素子とを備えた交流結合回路によって達成され
る。
【０００６】この発明の他の実施例は、少なくとも１個
の入力端子及び１個の出力端子、並びに基準電位に接続
する少なくとも第１及び第２の基準端子を有する交流結
合回路であって、互いに直列に接続されると共に、それ
ぞれ前記入力端子と前記出力端子の間、前記出力端子と
前記第１の基準端子の間に接続された第１及び第２の容
量性素子と、第３の容量性素子、並びに前記入力端子と
前記出力端子の間でそれぞれのソース及びドレインを介
して第１の接続ノードにて前記第３の容量性素子と直列
に接続された第１及び第２の電界効果トランジスタと、
前記出力端子と前記第２の基準端子の間でそれぞれのソ
ース及びドレインを介して第２の接続ノードにて互いに
直列に接続された第３及び第４の電界効果トランジスタ
とを備え、前記第１及び第２の接続ノードの各々が容量
性素子を介して前記第１の基準端子に接続され、そして
前記第１ないし第４の電界効果トランジスタのゲートが
重複しない２つの位相を有する制御信号源に接続される
ようになっている交流結合回路を含む。
の入力端子及び１個の出力端子、並びに基準電位に接続
する少なくとも第１及び第２の基準端子を有する交流結
合回路であって、互いに直列に接続されると共に、それ
ぞれ前記入力端子と前記出力端子の間、前記出力端子と
前記第１の基準端子の間に接続された第１及び第２の容
量性素子と、第３の容量性素子、並びに前記入力端子と
前記出力端子の間でそれぞれのソース及びドレインを介
して第１の接続ノードにて前記第３の容量性素子と直列
に接続された第１及び第２の電界効果トランジスタと、
前記出力端子と前記第２の基準端子の間でそれぞれのソ
ース及びドレインを介して第２の接続ノードにて互いに
直列に接続された第３及び第４の電界効果トランジスタ
とを備え、前記第１及び第２の接続ノードの各々が容量
性素子を介して前記第１の基準端子に接続され、そして
前記第１ないし第４の電界効果トランジスタのゲートが
重複しない２つの位相を有する制御信号源に接続される
ようになっている交流結合回路を含む。
【０００７】この発明の更に他の実施例では、少なくと
も１個の入力端子及び１個の出力端子、並びに基準電位
に接続するための第１及び第２の基準端子を有する交流
結合回路であって、前記出力端子に接続された第１の接
続ノードにて互いに直列に接続されると共に、それぞれ
前記入力端子と前記出力端子の間、前記出力端子と前記
第１の基準端子の間に接続された第１、第２の容量性素
子と、利得１の交流インターフェイス回路手段であっ
て、その入力端子及び出力端子を有し、前記交流インタ
ーフェイス回路手段入力端子が前記第１の接続ノードに
接続されたものと、第２の接続ノードにて互いに直列に
接続されると共に、前記出力端子と前記第１の基準端子
の間で前記第２の容量性素子と並列に接続された第３及
び第４の容量性素子と、第３の接続ノードにてそれぞれ
のソース及びドレインにより互いに直列に接続されると
共に、前記第２の接続ノードと前記交流インターフェイ
ス回路手段出力端子の間に接続された少なくとも第１及
び第２の電界効果トランジスタと、第４の接続ノードに
てそれぞれのソース及びドレインにより互いに直列に接
続されると共に、前記出力端子と前記第２の基準端子の
間に接続された第３及び第４の電界効果トランジスタと
を備え、前記第３、第４の接続ノードがそれぞれ第５、
第６の容量性素子を介して前記第１の基準端子に接続さ
れ、そして前記第１ないし第４の電界効果トランジスタ
のゲートが重複しない２つの位相を有する制御信号発生
器に接続されるようになっている交流結合回路を含む。
も１個の入力端子及び１個の出力端子、並びに基準電位
に接続するための第１及び第２の基準端子を有する交流
結合回路であって、前記出力端子に接続された第１の接
続ノードにて互いに直列に接続されると共に、それぞれ
前記入力端子と前記出力端子の間、前記出力端子と前記
第１の基準端子の間に接続された第１、第２の容量性素
子と、利得１の交流インターフェイス回路手段であっ
て、その入力端子及び出力端子を有し、前記交流インタ
ーフェイス回路手段入力端子が前記第１の接続ノードに
接続されたものと、第２の接続ノードにて互いに直列に
接続されると共に、前記出力端子と前記第１の基準端子
の間で前記第２の容量性素子と並列に接続された第３及
び第４の容量性素子と、第３の接続ノードにてそれぞれ
のソース及びドレインにより互いに直列に接続されると
共に、前記第２の接続ノードと前記交流インターフェイ
ス回路手段出力端子の間に接続された少なくとも第１及
び第２の電界効果トランジスタと、第４の接続ノードに
てそれぞれのソース及びドレインにより互いに直列に接
続されると共に、前記出力端子と前記第２の基準端子の
間に接続された第３及び第４の電界効果トランジスタと
を備え、前記第３、第４の接続ノードがそれぞれ第５、
第６の容量性素子を介して前記第１の基準端子に接続さ
れ、そして前記第１ないし第４の電界効果トランジスタ
のゲートが重複しない２つの位相を有する制御信号発生
器に接続されるようになっている交流結合回路を含む。
【０００８】
【実施例】この発明に係る交流結合回路の特色や利点
は、添付図面に一例として示された実施例についての以
下の詳しい説明から明らかになるだろう。大体同じ周波
数にてダブレット（doublet）すなわちポール（pole）
及びゼロ（zero）を適当に導入することにより位相差を
かなり低減できる、すなわち位相を等しくすることがで
きる伝達関数を提供するようになっている交流結合回路
１０が図１に示されている。この交流結合回路１０は、
入力端子ＶINと出力端子ＶOUTの間に接続されたコンデ
ンサＣ１を備えている。
は、添付図面に一例として示された実施例についての以
下の詳しい説明から明らかになるだろう。大体同じ周波
数にてダブレット（doublet）すなわちポール（pole）
及びゼロ（zero）を適当に導入することにより位相差を
かなり低減できる、すなわち位相を等しくすることがで
きる伝達関数を提供するようになっている交流結合回路
１０が図１に示されている。この交流結合回路１０は、
入力端子ＶINと出力端子ＶOUTの間に接続されたコンデ
ンサＣ１を備えている。
【０００９】このコンデンサＣ１と並列に、コンデンサ
Ｃ２及び抵抗Ｒ１から成る直列ＲＣ回路ＲＣ１が接続さ
れている。コンデンサＣ３及び抵抗Ｒ２は、互いに並列
に接続された上で、出力端子ＶOU Tと基準端子ＶREF（基
準電位例えばアース電位に接続するための）の間に接続
されている。
Ｃ２及び抵抗Ｒ１から成る直列ＲＣ回路ＲＣ１が接続さ
れている。コンデンサＣ３及び抵抗Ｒ２は、互いに並列
に接続された上で、出力端子ＶOU Tと基準端子ＶREF（基
準電位例えばアース電位に接続するための）の間に接続
されている。
【００１０】周波数ｆｅが交流結合回路１０の高域通過
モードにおける興味のある信号帯の下端である場合に、
交流結合回路１０の伝達関数中の最大エラーＥは、
モードにおける興味のある信号帯の下端である場合に、
交流結合回路１０の伝達関数中の最大エラーＥは、
【００１１】Ｅ＝［Ｈ(∞)−Ｈ(ｆe)］／Ｈ(∞)
【００１２】である。ただし、Ｈ(∞)は高い周波数（理
想的には無限周波数）における交流結合回路１０の伝達
関数の値であり、そしてＨ(ｆe)は周波数ｆeにての伝達
関数の値である。エラーＥは原点でのゼロの存在及び周
波数ｆ１にての第１ポールによる。当業者によって容易
に認識されるように、図１の交流結合回路１０は周波数
ｆ２にて局部化されるポール／ゼロ・ダブレットを導入
する。周波数ｆ２は、第１ポールの周波数ｆ１より高い
が周波数ｆeよりも低く選ばれる。電話回線の場合は周
波数ｆeがその代表的な例では３００Ｈzである。
想的には無限周波数）における交流結合回路１０の伝達
関数の値であり、そしてＨ(ｆe)は周波数ｆeにての伝達
関数の値である。エラーＥは原点でのゼロの存在及び周
波数ｆ１にての第１ポールによる。当業者によって容易
に認識されるように、図１の交流結合回路１０は周波数
ｆ２にて局部化されるポール／ゼロ・ダブレットを導入
する。周波数ｆ２は、第１ポールの周波数ｆ１より高い
が周波数ｆeよりも低く選ばれる。電話回線の場合は周
波数ｆeがその代表的な例では３００Ｈzである。
【００１３】ポール／ゼロ・ダブレットが無い場合に
０.３％よりも小さいエラーを得るためには、周波数ｆ
１を１Ｈzより低くすべきである。他方、この発明に従
って周波数ｆ１とｆeの間の周波数ｆ２にてダブレット
を導入することにより周波数ｆ１よりも高い周波数ｆ
１’の第１ポールを有する同じエラーを得ることができ
る。例えば、もしダブレットの周波数ｆ２を５０Ｈzに
選び、ダブレット距離ｄを０.２にすれば（ただし、ｄ
＝ｆo−ｆp，ｆoはゼロの周波数であり、そしてｆpはダ
ブレットのポールの周波数である。）、０.３％のエラ
ーは１０Ｈzの、第１ポールの周波数ｆ１’で得ること
ができる。
０.３％よりも小さいエラーを得るためには、周波数ｆ
１を１Ｈzより低くすべきである。他方、この発明に従
って周波数ｆ１とｆeの間の周波数ｆ２にてダブレット
を導入することにより周波数ｆ１よりも高い周波数ｆ
１’の第１ポールを有する同じエラーを得ることができ
る。例えば、もしダブレットの周波数ｆ２を５０Ｈzに
選び、ダブレット距離ｄを０.２にすれば（ただし、ｄ
＝ｆo−ｆp，ｆoはゼロの周波数であり、そしてｆpはダ
ブレットのポールの周波数である。）、０.３％のエラ
ーは１０Ｈzの、第１ポールの周波数ｆ１’で得ること
ができる。
【００１４】従って、この発明に係る交流結合回路１０
（その伝達関数がポール／ゼロ・ダブレットを含む）で
は、伝達関数の第１ポールを、ダブレットの無い回路に
比べて１０倍高い周波数の方へシフトできる。この発明
に係る交流結合回路は、従って、第１ポールの周波数ｆ
１のそのようなシフトが集積回路による実施を提供する
シリコン面積を大巾に節約するので、モノリシックに充
分集積化される。実際、図１に示された交流結合回路の
集積化はコンデンサ切り換え技術を使ってもっと好都合
に実施できる。コンデンサ切り換え技術は、大きな値の
時定数及び良い精度を提供するための実行可能な方法で
ある。
（その伝達関数がポール／ゼロ・ダブレットを含む）で
は、伝達関数の第１ポールを、ダブレットの無い回路に
比べて１０倍高い周波数の方へシフトできる。この発明
に係る交流結合回路は、従って、第１ポールの周波数ｆ
１のそのようなシフトが集積回路による実施を提供する
シリコン面積を大巾に節約するので、モノリシックに充
分集積化される。実際、図１に示された交流結合回路の
集積化はコンデンサ切り換え技術を使ってもっと好都合
に実施できる。コンデンサ切り換え技術は、大きな値の
時定数及び良い精度を提供するための実行可能な方法で
ある。
【００１５】図２は、コンデンサ切り換え形態で実施で
きるこの発明の交流結合回路の回路図を示す。この交流
結合回路は、図１に示したものと違って、電話型の用途
に固有のものであるので、２個の別々の基準端子ＶREF1
及びＶREF2（基準電位に接続するための）を提供する。
しかしながら、これら基準端子ＶREF1及びＶREF2は両方
共同じ基準電位例えばアース電位に接続され得る。交流
結合回路１０’は２個のコンデンサＣ１及びＣ２を備
え、これらはそれぞれ入力端子ＶINと出力端子ＶOUTの
間、この出力端子ＶOUTと第１の基準端子ＶRE F1（第１
の基準電位に接続するための）の間に接続されている。
互いに直列に接続されると共にコンデンサＣ１と並列に
接続されるのは、コンデンサＣ３並びに２個の電界効果
トランジスタＭ１及びＭ２である。
きるこの発明の交流結合回路の回路図を示す。この交流
結合回路は、図１に示したものと違って、電話型の用途
に固有のものであるので、２個の別々の基準端子ＶREF1
及びＶREF2（基準電位に接続するための）を提供する。
しかしながら、これら基準端子ＶREF1及びＶREF2は両方
共同じ基準電位例えばアース電位に接続され得る。交流
結合回路１０’は２個のコンデンサＣ１及びＣ２を備
え、これらはそれぞれ入力端子ＶINと出力端子ＶOUTの
間、この出力端子ＶOUTと第１の基準端子ＶRE F1（第１
の基準電位に接続するための）の間に接続されている。
互いに直列に接続されると共にコンデンサＣ１と並列に
接続されるのは、コンデンサＣ３並びに２個の電界効果
トランジスタＭ１及びＭ２である。
【００１６】他の２個の電界効果トランジスタＭ３及び
Ｍ４は出力端子ＶOUTと第２の基準端子ＶREF2（第２の
基準電位に接続するための）の間に接続されている。ト
ランジスタＭ１とＭ２の間の接続ノードＮ１２、トラン
ジスタＭ３とＭ４の間の接続ノードＮ３４は、それぞれ
コンデンサＣＳ１，ＣＳ２を介して第１の基準端子に接
続されている。
Ｍ４は出力端子ＶOUTと第２の基準端子ＶREF2（第２の
基準電位に接続するための）の間に接続されている。ト
ランジスタＭ１とＭ２の間の接続ノードＮ１２、トラン
ジスタＭ３とＭ４の間の接続ノードＮ３４は、それぞれ
コンデンサＣＳ１，ＣＳ２を介して第１の基準端子に接
続されている。
【００１７】コンデンサ切り換え技術により、各トラン
ジスタ対Ｍ１及びＭ２，Ｍ３及びＭ４のゲートＧ１及び
Ｇ２，Ｇ３及びＧ４には、制御信号発生器（図示しな
い）によって発生されて時間相が重複しない制御信号Ｆ
１及びＦ２が印加される。これら制御信号は、クロック
信号とも呼ばれ、通常、電話用では６４kＨzの周波数に
ある。代表的な容量値はＣ１＝３０pＦ，Ｃ２＝６０p
Ｆ，Ｃ３＝２０pＦ、そしてＣＳ１＝ＣＳ２＝１００pＦ
である。周波数の整合は周知のコンデンサ切り換え技術
を使用して行える。その上、入力／出力利得値の精度は
高い容量を使用して改善できる。
ジスタ対Ｍ１及びＭ２，Ｍ３及びＭ４のゲートＧ１及び
Ｇ２，Ｇ３及びＧ４には、制御信号発生器（図示しな
い）によって発生されて時間相が重複しない制御信号Ｆ
１及びＦ２が印加される。これら制御信号は、クロック
信号とも呼ばれ、通常、電話用では６４kＨzの周波数に
ある。代表的な容量値はＣ１＝３０pＦ，Ｃ２＝６０p
Ｆ，Ｃ３＝２０pＦ、そしてＣＳ１＝ＣＳ２＝１００pＦ
である。周波数の整合は周知のコンデンサ切り換え技術
を使用して行える。その上、入力／出力利得値の精度は
高い容量を使用して改善できる。
【００１８】図２の交流結合回路１０’で実際に出会う
問題は、トランジスタＭ１及びＭ２にコンデンサＣ３を
通して、入力端子ＶINでの入力信号が印加され、これが
興味ある周波数帯の入力信号に対する短絡を呈すること
である。このため、入力端子ＶINに印加された入力信号
は、コンデンサＣ３とトランジスタＭ１の間の接続ノー
ドＮaに転送される。従って、この接続ノードＮaは、広
いダイナミック・レンジを有し且つその適正動作のため
に高いクロック電圧の使用を必要とする。別な問題は、
ターンオン時に接続ノードＮaが入力端子ＶINでの入力
信号の最高電圧（１２Ｖ）程高い電圧に達し、この電圧
が一般に５Ｖの最高動作電圧を持つ代表的なＭＯＳ素子
では受け入れられないである。
問題は、トランジスタＭ１及びＭ２にコンデンサＣ３を
通して、入力端子ＶINでの入力信号が印加され、これが
興味ある周波数帯の入力信号に対する短絡を呈すること
である。このため、入力端子ＶINに印加された入力信号
は、コンデンサＣ３とトランジスタＭ１の間の接続ノー
ドＮaに転送される。従って、この接続ノードＮaは、広
いダイナミック・レンジを有し且つその適正動作のため
に高いクロック電圧の使用を必要とする。別な問題は、
ターンオン時に接続ノードＮaが入力端子ＶINでの入力
信号の最高電圧（１２Ｖ）程高い電圧に達し、この電圧
が一般に５Ｖの最高動作電圧を持つ代表的なＭＯＳ素子
では受け入れられないである。
【００１９】図３は、集積面積を少し増すだけで上述し
た問題を解決するこの発明の交流結合回路を示す回路図
である。図２のものにくらべて、利得１の交流インター
フェイス回路手段ＢはコンデンサＣ３に代り、別なコン
デンサＣ３’は出力端子ＶOUTとトランジスタ対Ｍ１，
Ｍ２間の接続ノードＮ１２との間に接続される。図３の
交流結合回路１０”は、更に、出力端子ＶOUTと第１の
基準端子ＶREF1の間でコンデンサＣ３’と直列に接続さ
れたコンデンサＣ４を備える。トランジスタ対Ｍ１，Ｍ
２は、ここではコンデンサＣ３，Ｃ４間の接続ノードＮ
bに接続されている。
た問題を解決するこの発明の交流結合回路を示す回路図
である。図２のものにくらべて、利得１の交流インター
フェイス回路手段ＢはコンデンサＣ３に代り、別なコン
デンサＣ３’は出力端子ＶOUTとトランジスタ対Ｍ１，
Ｍ２間の接続ノードＮ１２との間に接続される。図３の
交流結合回路１０”は、更に、出力端子ＶOUTと第１の
基準端子ＶREF1の間でコンデンサＣ３’と直列に接続さ
れたコンデンサＣ４を備える。トランジスタ対Ｍ１，Ｍ
２は、ここではコンデンサＣ３，Ｃ４間の接続ノードＮ
bに接続されている。
【００２０】これら新規な解決策の利点は、全てのＭＯ
Ｓ素子に、ここではコンデンサＣ１，Ｃ２間の接続ノー
ドＮcでの電圧よりも低い電圧が印加されることであ
る。Ｃ１＝（１／３）Ｃ２を使えば、接続ノードＮcで
の信号は入力端子ＶINでの信号の大体１／４である。そ
の結果、トランジスタＭ１及びＭ２，Ｍ３及びＭ４のゲ
ートをドライブするクロック信号に必要とされるダイナ
ミック・レンジは大巾に低減される。更に、ターンオン
時、入力端子ＶINでの入力信号によりトランジスタＭ１
及びＭ２，Ｍ３及びＭ４にかかるソース／ドレイン電圧
は容量分圧器のせいで１／４に低下される。従って、入
力端子ＶINでの入力信号のダイナミック・レンジを１２
Ｖまで制限する（例えばツェナーダイオードを使うこと
により）と、接続ノードＮcでのダイナミック・レンジ
は４３Ｖにセットされ得る。この電圧はＭＯＳトランジ
スタの仕様に合致する。
Ｓ素子に、ここではコンデンサＣ１，Ｃ２間の接続ノー
ドＮcでの電圧よりも低い電圧が印加されることであ
る。Ｃ１＝（１／３）Ｃ２を使えば、接続ノードＮcで
の信号は入力端子ＶINでの信号の大体１／４である。そ
の結果、トランジスタＭ１及びＭ２，Ｍ３及びＭ４のゲ
ートをドライブするクロック信号に必要とされるダイナ
ミック・レンジは大巾に低減される。更に、ターンオン
時、入力端子ＶINでの入力信号によりトランジスタＭ１
及びＭ２，Ｍ３及びＭ４にかかるソース／ドレイン電圧
は容量分圧器のせいで１／４に低下される。従って、入
力端子ＶINでの入力信号のダイナミック・レンジを１２
Ｖまで制限する（例えばツェナーダイオードを使うこと
により）と、接続ノードＮcでのダイナミック・レンジ
は４３Ｖにセットされ得る。この電圧はＭＯＳトランジ
スタの仕様に合致する。
【００２１】上述して図示した交流結合回路は、この発
明の範囲から逸脱しない限り変更できることを理解され
たい。
明の範囲から逸脱しない限り変更できることを理解され
たい。
【図１】この発明の交流結合回路の一実施例を示す回路
図である。
図である。
【図２】コンデンサ切り換え式の交流結合回路を示す回
路図である。
路図である。
【図３】コンデンサ切り換え式の改良した交流結合回路
を示す回路図である。
を示す回路図である。
１０，１０’，１０” 交流結合回路 ＶIN 入力端子 ＶOUT 出力端子 ＶREF 基準端子 Ｃ１ 第１の容量性素子 Ｃ２ 第２の容量性素子 Ｃ３ 第３の容量性素子 Ｒ１ 第１の抵抗性素子 Ｒ２ 第２の抵抗性素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リナルド・カステロ イタリア国、20043 アルコーレ、ヴィ ア・ゴルジ 13
Claims (13)
- 【請求項１】 少なくとも１個の入力端子及び１個の出
力端子、並びに基準電位に接続するための少なくとも１
個の端子を有する交流結合回路において、 前記入力端子と前記出力端子の間に接続された第１の容
量性素子と、 互いに直列に接続され且つ前記第１の容量性素子と並列
に接続された第２の容量性素子及び第１の抵抗性素子
と、 前記出力端子と基準電位に接続するための前記端子との
間で互いに並列に接続された第３の容量性素子及び第２
の抵抗性素子と、 を備えたことを特徴とする交流結合回路。 - 【請求項２】 同じ周波数にてポール及びゼロのある伝
達関数を有し、第１ポールと興味ある周波数帯の間に設
けられて前記第１ポールによって生じられた位相差を補
償するための結合回路が使用されることを特徴とする交
流結合且つ直流非結合方法。 - 【請求項３】 少なくとも１個の入力端子及び１個の出
力端子、並びに基準電位に接続する少なくとも第１及び
第２の基準端子を有する交流結合回路において、 互いに直列に接続されると共に、それぞれ前記入力端子
と前記出力端子の間、前記出力端子と前記第１の基準端
子の間に接続された第１及び第２の容量性素子と、 第３の容量性素子、並びに前記入力端子と前記出力端子
の間でそれぞれのソース及びドレインを介して前記第３
の容量性素子と直列に接続された第１及び第２の電界効
果トランジスタと、 前記出力端子と前記第２の基準端子の間でそれぞれのソ
ース及びドレインを介して互いに直列に接続された第３
及び第４の電界効果トランジスタと、 を備え、 前記第１の電界効果トランジスタと前記第２の電界効果
トランジスタの間の接続ノード、前記第３の電界効果ト
ランジスタと前記第４の電界効果トランジスタの間の接
続ノードが容量性素子を介して前記第１の基準端子に接
続され、そして前記第１、第２、第３及び第４の電界効
果トランジスタのゲートが重複しない２つの位相を有す
る制御信号源に接続されるようになっていることを特徴
とする交流結合回路。 - 【請求項４】 前記容量性素子が回路自体にモノリシッ
クに集積される請求項３の交流結合回路。 - 【請求項５】 前記第１及び第４の電界効果トランジス
タが第１位相の制御信号によって駆動されるようになっ
ており、前記第２及び第３の電界効果トランジスタが第
２位相の制御信号によって駆動されるようになってお
り、そして前記第１位相と前記第２位相が重複しない請
求項４の交流結合回路。 - 【請求項６】 少なくとも１個の入力端子及び１個の出
力端子、並びに基準電位に接続するための第１及び第２
の基準端子を有する交流結合回路において、 前記出力端子に接続された第１の接続ノードにて互いに
直列に接続されると共に、それぞれ前記入力端子と前記
出力端子の間、前記出力端子と前記第１の基準端子の間
に接続された第１、第２の容量性素子と、 利得１の交流インターフェイス回路手段であって、その
入力端子及び出力端子を有し、前記交流インターフェイ
ス回路手段入力端子が前記第１の接続ノードに接続され
たものと、 第２の接続ノードにて互いに直列に接続されると共に、
前記出力端子と前記第１の基準端子の間で前記第２の容
量性素子と並列に接続された第３及び第４の容量性素子
と、 第３の接続ノードにてそれぞれのソース及びドレインに
より互いに直列に接続されると共に、前記第２の接続ノ
ードと前記交流インターフェイス回路手段出力端子の間
に接続された少なくとも第１及び第２の電界効果トラン
ジスタと、 第４の接続ノードにてそれぞれのソース及びドレインに
より互いに直列に接続されると共に、前記出力端子と前
記第２の基準端子の間に接続された第３及び第４の電界
効果トランジスタと、 を備え、 前記第３、第４の接続ノードがそれぞれ第５、第６の容
量性素子を介して前記第１の基準端子に接続され、そし
て前記第１ないし第４の電界効果トランジスタのゲート
が重複しない２つの位相を有する制御信号発生器に接続
されるようになっていることを特徴とする交流結合回
路。 - 【請求項７】 前記容量性素子が回路自体にモノリシッ
クに集積される請求項６の交流結合回路。 - 【請求項８】 前記第１及び第４の電界効果トランジス
タは、前記第２及び第３の電界効果トランジスタを駆動
する制御信号の位相と重複しない位相を持つ制御信号に
よって駆動されることを特徴とする請求項７の交流結合
回路。 - 【請求項９】 入力信号の第１部分を興味ある周波数帯
の電話回線へ結合しながら、前記入力信号の、直流信号
を含む第２部分を阻止するためのモノリシックに集積化
された交流結合回路であって、 前記入力信号を受けるための入力端子と、 基準端子と、 前記入力端子と前記基準端子の間に接続され、前記興味
ある周波数帯よりも低い第１周波数の第１ポール及び前
記第１周波数と前記興味ある周波数帯の間の第２周波数
のポール／ゼロ・ダブレットを生じるための回路素子
と、 この回路素子に接続され、前記入力信号の第２部分を取
り出せる出力端子と、 を備えた交流結合回路。 - 【請求項１０】 前記回路素子は、 複数個の集積化された容量性素子と、 或る接続ノードにて一緒に接続され、前記容量性素子の
少なくとも１個に接続された一対のＭＯＳ電界効果トラ
ンジスタと、 を含む請求項９の交流結合回路。 - 【請求項１１】 前記一対のＭＯＳ電界効果トランジス
タが利得１の交流インターフェイス回路手段によって前
記入力端子に接続される請求項１０の交流結合回路。 - 【請求項１２】 前記出力端子が前記複数個のうちの２
個の容量性素子間の接続ノードに接続され、前記２個の
容量性素子が前記接続ノードにて直列に接続され、そし
てこれら直列接続された２個の容量性素子が前記入力端
子と前記基準端子の間に接続される請求項１１の交流結
合回路。 - 【請求項１３】 興味ある周波数帯にて交流結合を行う
が、直流結合を行わない方法であって、交流結合される
が直流結合されるべきでない信号を結合回路に入力し、
この結合回路が第１周波数の第１ポールのある伝達関数
を有し、この第１ポールが前記興味のある周波数帯の位
相差並びに第２ポール及びゼロを導入し、これら第２ポ
ール及びゼロの各々が第２周波数にあり、この第２周波
数が前記第１ポールに関連した第１周波数と前記興味あ
る周波数帯の間に在って前記第１ポールによって生じら
れた位相差を補償する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT92830603.4 | 1992-10-30 | ||
| EP92830603A EP0594922B1 (en) | 1992-10-30 | 1992-10-30 | AC integrated coupler with phase equalizer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06276044A true JPH06276044A (ja) | 1994-09-30 |
Family
ID=8212196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5273559A Pending JPH06276044A (ja) | 1992-10-30 | 1993-11-01 | 交流結合回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5610564A (ja) |
| EP (1) | EP0594922B1 (ja) |
| JP (1) | JPH06276044A (ja) |
| DE (1) | DE69229734T2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3914917A1 (fr) * | 2019-01-22 | 2021-12-01 | Stmicroelectronics Sa | Procédé et dispositif de détection de phase d'un signal via un coupleur hybride, utilisant une phase de référence |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3114117A (en) * | 1960-05-20 | 1963-12-10 | Bell Telephone Labor Inc | Tunable rc oscillator |
| DE2064517A1 (de) * | 1970-12-30 | 1972-07-13 | Siemens Ag | Tiefpaßschaltung für elektrische Schwingungen |
| US4801888A (en) * | 1988-02-29 | 1989-01-31 | Maxim Integrated Products | Programmable, universal filter with self biasing |
-
1992
- 1992-10-30 DE DE69229734T patent/DE69229734T2/de not_active Expired - Fee Related
- 1992-10-30 EP EP92830603A patent/EP0594922B1/en not_active Expired - Lifetime
-
1993
- 1993-10-20 US US08/140,233 patent/US5610564A/en not_active Expired - Lifetime
- 1993-11-01 JP JP5273559A patent/JPH06276044A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE69229734D1 (de) | 1999-09-09 |
| EP0594922A1 (en) | 1994-05-04 |
| DE69229734T2 (de) | 2000-03-02 |
| US5610564A (en) | 1997-03-11 |
| EP0594922B1 (en) | 1999-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2328056A1 (en) | Low-dropout linear regulator (LDO), method for providing an LDO and method for operating an LDO | |
| US11201617B1 (en) | Local interconnect network (LIN) driver circuit | |
| EP0669717A1 (en) | Comparator capable of preventing large noise voltage | |
| JPS63157515A (ja) | フィルター回路 | |
| JPH0119653B2 (ja) | ||
| JPH08335881A (ja) | 相補型電流源回路 | |
| US4647865A (en) | Parasitic insensitive switched capacitor input structure for a fully differential operational amplifier | |
| US5854567A (en) | Low loss integrated circuit with reduced clock swing | |
| JPH06276044A (ja) | 交流結合回路 | |
| KR19980018571A (ko) | 전자 회로 및 저항기 네트워크 | |
| US6809580B2 (en) | Switched capacitor filter circuit and method of fabricating the same | |
| US5204982A (en) | Method and apparatus for digital switching of fm signals with reduced crosstalk | |
| JP3972601B2 (ja) | レベルシフト回路 | |
| KR100280492B1 (ko) | 적분기 입력회로 | |
| JPS6378612A (ja) | レベルシフト回路 | |
| US11405037B2 (en) | Driver circuit of voltage translator | |
| US6928176B2 (en) | Switching circuit built in IC for earphone and loudspeaker of portable information device | |
| JP2001339275A (ja) | フィルタ回路とこれを用いた検波回路 | |
| JP3149832B2 (ja) | 半導体スイッチ回路 | |
| CN114731154B (zh) | 降低电磁干扰的有源滤波器 | |
| SU1676065A1 (ru) | Операционный усилитель на КМОП транзисторах | |
| KR200329902Y1 (ko) | 휴대용 정보 장치의 이어폰 및 라우드스피커에 사용되는ｉｃ 내장 스위칭 회로 | |
| US7138869B2 (en) | Amplifier circuit | |
| JP2004007529A (ja) | スイッチトキャパシタフィルタ回路およびその製造方法 | |
| JP2024027354A (ja) | 増幅回路 |