JPH06276077A - リセット回路 - Google Patents

Abstract

(57)【要約】 【構成】 リセット回路を、電子回路をリセットするリ
セットパルス発生部(1)と、電子回路の電源電圧の低下
を検出して電子回路をリセットする再リセット部(4)
と、この再リセット部(4) のリセット動作を所望時に抑
制する再リセット抑制部(2) を含み構成する。更には、
前記再リセット抑制部(2) の電源が、他回路の電源と別
電源となっており、且つ他回路との接続が電気接続によ
らない構成とする。 【効果】 動作中に再リセットが好ましく無い場合或い
は再リセットが不要な場合等にのみ再リセットを抑止す
ることができ、適切な抑止期間の設定を行うことにより
例えば貴重なデータが消失する等の不都合を回避するこ
とができる。他の期間には、有効に再リセット機能を活
用することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電気機器用のリセット
回路に関し、主としてマイクロプロセッサ等を利用した
電子回路に適用され電源電圧の低下による再リセット機
能を有したリセット回路に関する。

【０００２】

【従来の技術】各種の電子機器に於いて、機器を初期状
態とするために動作開始時等にリセット信号を発生（初
期リセット）するリセット回路が使用されている。この
初期リセット以外にも、特に高い信頼性を要求される電
子機器においては、動作中にも機器の電源電圧が低下し
て（主として短時間のもの：瞬停）電子回路が異常とな
り暴走する前にリセットをかける機能（再リセット機
能）が付加されることがある。

【０００３】図２、図３の各ブロック図は、従来のこの
様な電源電圧低下検出回路（瞬停検出回路）を備えたリ
セット回路の例を示しており、それぞれは交流電源を用
いた機器の場合、直流電源を用いた機器の場合を示して
いる。

【０００４】図２において、５は機器に供給される交流
電源（例えば商用電源ＡＣ１００Ｖ）を降圧整流して、
直流の例えば５Ｖを作りだす降圧整流部である。直流５
Ｖの出力は、後述する電源電圧低下検出回路４Ａ、リセ
ットパルス発生部１、電子回路へと供給される。この降
圧整流部５からは降圧のみされた交流６・３Ｖも出力さ
れていて後述する電源電圧低下検出回路４Ａに入力され
ている。

【０００５】リセットパルス発生部１は、電子機器の初
動時にリセット信号を発生する（パワーオンリセット）
とともに、機器動作中でも電源電圧が低下した場合には
電源電圧低下検出回路４Ａからの出力によりリセット信
号を発生する（再リセット）。電源電圧低下検出回路４
Ａは、入力されているＡＣ６．３Ｖを監視し、瞬停等の
電源電圧の低下があると検出信号を送出し、これにより
リセットパルス発生部１はリセット信号を発生し電子回
路を再リセットする。これにより、既述した電子機器の
瞬停による暴走等が回避される。

【０００６】図３においては直流５Ｖの出力は、電圧監
視用ＩＣ（電源電圧低下検出）４Ｂ、リセットパルス発
生部１、電子回路の他部へと供給される。図２の場合と
略同様で、電圧監視用ＩＣ４Ｂは、電源電圧を監視し、
電源電圧の低下があると検出信号を送出し、これにより
リセットパルス発生部１はリセット信号を発生し電子回
路を再リセットする。こうして、やはり電子機器の電源
電圧低下による暴走等が防止される。

【０００７】上述のような、従来の（再リセット機能付
きの）リセット回路においては、いずれも電源投入から
電源遮断までの動作中は常に電源を監視し続け、低下が
あれば再リセットを行ってしまう。

【０００８】ところで、瞬停等を監視してリセットをか
けることは、多くの場合に有効であるが、状況によって
は問題を引き起こすことがある。例えば、動作過程で極
めて重要な処理をしており処理の中断が機器の他の部分
の暴走につながる場合や、貴重なデータが消失する可能
性がある場合等がこれに相当する。

【０００９】このような場合には、処理を続行する方が
完全な結果を得られなくとも被害を最小限に止めること
ができ、全体をリセットしてしまうよりも好結果とな
る。勿論、上述したような場合を除き、稼働時間の大部
分では、瞬停に対応してリセットをかけ暴走を防止する
ほうが有用であることは言うまでもない。

【００１０】以上述べた問題点以外にも、上述したよう
な従来の初期リセット（パワーオンリセット）以外にも
適宜に再リセットをかけるように構成したリセット回路
では、ノイズ等により再リセット動作をしてしまう不都
合があり、再リセット回路部のノイズマージンを高める
ことが要求されていた。

【００１１】

【発明が解決しようとする課題】本願発明は、上述した
ように従来の瞬停等に対応して再リセット動作をするリ
セット回路の画一的な機能では、機器の動作状態によっ
ては重大な不具合が生じてしまうという問題点を解決す
るためになされたもので、機器の動作状態に応じてリセ
ット回路の動作を所定時間だけ抑制する機能を付加した
リセット回路を提案するものである。併せて、特に再リ
セット動作のノイズマージンが高いリセット回路を提案
することも目的とする。

【００１２】

【課題を解決するための手段】上記課題を解決するため
に本願第一の発明では、リセット回路を、電子回路をリ
セットするリセットパルス発生部と、電子回路の電源電
圧の低下を検出して電子回路をリセットする再リセット
部と、この再リセット部のリセット動作を所望時に抑制
する再リセット抑制部を具備した構成とする。

【００１３】また本願第二の発明では、上述のリセット
回路において、前記再リセット抑制部の電源が、他回路
の電源と別電源となっており、且つ他回路との接続が電
気接続によらない構成とする。

【００１４】

【作用】本願第一発明では、電子回路の使用状態や処理
段階によって再リセットが不適当な期間には、再リセッ
ト抑制部の作用により、再リセット部の動作が抑制さ
れ、たとい電源電圧の低下等があっても、再リセット動
作を行わない。

【００１５】また、本願第二発明では、再リセット抑制
部が他部と電気的に絶縁されているから、各部のノイズ
の影響を受けることがなく、確実に所定動作を行い、シ
ステムの信頼性が向上する。

【００１６】

【実施例】以下、本願発明を添附図面に沿って詳細に説
明する。図１は、本願両発明の一実施例を示すリセット
回路のブロック図を示している。この電源電圧低下検出
機能（瞬停検出機能）を備えたリセット回路は、リセッ
トパルス発生部１及び再リセット部４、再リセット抑制
部及び制御部３を有している。

【００１７】実施例においても、リセットパルス発生部
１は、前述の従来の回路と同様に、電子機器の初動時に
リセット信号を発生する（パワーオンリセット）ととも
に、機器動作中でも電源電圧が低下した場合には原則的
には、再リセット抑制部２を介した電源電圧低下検出回
路４からの出力によりリセット信号を発生する（再リセ
ット）。

【００１８】再リセット部４（電圧低下検出回路）は、
既述した電源電圧低下検出回路４Ａ（図２）や電圧監視
用ＩＣ：４Ｂ（図３）と略同等のもので、電子回路へ供
給されている電源電圧（直流５Ｖ）を監視し、瞬停等の
電源電圧の低下があると検出信号を送出する。ただし、
この検出信号は実施例では再リセット抑制部２に入力さ
れている。なお、直流電源は交流から変換したものであ
って良い。

【００１９】再リセット抑制部２は、再リセット部４の
出力が接続されており制御部３からの入力に応じて再リ
セット部４からの出力信号をリセットパルス発生部１へ
と伝達したり、伝達しないように適宜に構成される。な
お、制御部３は、再リセット信号を有効とする期間（状
態）を限定するために設けられている。

【００２０】また、再リセット抑制部２の入力端及び出
力端はフォトカプラ２Ａと２Ｂにより他部と接続されて
いて、電気的絶縁がされている。即ち、入力側では再リ
セット部４の出力はフォトカプラ２Ａの発光ダイオード
Ｄ２１を駆動し、また出力側ではフォトカプラ２Ｂのフ
ォトトランジスタＴＲ２９の端子がリセットパルス発生
部１に接続されていて、所謂カレントループインタフェ
ースで構成され低電流で信号を伝達する。なお、制御の
ため接続される制御部３の電源は電子回路等の電源とは
別電源とする。このように、再リセット抑制部の電源が
他回路の電源と別電源となっており、且つ他の回路との
接続が電気接続によらない構成により、再リセット抑制
回路２のノイズ等に対するマージンを高め誤動作を防止
している。

【００２１】実施例では、制御部３からの直流電圧印下
により、フォトカプラ２ＡのフォトトランジスタＴＲ２
２そしてフォトカプラ２Ｂの発光ダイオードＤ２８を駆
動するＴＲ２７及び回路各部が動作するようになってお
り、従って制御部３からの電圧印下（抑制信号ＯＦＦ）
時には、再リセット部４が信号を発生すればこの信号は
再リセット抑制部２を介してリセットパルス発生部１に
入力（伝達）され、これによりリセットパルス発生部１
はリセット信号を発生し電子回路を再リセットし、瞬停
による電子機器の暴走等が回避される。

【００２２】一方、制御部３からの直流電圧印下が無け
れば（抑制信号ＯＮ）、再リセット抑制部の各部が不動
作状態となるから、再リセット部４が信号を発生しても
この信号はリセットパルス発生部１に伝達されず、従っ
て、仮に瞬停等が有ってもリセットパルス発生部１が電
子回路を再リセットすることは抑止され、電子回路の処
理は続行され、貴重なデータ等が失われる等の不都合を
回避できる。

【００２３】制御部３により決定されるリセット抑止期
間は電子機器のプログラムによりコントロールされ、例
えば重要な計算を開始した場合には計算が終了するまで
再リセットを抑止する、または重要なデータを取り込ん
だ場合には必要処理が完了するまで再リセットを抑止す
る、或るいは管理下で行われる電源の切り換えにより瞬
停の発生が予定される場合にこれによる再リセットを抑
止する等々の所望の場合にのみ所定期間だけ再リセット
抑止を行い、他の期間には再リセットを許可し冒頭にて
述べた本来の電源電圧低下等の暴走を再リセットするこ
とにより防止する。

【００２４】実施例では、信号の抑止には周知の各種回
路を用いることができ、要は、外部からの制御入力によ
り再リセットパルスの伝達を抑止できる回路網であれば
良い。また、フォトカプラを用いて信号経路の電気絶縁
を行ったがリレーを用いる等適宜の手法によって電気絶
縁を達成して良い。なお、制御部３は制御信号として電
力を供給するものであるから、適宜電源に制御可能な接
点を介して接続する構成でも良い。

【００２５】

【発明の効果】以上説明したように、本願発明のリセッ
ト回路は、電子回路の電源電圧の低下を検出して電子回
路をリセットする再リセット部の再リセット動作を抑制
するための再リセット抑制部を有しているので、動作中
でも電源電圧の低下があれば一律に再リセットを行って
しまう不都合はなく、再リセットが好ましく無い場合或
いは再リセットが不要な場合等にのみ再リセットを抑止
することができ、適切な抑止期間の設定を行うことによ
り例えばシステムが重要な処理をしており処理の中断が
機器の他の部分の暴走を引き起こしたり、貴重なデータ
が消失する等の不都合を回避することが可能となる。勿
論、これ以外の期間には、有効に再リセット機能を活用
することができる。

【００２６】また、本願第二発明によれば、上記発明の
再リセット抑制部の電源が他回路部の電源と別電源とな
っており、且つ他の回路との接続が電気接続によらない
構成であるから、上述した効果に加えて再リセット抑制
部のノイズマージンが高く、従ってノイズ等により再リ
セット動作をしてしまう不都合が防止できる。

【図面の簡単な説明】

【図１】本願発明のリセット回路の一実施例を示すブロ
ック図である。

【図２】従来のリセット回路の一例を示すブロック図で
ある。

【図３】従来のリセット回路の他の例を示すブロック図
である。

【符号の説明】

（１）…リセットパルス発生部、 （２）…再リセット抑制部、 （３）…制御部、 （４）…再リセット部。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 電子回路をリセットするリセットパルス
   発生部(1) と、 電子回路の電源電圧の低下を検出して電子回路をリセッ
   トする再リセット部(4) と、 この再リセット部(4) のリセット動作を所望時に抑制す
   る再リセット抑制部(2) を有するリセット回路。
2. 【請求項２】 前記再リセット抑制部(2) の電源が、他
   回路の電源と別電源となっており、且つ他回路との接続
   が電気接続によらないことを特徴とする請求項１に記載
   のリセット回路。