JPH06276495A - テレビジョン信号変換装置 - Google Patents

Abstract

(57)【要約】 【目的】表示形態を切り換えても画面が乱れることな
く、調整や製造面で有利であり、集積回路内部のクロッ
ク周波数を低くし、製造面での優位とメモリ容量を低減
でるようにする。 【構成】同期信号発生手段１３は高品位テレビジョン信
号に同期した内部クロックを発生し、２次元内挿フィル
タ１４は高品位テレビジョン信号の内挿処理で走査線数
の低減を得、この出力はラインバッファメモリ３１で、
書き込み、読み出し制御され走査線数変換された後、遅
延回路３４で１サンプル分遅延され、時間軸変換装置１
５に供給される。装置１５はフィールドバッファメモリ
１６の書き込み制御、読み出し制御により入力信号の時
間軸変換を行いその出力は遅延回路３５で表示形態の水
平周波数に応じかつ内部クロックを分周して作成した読
み出しクロックでサンプリングされ、標準テレビジョン
信号として出力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、標準テレビジョン信
号の走査線数及びアスペクト比とは異なる走査線数及び
アスペクト比を有する高品位テレビジョン信号を標準テ
レビジョン信号に、または高品位テレビジョン信号と走
査線数が異なりアスペクト比が等しいテレビジョン信号
に変換するテレビジョン信号変換装置に関する。

【０００２】

【従来の技術】ＬＳＩの高集積化、動作速度の高速化、
特にメモリの高速化、大容量化、低価格化に伴い、映像
信号のデジタル信号処理回路が普及しつつある。また、
テレビジョン受信機としては画面の大型化、高精細化が
要望されている。これらの要求に答えるために、日本放
送協会が高品位テレビジョン伝送方式としてＭＵＳＥ
（MULTIPLE SUBNYQUIST SAMPLING ENCODING ）方式を開
発している。この方式は、走査線数が現行の標準テレビ
ジョン方式の２倍を越える１１２５本であり、アスペク
ト比も１６：９となっている。さらに、フィールド間、
フレーム間のオフセットサブサンプリング処理を行う帯
域圧縮を施して伝送しているため、現行の標準テレビジ
ョン方式と互換性がなく、専用の受信機を必要とする。
受信機側では、ディスプレイに映出するため、多数のフ
レームメモリ等の大容量メモリ及び多数のＬＳＩを装備
したデコーダが必要となる。従って、ＬＳＩ技術の著し
い進歩を持ってしても標準テレビジョン方式受信機に比
べ、高品位テレビジョン受信機は非常に高価な受信機と
なる。そこで高品位テレビジョン受信機普及の過渡期に
おいては、高品位テレビジョン伝送方式の番組は視聴で
きるが、高精細感が本来の高品位テレビジョン伝送方式
のそれよりも劣る安価なアスペクトぺ比１６：９のテレ
ビジョン受信機、あるいは高品位テレビジョン伝送方式
のテレビジョン信号を方式変換して、標準テレビジョン
方式受信機で視聴する方式変換装置の要求がある。上記
の要求に答えるために開発されているテレビジョン信号
処理装置の例を説明する。

【０００３】図５は高品位テレビジョン信号を標準テレ
ビジョン信号に変換する信号変換装置であり、変換後の
画面表示方法としては、図４（ａ）、（ｂ）、（ｃ）の
ような方法がある。図４（ａ）はアスペクト比１６：９
の高品位テレビジョン信号を情報の欠落なくアスペクト
比４：３の標準テレビジョン画面に圧縮して映出した
例、図４（ｂ）は、アスペクト比１６：９の高品位テレ
ビジョン信号からアスペクト比４：３に相当する部分を
切り出し、４：３の標準テレビジョン画面に映出した
例、図４（ｃ）は１６：９の高品位テレビジョン信号を
情報の欠落なく水平方向に時間圧縮し、４：３の標準テ
レビジョン画面に映出した例である。またこの方式では
アスペクト比が１６：４の標準テレビジョン画面に映出
することにより安価なアスペクト比１６：９のテレビジ
ョン受信機となる。

【０００４】図５において、高品位テレビジョン信号
は、入力端子１０を介してアナログデジタル（Ａ／Ｄ）
変換器１１に入力され、デジタル信号に変換される。こ
こでのサンプリングクロックΦ１は、例えばΦ１＝16.2
MHz である。デジタル化された信号は、入力処理装置１
２、同期信号発生装置１３に入力される。入力処理装置
１２では、例えばＡＬＣ（AUTO LEVEL CONTOROL ）、ノ
ンリニア伸張、ディエンファシス補正等が行われる。ま
た同期信号発生装置１３では、例えば高品位テレビジョ
ン信号の同期信号及び標準テレビジョン信号の同期信号
が発生され、システム各部の装置及び両信号の同期がと
られる。

【０００５】入力処理装置１２の出力信号は、２次元内
挿フィルタ１４に入力される。２次元内挿フィルタ１４
は、例えば垂直方向にフィルタリングを行うために高品
位テレビジョン信号を１水平走査期間遅延する複数個の
ラインメモリと、水平方向にフィルタリングを行うため
にクロックΦ１に同期して１サンプル遅延を行う遅延回
路と、係数器、加算器等を有する。ここでは、同一フィ
ールド内での水平、垂直方向の２次元のデータを係数
倍、加算処理を行うことにより内挿フィルタ処理を行っ
ている。ここで、フィールド内内挿を行うためのデータ
数は、入力に比べて２倍になり、２次元内挿フィルタ１
４の出力信号は、入力信号のサンプルレートの２倍とな
る。Φ１＝16.2MHz とすると出力のサンプルレートは3
2.4MHz である。

【０００６】２次元内挿フィルタ１４の出力信号は、時
間軸変換装置１５へ入力される。ここでは高品位テレビ
ジョン信号の１水平走査時間を標準テレビジョン信号の
１水平走査時間へ変換する処理及び走査線数の変換処理
が行われる。この処理は、図４（ｃ）の場合、フィール
ドメモリ１６に高品位テレビジョン信号系のクロックΦ
２、例えばΦ２＝32.4MHz でデータを書き込み、同時に
走査線数を３本に１本の割合で間引きし、例えばΦ３＝
14.7MHz で読み出すことにより実現される。ＭＵＳＥ信
号は、輝度信号と色信号とが時分割多重されているが、
両者は分離され色差信号１７と輝度信号２１として時間
軸変換装置１５から出力される。

【０００７】色差信号１７は、色差信号処理装置１８へ
入力されＴＣＩ（TIME COMPRESSED INTEGRATION ）デコ
ード及び時間軸の伸張が行われる。ＭＵＳＥ信号では、
色差信号（Ｒ−Ｙ）信号、（Ｂ−Ｙ）信号は、輝度信号
の水平ブランキング期間に、１／４に時間圧縮されて多
重され、かつ（Ｒ−Ｙ）信号、（Ｂ−Ｙ）信号と線順次
になっており、このデコードが色差信号出力処理装置１
８で行われる。

【０００８】色差信号出力装置１８では、ラインメモリ
が使用され、このメモリに入力データがΦ３のクロック
で書き込まれ、その１／４の周波数のクロックで読み出
されることにより、１／４に時間圧縮されていた色差信
号が標準テレビジョン信号の１水平走査時間に伸張され
る。また、（Ｒ−Ｙ）信号と（Ｂ−Ｙ）信号とは、線順
次であるために現ラインに無い方の信号は、上下のライ
ンの信号を用いて補間され、（Ｒ−Ｙ）信号と（Ｂ−
Ｙ）信号が各ライン毎に作成される。色差信号出力処理
装置１８からは（Ｒ−Ｙ）信号と（Ｂ−Ｙ）信号とが出
力され、各デジタル信号はデジタルアナログ（Ｄ／Ａ）
変換器１９ａ、１９ｂに入力され、アナログの（Ｒ−
Ｙ）信号と（Ｂ−Ｙ）信号とが出力端子２０ａ、２０ｂ
に出力される。

【０００９】時間軸変換装置１５から出力される輝度信
号２１は、輝度信号出力処理装置２２へ入力される。こ
こでは、色差信号と輝度信号の位相合わせ等が行われ
る。輝度信号出力装置２２の出力は、Ｄ／Ａ変換器２３
に入力されてアナログ信号となり、アナログ輝度信号は
出力端子２４に出力される。

【００１０】図４（ｂ）に示すような映出を行う場合
は、Φ３＝10.08 MHz となる。また図４（ｃ）に示すよ
うな映出を行う場合は、図４（ａ）の映出の場合と同様
に、Φ３＝14.742MHz でフィールドメモリ１６から読み
出しを行うと、アスペクト比１６：９のディスプレイに
て映出した場合には約４％縦長な画像となる。そこでΦ
３＝13.698MHz にすると、真円率はほぼ１００％とな
る。

【００１１】

【発明が解決しようとする課題】上記したように、高品
位テレビジョン信号を標準テレビジョン信号あるいはア
スペクト比１６：９のテレビジョン信号に変換する装置
において、変換後の各種画面表示方法に対処するために
は、同期信号発生装置１３は、各種画面表示方向に対応
してフィールドメモリ１６の読み出しクロック発生用の
電圧制御発振器（ＶＣＯ）の発振周波数を変えることに
なる。ここで画面表示方向の切り換え毎にＶＣＯの発振
周波数が変わるが、この切り換えのために変換前のクロ
ックのＰＬＬ回路は一旦リセットされる。従って、ディ
スプレイの同期信号もリセットされ、このために水平、
垂直同期が乱れ、切り換え毎に画像が著しく乱れるとい
う問題がある。また、変換装置を量産する場合、各種画
面表示方法に応じたＶＣＯ発振周波数の調整が必要とな
る。これは製造コストの増大をもたらすという問題があ
る。また、時間軸変換のため、幾つかのフィールドメモ
リが必要となり、その使用個数により製品コストの上昇
を招くという問題がある。

【００１２】そこでこの発明は、表示方法を切り換えて
も内部クロックをリセットする必要がなく同期信号を乱
さず、画面が乱れることのないテレビジョン信号変換装
置を提供することを目的とする。

【００１３】またこの発明は、内部クロックを表示形態
変更のためにリセットする必要がないために、内部発振
器を種々設ける必要もなく、調整や製造面で有利なテレ
ビジョン信号変換装置を提供することを目的とする。

【００１４】さらにまたこの発明は、集積回路内部のク
ロック周波数を低くし、製造面での優位と、メモリ容量
を低減できるテレビジョン信号変換装置を提供すること
を目的とする。

【００１５】

【課題を解決するための手段】この発明は、第１の目的
に対応する手段として、高品位テレビジョン信号を標準
テレビジョン信号に変換する信号変換装置において、デ
ジタル化された第１のサンプリングレートの第１のテレ
ビジョン信号の同期信号に同期した内部クロックを発生
する同期信号発生手段と、前記第１のテレビジョン信号
を入力とし、この第１のテレビジョン信号の内挿処理を
行い、同時に走査線数を低減させて出力信号を得る２次
元内挿フィルタ手段と、前記２次元内挿フィルタ手段の
前記出力信号が供給されるラインバッファメモリと、前
記ラインバッファメモリの書き込み及び読み出し制御を
行うことにより、前記ラインバッファメモリへの入力信
号の走査線数変換を行い、出力信号を導出させる書き込
み及び読み出し制御手段と、前記ラインバッファメモリ
の前記出力信号を１サンプル分遅延させる遅延手段と、
前記遅延手段の出力信号が入力されるフィールドバッフ
ァメモリと、このフィールドバッファメモリの書き込み
制御を行う書き込み制御装置、及び読み出し制御を行う
読み出し制御装置を有し、入力信号の時間軸変換を行い
出力する時間軸変換手段と、前記時間軸変換手段の出力
を表示形態の水平周波数に応じ、かつ前記内部クロック
を分周して作成した読み出しクロックでサンプリングし
て出力する遅延手段とを備えるものである。

【００１６】また、第２の目的に対応する手段として、
前記ラインバッファメモリは、入力段でサンプリングデ
ータをシリアルパラレル変換する手段を含み、前記書き
込み及び読み出し制御手段はパラレル変換されたデータ
を同様に扱いラインバッファメモリの各領域に書き込み
読み出しするものである。

【００１７】第３の目的に対応する手段として、前記時
間軸変換手段は、前記パラレル変換された第１データ列
と第２データ列を受取り、選択パルスの一周期で第１と
第２のデータ列のデータを交互に受け取る手段と、この
手段から導出されたデータを上位ビットと下位ビットに
ビット分割し、フィールドバッファメモリに書き込む手
段と、前記フィールドバッファメモリのデータを読み出
し、ビット分割状態のデータを元に戻す手段とを備える
ものである。

【００１８】

【作用】上記の手段により、画面表示方法を切り換えた
場合、時間軸変換後のシステムの基本となるクロック周
波数を切り換え必要がないため、ディスプレイを制御す
る同期信号の欠落がなく、切り換えごとに著しく画像が
乱れることはない。また、時間軸変換後のシステムの基
本となる内部クロック周波数が１種類で済むために、量
産工程におけるクロック調整工程を大幅に簡略化するこ
とができ、製造コストを低減できる。

【００１９】

【実施例】以下、この発明の実施例を図面を参照して説
明する。

【００２０】図１はこの発明の一実施例である。高品位
テレビジョン信号（ＭＵＳＥ信号）は、入力端子１０を
介してアナログデジタル（Ａ／Ｄ）変換器１１に入力さ
れ、デジタル信号に変換される。ここでのサンプリング
クロックΦ１は、例えばΦ１＝16.2MHz である。デジタ
ル化された信号は、入力処理装置１２、同期信号発生装
置１３に入力される。入力処理装置１２では、例えばＡ
ＬＣ、ノンリニア伸張、ディエンファシス補正等が行わ
れる。また同期信号発生装置１３では、例えば高品位テ
レビジョン信号の同期信号及び標準テレビジョン信号の
同期信号が発生され、システム各部の装置及び両信号の
同期がとられる。

【００２１】入力処理装置１２の出力信号は、２次元内
挿フィルタ１４に入力される。２次元内挿フィルタ１４
は、例えば垂直方向にフィルタリングを行うために高品
位テレビジョン信号を１水平走査期間遅延する複数個の
ラインメモリと、水平方向にフィルタリングを行うため
にクロックΦ１に同期して１サンプル遅延を行う遅延回
路と、係数器、加算器等を有する。ここでは、同一フィ
ールド内での水平、垂直方向の２次元のデータを係数
倍、加算処理を行うことにより内挿フィルタ処理を行っ
ている。ここで、フィールド内内挿を行うためのデータ
数は、入力に比べて２倍になり、２次元内挿フィルタ１
４の出力信号は、入力信号のサンプルレートの２倍とな
る。Φ１＝16.2MHz とすると出力のサンプルレートは3
2.4MHz である。２次元内挿フィルタ１４の出力信号
は、ラインバッファ３１に入力される。

【００２２】ここで例えばラインバッファ３１をＬＳＩ
に内蔵する場合、Φ２＝32.4MHz を考慮すると、ＬＳＩ
内部で非常に高速な動作を行うメモリが必要となり、消
費電力の点で不利となる。したがってこの実施例では、
ラインバッファ３１の入力段でデータをシリアルパラレ
ル変換し、以下、時間軸変換装置１５の入力まで16.3MH
z レートで扱うようにしている。１サンプル遅延を行う
遅延回路３４の出力データ４１は、時間軸変換装置１５
に入力される。

【００２３】ラインバッファ３１は、メモリイメージと
しては、並列であり、それぞれの領域が、書き込み制御
信号を発生する書き込み制御装置３２と、読み出し制御
信号を発生する読み出し制御装置３３により制御され
る。画像表示方法が、図４（ｂ）のズームモードの場
合、走査線数１１２５本２：１インタレースの信号か
ら、走査線数５２５本２：１インタレース信号に変換す
るため、ラインバッファ３１の入力信号は、書き込み制
御装置３２から出力される１ラインおきの書き込み禁止
信号により１ラインおきに間引きされて書き込まれる。
図２（Ａ）は読み出し制御装置３３の具体的構成例であ
る。

【００２４】タイミングチャートは図２（Ｂ）に示され
ている。読み出し制御装置３３は、ラインバッファ３１
の読み出しアドレス等の読み出し制御信号、及び１サン
プル遅延を行う遅延回路３４で用いるリードデータラッ
チパルスを発生する読み出しカウンタ３６と、ズームモ
ード制御カウンタ３７の出力信号をズームモード時の読
み出し制御カウンタ３６のカウントイネーブル端子に供
給するゲート回路３８から構成されている。タイミング
チャートを用いて動作を説明する。

【００２５】リセット信号ＲＳ、クロックΦ２が読み出
し制御カウンタ３６と、ズームモード制御カウンタ３７
に供給される。ズームモード制御カウンタ３７は、カウ
ンタイネーブル信号ＴＰを出力する。ズームモード時
は、モード選択信号ＭＯＤは、“Ｌ”レベルとなってい
る。読み出し制御カウンタ３６は、カウンタイネーブル
信号ＴＰによりカウント動作を行う。これにより、フィ
ールドバッファ３１のアドレス制御信号ＡＤＤと、リー
ドデータラッチパルスＲＲＣＫは、８．１ＭＨｚレート
となる。従って、このズームモードの場合は、ラインバ
ッファ３１の出力は、入力信号の間引きされており、か
つ時間軸変換も行われたことになる。図１に戻って、ラ
インバッファ３１の出力データは、１サンプル遅延する
遅延回路３４にて遅延されてデータ４１として出力され
る。

【００２６】図３（Ａ）は、時間軸変換装置１５の具体
的構成例である。また図３（Ｂ）は時間軸変換装置１５
の動作例を示すタイミングチャートである。時間軸変換
装置１５では、16.2MHz レートのデータを信号選択回路
６０により、パラレルシリアル変換する。信号選択回路
６０の出力信号は、データ長が８ビットの場合、上位４
ビットと下位４ビットに分割され、信号選択回路６１に
入力される。信号選択回路６１では、セレクト信号５４
により、タイミングチャートに示すように上位４ビッ
ト、下位４ビットを交互に選択して多重する。信号選択
回路６１の出力信号は、１サンプル遅延を行う遅延回路
６３を介してフィールドメモリ１６に入力される。信号
選択回路６１の出力信号のデータレートは、32.4MHz と
なる。しかし、タイミングチャートにより分かるよう
に、データ５５を取り込むレートは、その１／２でよい
から、フィールドメモリ１６は、データ長８ビット時の
１／２で済むことになる。したがって、２５６Ｋワード
×４ビットの汎用メモリ１つで良いことになる。

【００２７】フィールドメモリ１６は、書き込み制御信
号を発生する書き込み制御装置６４と、読み出し制御信
号を発生する読み出し制御装置６５によりデータ書き込
み、読み出しが制御される。ここでは、水平走査周波数
を３３．７５ＭＨｚから１５．７５ＭＨｚに変換する時
間軸変換が行われるもので、フィールドメモリ１６から
はクロックΦ４＝14.74MHzでデータが出力される。この
クロックΦ４は、同期信号発生器１３の発振出力（内部
の基本クロック）を分周して作成したものである。同期
信号発生装置１３は、入力テレビジョン信号の同期信号
に位相ロックするＰＬＬ回路を含み、その電圧制御発振
器は内部の基本クロックを発生している。

【００２８】フィールドメモリ１６の出力信号は、直接
信号選択回路６２に入力されると共に、１サンプル遅延
を行う遅延回路６６、６７を介して信号選択回路６２に
供給される。信号選択回路６２では、上位４ビット、下
位４ビットで多重されたデータの多重戻しが行われる。
８ビットに戻された信号は、遅延回路６８を介して時間
軸変換装置１５の出力信号５６となる。時間軸変換装置
１５の出力信号は、１サンプル遅延を行う遅延回路３５
（図１）において、クロックΦ５により転送され信号５
７として出力される。クロックΦ５も、画面表示方法に
応じて、クロックΦ４を同期信号発生装置１３で分周し
て得られたものである。輝度信号と色信号とは、分離さ
れて時間軸変換装置１５から出力される。

【００２９】遅延回路３５から出力される色差信号は、
色差信号処理装置１８へ入力されＴＣＩ（TIME COMPRES
SED INTEGRATION ）デコード及び時間軸の伸張が行われ
る。ＭＵＳＥ信号では、色差信号（Ｒ−Ｙ）信号、（Ｂ
−Ｙ）信号は、輝度信号の水平ブランキング期間に、１
／４に時間圧縮されて多重され、かつ（Ｒ−Ｙ）信号、
（Ｂ−Ｙ）信号と線順次になっており、このデコードが
色差信号出力処理装置１８で行われる。

【００３０】色差信号出力装置１８では、ラインメモリ
が使用され、このメモリに入力データがクロックΦ３で
書き込まれ、その１／４の周波数のクロックで読み出さ
れることにより、１／４に時間圧縮されていた色差信号
が標準テレビジョン信号の１水平走査時間に伸張され
る。また、（Ｒ−Ｙ）信号と（Ｂ−Ｙ）信号とは、線順
次であるために現ラインに無い方の信号は、上下のライ
ンの信号を用いて補間され、（Ｒ−Ｙ）信号と（Ｂ−
Ｙ）信号が各ライン毎に作成される。色差信号出力処理
装置１８からは（Ｒ−Ｙ）信号と（Ｂ−Ｙ）信号とが出
力され、各デジタル信号はデジタルアナログ（Ｄ／Ａ）
変換器１９ａ、１９ｂに入力され、アナログの（Ｒ−
Ｙ）信号と（Ｂ−Ｙ）信号とが出力端子２０ａ、２０ｂ
に出力される。

【００３１】遅延回路３５から出力される輝度信号は、
輝度信号出力処理装置２２へ入力される。ここでは、色
差信号と輝度信号の位相合わせ等が行われる。輝度信号
出力装置２２の出力は、Ｄ／Ａ変換器２３に入力されて
アナログ信号となり、アナログ輝度信号は出力端子２４
に出力される。

【００３２】上記した実施例によると、まず、表示形態
の応じて出力用のクロックは、内部クロックを分周する
ことにより作成している。このために、表示形態が切り
換えられる毎に内部クロックを作成している発振器の切
り換え、あるいはＰＬＬ回路のリセットを行う必要がな
い。つまり、同期信号発生装置１３内のＰＬＬ回路は、
入力テレビジョン信号の同期信号に同期して連続して動
作していれば良い。この結果、表示形態の切り換え毎に
ディスプレイの同期が一時中断して画面が乱れるという
ような不具合いがなくなる。また、発振器の調整工程等
が削減され製造面で有利である。

【００３３】次に、ラインバッファ３１は、入力段にシ
リアルパラレル変換部を有する。このために、集積化し
た場合、ラインバッファ３１から時間軸変換装置１５の
入力部までの内部のクロック周波数が低くて済む。よっ
て、製造面、消費電力の面で有利である。また、ライン
バッファ３１の読み出し制御装置３３は、ズームモード
制御カウンタ３７を有し、ラインバッファ３１から時間
軸変換された出力を得ることもできる。

【００３４】次に、ラインバッファ３１の出力がシリア
ルパラレル変換されており、かつ、時間軸変換装置１５
においては、入力側にビット分割機能が設けられ、出力
側にビット分割の戻し処理機能が設けられている。この
ため途中において時間軸変換のために利用されるフィー
ルドバッファメモリは、従来の比べてその容量が少なく
て済み、製造コストの低減に有利である。

【００３５】

【発明の効果】以上説明したようにこの発明によると、
表示形態を切り換えても画面が乱れることながく、ま
た、内部クロックを表示形態変更のためにリセットする
必要がないために、内部発振器を種々設ける必要がな
く、調整や製造面で有利である。

【図面の簡単な説明】

【図１】この発明の一実施例を示す構成図。

【図２】図１の読み出し制御装置の具体的構成図とその
動作説明のためのタイミングチャート。

【図３】図１の時間軸変換装置の具体的構成図とその動
作説明のためのタイミングチャート。

【図４】信号変換装置の出力信号の表示形態の例を示す
図。

【図５】従来のテレビジョン信号変換装置を示す図。

【符号の説明】

１１…Ａ／Ｄ変換器、１２…入力処理装置、１３…同期
信号発生装置、１４…２次元内挿フィルタ、１５…時間
軸変換装置、１６…フィールドメモリ、１８…色差信号
出力処理装置、１９ａ、１９ｂ…Ｄ／Ａ変換器、２２…
輝度信号出力処理装置、２３…Ｄ／Ａ変換器、３１…ラ
インバッファ、３２…書き込み制御装置、３３…読み出
し制御装置、３４、３５…遅延回路。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 高品位テレビジョン信号を標準テレビジ
   ョン信号に変換する信号変換装置において、 デジタル化された第１のサンプリングレートの第１のテ
   レビジョン信号の同期信号に同期した内部クロックを発
   生する同期信号発生手段と、 前記第１のテレビジョン信号を入力とし、この第１のテ
   レビジョン信号の内挿処理を行い、同時に走査線数を低
   減させて出力信号を得る２次元内挿フィルタ手段と、 前記２次元内挿フィルタ手段の前記出力信号が供給され
   るラインバッファメモリと、前記ラインバッファメモリ
   の書き込み及び読み出し制御を行うことにより、前記ラ
   インバッファメモリへの入力信号の走査線数変換を行
   い、出力信号を導出させる書き込み及び読み出し制御手
   段と、 前記ラインバッファメモリの前記出力信号を１サンプル
   分遅延させる遅延手段と、 前記遅延手段の出力信号が入力されるフィールドバッフ
   ァメモリと、このフィールドバッファメモリの書き込み
   制御を行う書き込み制御装置、及び読み出し制御を行う
   読み出し制御装置を有し、入力信号の時間軸変換を行い
   出力する時間軸変換手段と、 前記時間軸変換手段の出力を表示形態の水平周波数に応
   じ、かつ前記内部クロックを分周して作成した読み出し
   クロックでサンプリングして出力する遅延手段とを具備
   したことを特徴とするテレビジョン信号変換装置。
2. 【請求項２】 前記ラインバッファメモリは、入力段で
   サンプリングデータをシリアルパラレル変換する手段を
   含み、前記書き込み及び読み出し制御手段はパラレル変
   換されたデータを同様に扱いラインバッファメモリの各
   領域に書き込み読み出しすることを特徴とする請求項１
   記載のテレビジョン信号変換装置。
3. 【請求項３】 前記書き込み及び読みだし制御手段は、
   前記ラインバッファメモリの出力の時間軸変換を行うた
   め、読み出しアドレスの出力タイミングを設定するため
   のカウンタを含むことを特徴とする請求項１記載のテレ
   ビジョン信号変換装置。
4. 【請求項４】 前記時間軸変換手段は、前記パラレル変
   換された第１データ列と第２データ列を受取り、選択パ
   ルスの一周期で第１と第２のデータ列のデータを交互に
   受け取る手段と、この手段から導出されたデータを上位
   ビットと下位ビットにビット分割し、フィールドバッフ
   ァメモリに書き込む手段と、前記フィールドバッファメ
   モリのデータを読み出し、ビット分割状態のデータを元
   に戻す手段とを具備したことを特徴とする請求項２記載
   のテレビジョン信号変換装置。