JPH0627982B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH0627982B2 JPH0627982B2 JP60069420A JP6942085A JPH0627982B2 JP H0627982 B2 JPH0627982 B2 JP H0627982B2 JP 60069420 A JP60069420 A JP 60069420A JP 6942085 A JP6942085 A JP 6942085A JP H0627982 B2 JPH0627982 B2 JP H0627982B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- signal
- scanning
- voltage
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は表示装置に係り、特に、薄膜トランジスタ（以
下ＴＦＴと称する）などのスイツチング素子を用いて駆
動するいわゆるアクテイブマトリクス表示装置に関す
る。
下ＴＦＴと称する）などのスイツチング素子を用いて駆
動するいわゆるアクテイブマトリクス表示装置に関す
る。
ＴＦＴなどのスイツチング素子と液晶あるいはエレクト
ロルミネセンスなどの電気光学物質を組み合わせたアク
テイブマトリクスデイスプレイは、大画面あるいは高精
細化に適したデイスプレイとして、「ビー．ジエー．ル
カー著“液晶マトリクス・デイスプレイ”アイ・イー・
イー・イー５９，1566（1971）〔（Ｂ，Ｊ，Lecher）
“Liquid Crystal Matrix Display”Proc IEEE 59，156
6（1971）〕」に提案されて以来、研究開発が進められ
ている。このデイスプレイは走査配線（Ｘ配線）と信号
配線（Ｙ配線）との各交点にＴＦＴ素子を配設し、各Ｔ
ＦＴ素子のゲート電極を走査配線に、各ＴＦＴ素子のド
レイン電極を信号配線に接続し、またソース電極には液
晶に電圧を印加するための透明電極を接続するように構
成されている。
ロルミネセンスなどの電気光学物質を組み合わせたアク
テイブマトリクスデイスプレイは、大画面あるいは高精
細化に適したデイスプレイとして、「ビー．ジエー．ル
カー著“液晶マトリクス・デイスプレイ”アイ・イー・
イー・イー５９，1566（1971）〔（Ｂ，Ｊ，Lecher）
“Liquid Crystal Matrix Display”Proc IEEE 59，156
6（1971）〕」に提案されて以来、研究開発が進められ
ている。このデイスプレイは走査配線（Ｘ配線）と信号
配線（Ｙ配線）との各交点にＴＦＴ素子を配設し、各Ｔ
ＦＴ素子のゲート電極を走査配線に、各ＴＦＴ素子のド
レイン電極を信号配線に接続し、またソース電極には液
晶に電圧を印加するための透明電極を接続するように構
成されている。
ところが、このような構造のデイスプレイにおいては、
走査配線あるいは信号配線のいずれかの配線が断線する
と、断線した配線に接続されたＴＦＴ素子に電圧が印加
されなくなるため、線状の欠陥となり、表示画像が劣化
し、デイスプレイとしての機能が著しく低下する。この
ため、実用的には配線等の断面による線欠陥が生じた場
合にはデイスプレイは製品として不適であるとされる。
特に、デイスプレイの表示容量が増大し全配線長が長く
なるに従い、あるいは加工の精細度が向上し配線幅が細
くなるに従い、配線の断線の確率が高くなり、製造の歩
留りが低下するという問題があつた。そこで、特開昭59
-91479号公報、特開昭58-111085 号公報に記載されてい
るような方法によつて表示装置を構成するものが提案さ
れた。
走査配線あるいは信号配線のいずれかの配線が断線する
と、断線した配線に接続されたＴＦＴ素子に電圧が印加
されなくなるため、線状の欠陥となり、表示画像が劣化
し、デイスプレイとしての機能が著しく低下する。この
ため、実用的には配線等の断面による線欠陥が生じた場
合にはデイスプレイは製品として不適であるとされる。
特に、デイスプレイの表示容量が増大し全配線長が長く
なるに従い、あるいは加工の精細度が向上し配線幅が細
くなるに従い、配線の断線の確率が高くなり、製造の歩
留りが低下するという問題があつた。そこで、特開昭59
-91479号公報、特開昭58-111085 号公報に記載されてい
るような方法によつて表示装置を構成するものが提案さ
れた。
ところが、従来の構成では線欠陥が生じたとき不必要な
線まで切断することがあつたり、あるいはヒユーズを作
るための特別な材料が必要であつたり簡単な構成で線欠
陥を防止することができなかつた。
線まで切断することがあつたり、あるいはヒユーズを作
るための特別な材料が必要であつたり簡単な構成で線欠
陥を防止することができなかつた。
本発明は前記従来の課題に鑑みて為されたものであり、
その目的は、配線が断線した場合でも、簡単な回路構成
によつて表示が可能な表示装置を提供することにある。
その目的は、配線が断線した場合でも、簡単な回路構成
によつて表示が可能な表示装置を提供することにある。
本発明は、複数の信号配線と複数の走査配線とを基板上
にマトリクス状に配設すると共に、この基板のうち各信
号配線と各走査配線とが交叉する部位にスイツチング素
子を配設し、この基板に、液晶、エレクトロルミネセン
ス等の電気光学物質を積層した表示装置において、表示
領域外で前記信号配線群と前記走査配線群のうち少なく
とも一方の配線群の配線間を直接に駆動回路の出力抵抗
より大きい値の抵抗素子により接続した表示装置を構成
して目的を達成するようにしたものである。
にマトリクス状に配設すると共に、この基板のうち各信
号配線と各走査配線とが交叉する部位にスイツチング素
子を配設し、この基板に、液晶、エレクトロルミネセン
ス等の電気光学物質を積層した表示装置において、表示
領域外で前記信号配線群と前記走査配線群のうち少なく
とも一方の配線群の配線間を直接に駆動回路の出力抵抗
より大きい値の抵抗素子により接続した表示装置を構成
して目的を達成するようにしたものである。
以下、本発明の好適な実施例を図面に基づいて説明す
る。
る。
第１図には、本発明の好適な実施例の構成が示されてい
る。本実施例は、信号配線１及び走査配線２の交点にＴ
ＦＴ素子３を配置し、その上に液晶４を積層した構造の
画像表示部と、各信号配線の端に抵抗値がＲの抵抗５を
基板上の信号配線間に接続したものである。即ち、信号
配線１及び走査配線２の連絡を印加する駆動回路の反対
側端子に断線が発生した場合でも各配線間で電圧が印加
できる構成とされている。
る。本実施例は、信号配線１及び走査配線２の交点にＴ
ＦＴ素子３を配置し、その上に液晶４を積層した構造の
画像表示部と、各信号配線の端に抵抗値がＲの抵抗５を
基板上の信号配線間に接続したものである。即ち、信号
配線１及び走査配線２の連絡を印加する駆動回路の反対
側端子に断線が発生した場合でも各配線間で電圧が印加
できる構成とされている。
抵抗５としては、デイスプレイ基板外に接続した抵抗素
子あるいはデイスプレイ内の基板上に形成した抵抗素子
であつても良い。又これらの抵抗は例えば半導体膜に不
純物をドーピングして形成した抵抗やあるいはＴＦＴ素
子のソース・ドレイン電極間のチヤネル抵抗やまたはダ
イオードを逆並列方向に接続し逆方向の抵抗値を用いて
も良い。
子あるいはデイスプレイ内の基板上に形成した抵抗素子
であつても良い。又これらの抵抗は例えば半導体膜に不
純物をドーピングして形成した抵抗やあるいはＴＦＴ素
子のソース・ドレイン電極間のチヤネル抵抗やまたはダ
イオードを逆並列方向に接続し逆方向の抵抗値を用いて
も良い。
又この抵抗５の値Ｒは、信号電極１を駆動する駆動回路
の出力抵抗をRoutとしたとき、Ｒ≫Routとなるように設
定されている。
の出力抵抗をRoutとしたとき、Ｒ≫Routとなるように設
定されている。
このように、本実施例においては信号配線１間に抵抗５
を接続するようにしたため、第２図に示されるように、
信号配線１が断線しても他の信号配線から信号電圧Ｖｘ
が断線の発生箇所より下の画素に印加される。しかも、
この電圧Ｖｘの値は、信号配線１に信号電圧Ｖｋ−１，
Ｖｋ，Ｖｋ＋１，…を印加する駆動回路の出力抵抗Rout
がＲ≫Routの関係に設定されているため、Ｖｘ＝（Ｖｋ
−１＋Ｖｋ＋１）／２と計算できる。即ち、断線の発生
箇所６より下の画素には近接する２本の信号配線１の印
加電圧の平均値の電圧が印加されることになる。このた
め、アクテイブマトリクスデイスプレイをテレブ画像表
示のように中間調が多く、また近接する画素の輝度がゆ
るやかに変化する画像を表示することが多い場合でも信
号電圧波形は、第３図に示すように、各信号配線１間で
急激に変化することなく、その変化はゆるやかとなる。
そしてこのときには、断線が発生した信号配線１に接続
されている画素に印加される電圧Ｖｘは本来の信号電圧
Ｖｋと近い値となり、自然な画像に表示することができ
る。
を接続するようにしたため、第２図に示されるように、
信号配線１が断線しても他の信号配線から信号電圧Ｖｘ
が断線の発生箇所より下の画素に印加される。しかも、
この電圧Ｖｘの値は、信号配線１に信号電圧Ｖｋ−１，
Ｖｋ，Ｖｋ＋１，…を印加する駆動回路の出力抵抗Rout
がＲ≫Routの関係に設定されているため、Ｖｘ＝（Ｖｋ
−１＋Ｖｋ＋１）／２と計算できる。即ち、断線の発生
箇所６より下の画素には近接する２本の信号配線１の印
加電圧の平均値の電圧が印加されることになる。このた
め、アクテイブマトリクスデイスプレイをテレブ画像表
示のように中間調が多く、また近接する画素の輝度がゆ
るやかに変化する画像を表示することが多い場合でも信
号電圧波形は、第３図に示すように、各信号配線１間で
急激に変化することなく、その変化はゆるやかとなる。
そしてこのときには、断線が発生した信号配線１に接続
されている画素に印加される電圧Ｖｘは本来の信号電圧
Ｖｋと近い値となり、自然な画像に表示することができ
る。
又、信号配線１に断線が発生しない場合には、駆動回路
の出力抵抗Routと、信号配線１に接続した抵抗５との間
には、Ｒ≫Routの関係があるから、信号電圧には全く影
響を及ぼすことがない。
の出力抵抗Routと、信号配線１に接続した抵抗５との間
には、Ｒ≫Routの関係があるから、信号電圧には全く影
響を及ぼすことがない。
第４図には、カラー表示用パネルに適用した場合の実施
例の構成が示されている。
例の構成が示されている。
本実施例は、カラー表示用パネルにカラーフイルタを用
い、Ｒ（赤），Ｇ（緑），Ｂ（青）の三色のフイルタを
格子縞状又は斜めにモザイク状に配置し、それぞれの色
のくり返し周期が３画素の場合を示している。本実施例
においても、特定の信号配線１巻に抵抗５が配線されて
いるため、前記実施例と同様信号配線１が断線した場合
でも、同色で近接した画素から信号電圧を抵抗５を介し
て印加されるため、信号配線の断線によつても自然な画
像でカラー表示することができる。
い、Ｒ（赤），Ｇ（緑），Ｂ（青）の三色のフイルタを
格子縞状又は斜めにモザイク状に配置し、それぞれの色
のくり返し周期が３画素の場合を示している。本実施例
においても、特定の信号配線１巻に抵抗５が配線されて
いるため、前記実施例と同様信号配線１が断線した場合
でも、同色で近接した画素から信号電圧を抵抗５を介し
て印加されるため、信号配線の断線によつても自然な画
像でカラー表示することができる。
第５図には、２本の信号配線を１組とし、信号配線間
を、抵抗値Ｒの抵抗５を接続した表示パネルの構成が示
されている。本実施例においては、信号配線Ｙ１〜Ｙ８
のうち１本の信号配線に断線が生じた場合でも他の信号
配線から電圧が印加される。このため、断線箇所より下
の画素では抵抗５で結線された信号配線と同じ表示状態
となる。このため、本実施例においては、第１図のもの
に比べ、抵抗５の個数を低減することができる。又本実
施例においては全ての信号配線Ｙ１〜Ｙ８の全ての信号
配線に抵抗Ｒを接続しているが、断線の箇所が少ない場
合には断線が発生した信号配線について外付けの抵抗を
接続することによつても同じ効果を得ることができる。
又さらに、複数の信号配線をひとまとめにしてこれらの
信号配線間に抵抗Ｒを接続しても第１図のものと同様な
効果を得ることができる。
を、抵抗値Ｒの抵抗５を接続した表示パネルの構成が示
されている。本実施例においては、信号配線Ｙ１〜Ｙ８
のうち１本の信号配線に断線が生じた場合でも他の信号
配線から電圧が印加される。このため、断線箇所より下
の画素では抵抗５で結線された信号配線と同じ表示状態
となる。このため、本実施例においては、第１図のもの
に比べ、抵抗５の個数を低減することができる。又本実
施例においては全ての信号配線Ｙ１〜Ｙ８の全ての信号
配線に抵抗Ｒを接続しているが、断線の箇所が少ない場
合には断線が発生した信号配線について外付けの抵抗を
接続することによつても同じ効果を得ることができる。
又さらに、複数の信号配線をひとまとめにしてこれらの
信号配線間に抵抗Ｒを接続しても第１図のものと同様な
効果を得ることができる。
第６図には、抵抗値Ｒの抵抗５を各信号配線１に挿入
し、各抵抗５を共通に結線した表示パネルの構成が示さ
れている。
し、各抵抗５を共通に結線した表示パネルの構成が示さ
れている。
本実施例においては、ｋ列目の信号配線に断線が生じた
場合には断線発生箇所には信号電圧 （Ｖ1＋Ｖ2＋…＋Ｖ(k−1)＋Ｖ(k＋1)…＋Ｖ(n＋1)）の
電圧が印加されるため信号配線の断線によつても自然な
状態で画像表示することができる。
場合には断線発生箇所には信号電圧 （Ｖ1＋Ｖ2＋…＋Ｖ(k−1)＋Ｖ(k＋1)…＋Ｖ(n＋1)）の
電圧が印加されるため信号配線の断線によつても自然な
状態で画像表示することができる。
次に、走査配線２に対して本発明を適用した実施例につ
いて述べる。第７図には、走査配線２の各線路終端に抵
抗値Ｒの抵抗５を接続したものの構成が示されている。
又本実施例においても、抵抗５の抵抗値Ｒを走査配線２
の駆動回路の出力抵抗Routに対して、Ｒ≫Routに設定さ
れている。このため、第ｋ行目の走査配線に断線が生じ
た場合には、第ｋ行目の断線部分より後の画素のゲート
電極に印加される電圧Ｖｋは Ｖｋ＝（Ｖ(k−1)＋Ｖ(k＋1)）／２ となる。
いて述べる。第７図には、走査配線２の各線路終端に抵
抗値Ｒの抵抗５を接続したものの構成が示されている。
又本実施例においても、抵抗５の抵抗値Ｒを走査配線２
の駆動回路の出力抵抗Routに対して、Ｒ≫Routに設定さ
れている。このため、第ｋ行目の走査配線に断線が生じ
た場合には、第ｋ行目の断線部分より後の画素のゲート
電極に印加される電圧Ｖｋは Ｖｋ＝（Ｖ(k−1)＋Ｖ(k＋1)）／２ となる。
ただし、Ｖ(k＋1)，Ｖ(K＋1)はそれぞれ第(k−1)行目、
及び第(k＋1)行目の走査配線に印加される走査電圧であ
る。第７図に示される表示パネルを用いた場合の駆動波
形、液晶層に印加される電圧波形を第８図に示す。第８
図（ａ）は断線がないときの各画素のＴＦＴのゲート電
極に印加される走査電圧波形である。この波形は、Ｒ≫
Routとなる抵抗５の関係から、各走査配線２の抵抗５を
接続しないときの波形となる。又第８図の（ａ）は走査
配線２に断線が生じたときの断線箇所より後の画素より
ＴＦＴのゲート電極に印加される電圧波形を示してい
る。又同図においてＶ２は断線箇所の電圧波形を示す。
この電圧は、前述した式で示したように、近接した２本
の走査配線２に印加される電圧の平均値となるため、電
圧のピーク値がほぼ半分の大きさになる。
及び第(k＋1)行目の走査配線に印加される走査電圧であ
る。第７図に示される表示パネルを用いた場合の駆動波
形、液晶層に印加される電圧波形を第８図に示す。第８
図（ａ）は断線がないときの各画素のＴＦＴのゲート電
極に印加される走査電圧波形である。この波形は、Ｒ≫
Routとなる抵抗５の関係から、各走査配線２の抵抗５を
接続しないときの波形となる。又第８図の（ａ）は走査
配線２に断線が生じたときの断線箇所より後の画素より
ＴＦＴのゲート電極に印加される電圧波形を示してい
る。又同図においてＶ２は断線箇所の電圧波形を示す。
この電圧は、前述した式で示したように、近接した２本
の走査配線２に印加される電圧の平均値となるため、電
圧のピーク値がほぼ半分の大きさになる。
ここで、このピーク値をＴＦＴ素子のしきい値電圧Ｖｔ
ｋよりも大きくなるように設定しておく。このとき、第
８図（ｃ）に示したような信号電圧Ｖｙが、走査電圧が
（ｂ）のＶ２の画素に印加されるものとすると、この画
素の液晶層に印加される電圧ＶLCは第８図の（ｃ）図に
示される波形となる。つまり、１フレーム中に２回走査
電圧が印加されることになるが、一般に１フレームの時
間はこの２回の走査電圧が印加される時間より十分に長
いため液晶層に印加される電圧は後の走査パルス、即ち
図（ｂ）に示される電圧Ｖ３と同期した走査パルスで決
定される。このため、液晶の光透過率は、液晶層に印加
される電圧の実効値に依存するため、断線が発生した場
合には２本の走査配線２で同じ表示を行うことになる
が、テレビ画像のように、表示状態が緩やかに変化する
場合には線欠陥を目立たなくすることができる。
ｋよりも大きくなるように設定しておく。このとき、第
８図（ｃ）に示したような信号電圧Ｖｙが、走査電圧が
（ｂ）のＶ２の画素に印加されるものとすると、この画
素の液晶層に印加される電圧ＶLCは第８図の（ｃ）図に
示される波形となる。つまり、１フレーム中に２回走査
電圧が印加されることになるが、一般に１フレームの時
間はこの２回の走査電圧が印加される時間より十分に長
いため液晶層に印加される電圧は後の走査パルス、即ち
図（ｂ）に示される電圧Ｖ３と同期した走査パルスで決
定される。このため、液晶の光透過率は、液晶層に印加
される電圧の実効値に依存するため、断線が発生した場
合には２本の走査配線２で同じ表示を行うことになる
が、テレビ画像のように、表示状態が緩やかに変化する
場合には線欠陥を目立たなくすることができる。
第９図には、２本の走査配線２を１組として抵抗５を介
して接続したものの実施例が示されている。本実施例に
おいては、走査配線２に断線が発生した場合には、断線
箇所には、抵抗５を介して走査電圧が印加される。この
ため、第７図のもののように走査パルスのピーク値が低
下するのを防止することができる。
して接続したものの実施例が示されている。本実施例に
おいては、走査配線２に断線が発生した場合には、断線
箇所には、抵抗５を介して走査電圧が印加される。この
ため、第７図のもののように走査パルスのピーク値が低
下するのを防止することができる。
第１０図には、本発明を走査配線２と信号配線１の両方
に適用した実施例が示されている。本実施例は、走査配
線２と信号配線１を１本ずつ交互に反対側から引き出し
た構成としている。さらに入力端子側に抵抗５を接続し
ても駆動回路の出力抵抗Routに比較して抵抗５の抵抗値
Ｒを十分大きくしておけば印加電圧には影響を及ぼすこ
とはない。
に適用した実施例が示されている。本実施例は、走査配
線２と信号配線１を１本ずつ交互に反対側から引き出し
た構成としている。さらに入力端子側に抵抗５を接続し
ても駆動回路の出力抵抗Routに比較して抵抗５の抵抗値
Ｒを十分大きくしておけば印加電圧には影響を及ぼすこ
とはない。
本実施例においては、走査配線２及び信号配線１の両方
の線が断線した場合でも自然な画像で画像表示すること
ができる。
の線が断線した場合でも自然な画像で画像表示すること
ができる。
第１１図には、本発明を実現するに際しての具体的な実
施例の構成が示されている。本実施例は、信号入力ライ
ン１１と、この信号入力ライン１１からの信号を切り替
えるスイツチ用ＦＥＴ９とＦＥＴ９を駆動するシフトレ
ジスタ１０から成る信号側の駆動回路図と、各信号配線
１間を接続するＦＥＴ７とＦＥＴ７のゲートバイアスラ
イン８から構成されている。ここで、例えば第１１図に
示したものを同一基板上に形成するものとすると、ＦＥ
Ｔ９及びＦＥＴ７はＴＦＴとなり、ＴＦＴ９のチヤネル
長Ｌ１をチヤネル幅Ｗ１及びＴＦＴ７のチヤネル長Ｌ２
とチヤネル幅Ｗ２との間に、Ｗ１／Ｌ１≫Ｗ２／Ｌ２の
関係が存在するように、それぞれのＴＦＴを形成する。
そして第１１図のものを実現するための平面パターンの
一例が第１２図に示されている。このＴＦＴ素子は画像
表示部のＴＦＴ素子と全く同じプロセスで作成すること
が可能であり、デイスプレイ基板の製造工程を複雑にす
ることなく信頼性の向上を図ることができる。
施例の構成が示されている。本実施例は、信号入力ライ
ン１１と、この信号入力ライン１１からの信号を切り替
えるスイツチ用ＦＥＴ９とＦＥＴ９を駆動するシフトレ
ジスタ１０から成る信号側の駆動回路図と、各信号配線
１間を接続するＦＥＴ７とＦＥＴ７のゲートバイアスラ
イン８から構成されている。ここで、例えば第１１図に
示したものを同一基板上に形成するものとすると、ＦＥ
Ｔ９及びＦＥＴ７はＴＦＴとなり、ＴＦＴ９のチヤネル
長Ｌ１をチヤネル幅Ｗ１及びＴＦＴ７のチヤネル長Ｌ２
とチヤネル幅Ｗ２との間に、Ｗ１／Ｌ１≫Ｗ２／Ｌ２の
関係が存在するように、それぞれのＴＦＴを形成する。
そして第１１図のものを実現するための平面パターンの
一例が第１２図に示されている。このＴＦＴ素子は画像
表示部のＴＦＴ素子と全く同じプロセスで作成すること
が可能であり、デイスプレイ基板の製造工程を複雑にす
ることなく信頼性の向上を図ることができる。
以上のように前記各実施例においては、主にＴＦＴを用
いたアクテイブマトリクスデイスプレイに適用したもの
について述べたが、本発明は、第１３図に示すように通
常のマトリクスデイスプレイ、あるいはダイオード等の
一端子素子を用いたデイスプレイに対しても適用するこ
とができる。
いたアクテイブマトリクスデイスプレイに適用したもの
について述べたが、本発明は、第１３図に示すように通
常のマトリクスデイスプレイ、あるいはダイオード等の
一端子素子を用いたデイスプレイに対しても適用するこ
とができる。
以上説明したように、本発明によれば、信号配線群と走
査配線群のうち少なくとも一方の配線群の表示領域を述
べた各配線線路に配線駆動回路の出力抵抗よりも大きい
抵抗値の抵抗素子を挿入し、配線間を抵抗素子で直接に
接続したため、表示装置内で配線が断線しても線欠陥が
目立たず自然に近い表示画像が得られる。
査配線群のうち少なくとも一方の配線群の表示領域を述
べた各配線線路に配線駆動回路の出力抵抗よりも大きい
抵抗値の抵抗素子を挿入し、配線間を抵抗素子で直接に
接続したため、表示装置内で配線が断線しても線欠陥が
目立たず自然に近い表示画像が得られる。
第１図は本発明の第１実施例を示す構成図、第２図は第
１図に示すデイスプレイに断線が発生した場合の作用を
説明するための図、第３図は第１図に示すデイスプレイ
に用いられる信号電圧波形図、第４図はカラー表示用の
パネルに適用した第２実施例の構成図、第５図は本発明
の第３実施例を示す構成図、第６図は本発明の第４実施
例を示す構成図、第７図は本発明の第５実施例を示す構
成図、第８図は第７図のデイスプレイに用いられる信号
の波形図、第９図は本発明の第６実施例の構成図、第１
０図は本発明の第７実施例を示す構成図、第１１図は本
発明の第８実施例を示す構成図、第１２図は第１１図の
平面パターン図、第１３図は本発明の第９実施例を示す
構成図である。 １……信号配線、２……走査配線、３……ＴＦＴ素子、
４……液晶、５……抵抗、６……断線箇所、７……ＴＦ
Ｔ素子、８……バイアス配線、９……ＴＦＴ素子、１０
……シフトレジスタ。
１図に示すデイスプレイに断線が発生した場合の作用を
説明するための図、第３図は第１図に示すデイスプレイ
に用いられる信号電圧波形図、第４図はカラー表示用の
パネルに適用した第２実施例の構成図、第５図は本発明
の第３実施例を示す構成図、第６図は本発明の第４実施
例を示す構成図、第７図は本発明の第５実施例を示す構
成図、第８図は第７図のデイスプレイに用いられる信号
の波形図、第９図は本発明の第６実施例の構成図、第１
０図は本発明の第７実施例を示す構成図、第１１図は本
発明の第８実施例を示す構成図、第１２図は第１１図の
平面パターン図、第１３図は本発明の第９実施例を示す
構成図である。 １……信号配線、２……走査配線、３……ＴＦＴ素子、
４……液晶、５……抵抗、６……断線箇所、７……ＴＦ
Ｔ素子、８……バイアス配線、９……ＴＦＴ素子、１０
……シフトレジスタ。
Claims (4)
- 【請求項１】複数の信号配線と複数の走査配線とを基板
上にマトリクス状に配設すると共に、前記基板のうち各
信号配線と各走査配線とが交叉する部位にスイッチング
素子を配設し、前記基板に液晶、エレクトロルミネッセ
ンスの電気光学物質を積層した表示装置において、表示
領域外で前記信号配線群と前記走査配線群のうち少なく
とも一方の配線群の配線間を直接に駆動回路の出力抵抗
より大きい値の抵抗素子により接続したことを特徴とす
る表示装置。 - 【請求項２】特許請求の範囲第１項において、前記抵抗
素子は抵抗器であることを特徴とする表示装置。 - 【請求項３】特許請求の範囲第１項において、前記抵抗
素子はトランジスタで構成したことを特徴とする表示装
置。 - 【請求項４】特許請求の範囲第１項において、前記抵抗
素子はダイオードで構成したことを特徴とする表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60069420A JPH0627982B2 (ja) | 1985-04-02 | 1985-04-02 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60069420A JPH0627982B2 (ja) | 1985-04-02 | 1985-04-02 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61228491A JPS61228491A (ja) | 1986-10-11 |
| JPH0627982B2 true JPH0627982B2 (ja) | 1994-04-13 |
Family
ID=13402102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60069420A Expired - Lifetime JPH0627982B2 (ja) | 1985-04-02 | 1985-04-02 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0627982B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2593629B1 (fr) * | 1986-01-27 | 1988-03-18 | Maurice Francois | Ecran d'affichage a matrice active et a redondance lignes et colonnes |
| JP2624750B2 (ja) * | 1988-03-07 | 1997-06-25 | 株式会社日立製作所 | 液晶表示装置 |
| JP2737226B2 (ja) * | 1989-03-31 | 1998-04-08 | ソニー株式会社 | 液晶ディスプレイ装置 |
| JP2001318644A (ja) * | 2000-05-08 | 2001-11-16 | Toshiba Electronic Engineering Corp | 平面表示パネル |
| CN101432793B (zh) | 2006-07-14 | 2012-02-01 | 夏普株式会社 | 有源矩阵基片和配备该基片的显示装置 |
| TW200947822A (en) * | 2008-05-09 | 2009-11-16 | Tpo Displays Corp | Electrostatic discharge (ESD) protection circuit and electronic system utilizing the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6097384A (ja) * | 1983-11-01 | 1985-05-31 | セイコーインスツルメンツ株式会社 | 液晶表示装置 |
-
1985
- 1985-04-02 JP JP60069420A patent/JPH0627982B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61228491A (ja) | 1986-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0435101B1 (en) | Matrix liquid crystal display device using thin film transistors | |
| KR101048364B1 (ko) | 도트 반전을 초래하는 크로스오버 연결부를 구비하는디스플레이 패널 | |
| US8421724B2 (en) | Liquid crystal display device | |
| US5491347A (en) | Thin-film structure with dense array of binary control units for presenting images | |
| US20020140655A1 (en) | Pixel driving module of liquid crystal display | |
| EP0389031A1 (en) | Colour display device | |
| US7852437B2 (en) | Display device | |
| KR20050113907A (ko) | 액정 표시 장치 및 그의 구동 방법 | |
| JPH11167127A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2937129B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH09114421A (ja) | カラー液晶表示装置 | |
| JPH0627982B2 (ja) | 表示装置 | |
| US6670936B1 (en) | Liquid crystal display | |
| CN100399171C (zh) | 液晶显示器 | |
| JP2517842B2 (ja) | 表示装置 | |
| JP3036059B2 (ja) | 液晶表示装置 | |
| JPH08304851A (ja) | 液晶表示装置 | |
| JPH10239710A (ja) | 液晶表示装置 | |
| KR100831304B1 (ko) | 액정표시장치 | |
| JPH0468607B2 (ja) | ||
| JPH05313196A (ja) | アクティブマトリクス型表示装置 | |
| JPH05341263A (ja) | 液晶表示装置 | |
| JPS62168115A (ja) | 液晶表示装置 | |
| JPH01239531A (ja) | アクティブマトリックスアレイ及び液晶表示装置 | |
| JP2009042378A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |