JPH0628016A - シーケンス制御停止回路 - Google Patents
シーケンス制御停止回路Info
- Publication number
- JPH0628016A JPH0628016A JP20438992A JP20438992A JPH0628016A JP H0628016 A JPH0628016 A JP H0628016A JP 20438992 A JP20438992 A JP 20438992A JP 20438992 A JP20438992 A JP 20438992A JP H0628016 A JPH0628016 A JP H0628016A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sequence control
- sequence
- output
- stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000005764 inhibitory process Effects 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】 ハードウェアのシーケンス制御回路により制
御されるデータ処理装置において、シーケンス制御ＦＦ
群のある状態値でシーケンスを停止させるとき、停止さ
せるべき状態値のビット幅を少くして停止条件のコード
設定を容易とする。 【構成】 シーケンス制御ＦＦ群１〜ｎの各状態値を予
めコード化して出力するコード化回路４０を設ける。こ
のコード化出力はｎよりも小さなビット数としておく。
停止条件記憶部４１にはこのコード化出力のビット数と
同数のビット幅を有し、予めシーケンス停止させたいパ
ターンコード４６を記憶させておく。比較回路４２でコ
ード化回路４０の出力と停止条件記憶部４１の出力との
一致を検出して、クロック供給回路４４のクロックを停
止させる。
御されるデータ処理装置において、シーケンス制御ＦＦ
群のある状態値でシーケンスを停止させるとき、停止さ
せるべき状態値のビット幅を少くして停止条件のコード
設定を容易とする。 【構成】 シーケンス制御ＦＦ群１〜ｎの各状態値を予
めコード化して出力するコード化回路４０を設ける。こ
のコード化出力はｎよりも小さなビット数としておく。
停止条件記憶部４１にはこのコード化出力のビット数と
同数のビット幅を有し、予めシーケンス停止させたいパ
ターンコード４６を記憶させておく。比較回路４２でコ
ード化回路４０の出力と停止条件記憶部４１の出力との
一致を検出して、クロック供給回路４４のクロックを停
止させる。
Description
【０００１】
【技術分野】本発明はシーケンス制御停止回路に関し、
特にシーケンス制御のためのシーケンス制御回路を構成
するフリップフロップ（以下単にＦＦと称す）群の状態
値に応じてシーケンス制御動作を停止させるためのシー
ケンス制御停止回路に関するものである。
特にシーケンス制御のためのシーケンス制御回路を構成
するフリップフロップ（以下単にＦＦと称す）群の状態
値に応じてシーケンス制御動作を停止させるためのシー
ケンス制御停止回路に関するものである。
【０００２】
【従来技術】従来のこの種のシーケンス制御停止回路の
一例を図４に示す。図において、総数ｎビットからなる
シーケンス制御ＦＦ１〜ｎは夫々対応入力信号１１〜１
ｎをクロックに同期して取込みセットする。ｎ個のデー
タレジスタ２１〜２ｎはシーケンス制御ＦＦ１〜ｎの対
応出力信号をセット有効信号として対応データ３１〜３
ｎをクロックに同期して取込みセットする。クロック供
給回路４４はこれ等ＦＦ１〜ｎ及びデータレジスタ２１
〜２ｎの動作クロックを供給する。
一例を図４に示す。図において、総数ｎビットからなる
シーケンス制御ＦＦ１〜ｎは夫々対応入力信号１１〜１
ｎをクロックに同期して取込みセットする。ｎ個のデー
タレジスタ２１〜２ｎはシーケンス制御ＦＦ１〜ｎの対
応出力信号をセット有効信号として対応データ３１〜３
ｎをクロックに同期して取込みセットする。クロック供
給回路４４はこれ等ＦＦ１〜ｎ及びデータレジスタ２１
〜２ｎの動作クロックを供給する。
【０００３】シーケンス制御を停止させる場合、シーケ
ンス制御ＦＦのビット幅と同一ビット幅ｎを有しかつ停
止させたい状態値コード４６を、停止条件記憶部４１に
予めセットしておく。そして、比較器４２にてこの状態
値コードとシーケンス制御ＦＦ１〜ｎの状態値パターン
とを比較して一致したときに、アンドゲート４３の一入
力を論理“１”とする。
ンス制御ＦＦのビット幅と同一ビット幅ｎを有しかつ停
止させたい状態値コード４６を、停止条件記憶部４１に
予めセットしておく。そして、比較器４２にてこの状態
値コードとシーケンス制御ＦＦ１〜ｎの状態値パターン
とを比較して一致したときに、アンドゲート４３の一入
力を論理“１”とする。
【０００４】このときのアンドゲート４３の他入力に
は、停止条件イネーブル信号４５として論理“１”に予
め設定したものが印加されている。従って、比較器４２
からの一致出力である論理“１”の供給に応答してアン
ドゲート４３はクロック供給回路４４に対してクロック
抑止信号を生成して、クロックの供給を停止させること
で、データ処理装置のシーケンス制御動作が停止可能と
なるのである。そしてこの停止の後に、ハードウェアの
診断や解析を行うようになっている。
は、停止条件イネーブル信号４５として論理“１”に予
め設定したものが印加されている。従って、比較器４２
からの一致出力である論理“１”の供給に応答してアン
ドゲート４３はクロック供給回路４４に対してクロック
抑止信号を生成して、クロックの供給を停止させること
で、データ処理装置のシーケンス制御動作が停止可能と
なるのである。そしてこの停止の後に、ハードウェアの
診断や解析を行うようになっている。
【０００５】例えば、ｎ＝２０ビットのシーケンス制御
ＦＦ１〜２０の状態値が（００００００００ １００１
０００１ ０１１０）のパターンになったときに、シ
ーケンス停止を行う場合、停止条件記憶部４１に与える
状態値コードは、やはり２０ビットでかつ（００００
００００ １００１ ０００１ ０１１０）のパターン
となる必要がある。
ＦＦ１〜２０の状態値が（００００００００ １００１
０００１ ０１１０）のパターンになったときに、シ
ーケンス停止を行う場合、停止条件記憶部４１に与える
状態値コードは、やはり２０ビットでかつ（００００
００００ １００１ ０００１ ０１１０）のパターン
となる必要がある。
【０００６】この様な従来のシーケンス制御停止回路で
は、シーケンス制御を停止させる条件の状態値コード
が、シーケンス制御ＦＦ群の状態値パターンと同一であ
る必要があるために、そのＦＦ群の数ｎが多くなると、
停止条件の設定が複雑化する。また、状態値パターンの
数が極めて多数となり、実際に全ての状態値パターンに
おいて停止させる必要はなく、ある限られた数個の状態
値パターンのみで停止させれば良いことが多い場合に
は、停止条件の設定に無駄があるという欠点がある。
は、シーケンス制御を停止させる条件の状態値コード
が、シーケンス制御ＦＦ群の状態値パターンと同一であ
る必要があるために、そのＦＦ群の数ｎが多くなると、
停止条件の設定が複雑化する。また、状態値パターンの
数が極めて多数となり、実際に全ての状態値パターンに
おいて停止させる必要はなく、ある限られた数個の状態
値パターンのみで停止させれば良いことが多い場合に
は、停止条件の設定に無駄があるという欠点がある。
【０００７】
【発明の目的】本発明の目的は、シーケンス制御の停止
条件の状態値コードを実際の使用条件に合致させて無駄
を省いて極力少ないビット数の状態値コードで設定可能
としたシーケンス制御停止回路を提供することである。
条件の状態値コードを実際の使用条件に合致させて無駄
を省いて極力少ないビット数の状態値コードで設定可能
としたシーケンス制御停止回路を提供することである。
【０００８】
【発明の構成】本発明によるシーケンス制御停止回路
は、データ処理装置におけるシーケンス制御のためのシ
ーケンス制御回路を構成する制御シーケンスフリップフ
ロップ群と、前記フリップフロップ群の全ての値を入力
として、これ等入力値の各組合わせパターンに夫々対応
した制御シーケンス上の各状態を示す状態値コードを生
成して出力するコード化手段と、前記データ処理装置を
制御シーケンス上のある状態で停止させるコード化され
た停止条件を予め格納する停止条件格納手段と、この停
止条件格納手段の出力と前記コード化手段の出力との一
致を検出して前記データ処理装置のシーケンス制御動作
を停止制御する手段とを含むことを特徴とする。
は、データ処理装置におけるシーケンス制御のためのシ
ーケンス制御回路を構成する制御シーケンスフリップフ
ロップ群と、前記フリップフロップ群の全ての値を入力
として、これ等入力値の各組合わせパターンに夫々対応
した制御シーケンス上の各状態を示す状態値コードを生
成して出力するコード化手段と、前記データ処理装置を
制御シーケンス上のある状態で停止させるコード化され
た停止条件を予め格納する停止条件格納手段と、この停
止条件格納手段の出力と前記コード化手段の出力との一
致を検出して前記データ処理装置のシーケンス制御動作
を停止制御する手段とを含むことを特徴とする。
【０００９】
【実施例】以下、図面を参照しつつ本発明の実施例につ
いて詳細に説明する。
いて詳細に説明する。
【００１０】図１は本発明の実施例の回路ブロック図で
あり、図４と同等部分は同一符号により示す。図４の従
来例と異なる部分についてのみ述べると、コード化回路
４０はシーケンス制御ＦＦ１〜ｎの各状態値を入力と
し、これ等状態値の組合わせパターンに夫々対応して制
御シーケンス上の各状態値を示す状態値コードを生成し
て出力するものである。この状態値コードのビット幅は
ＦＦ１〜ｎのビット幅であるｎよりも小とし、ｎ＝２０
の場合は、コードのビット幅は例えば３とする。
あり、図４と同等部分は同一符号により示す。図４の従
来例と異なる部分についてのみ述べると、コード化回路
４０はシーケンス制御ＦＦ１〜ｎの各状態値を入力と
し、これ等状態値の組合わせパターンに夫々対応して制
御シーケンス上の各状態値を示す状態値コードを生成し
て出力するものである。この状態値コードのビット幅は
ＦＦ１〜ｎのビット幅であるｎよりも小とし、ｎ＝２０
の場合は、コードのビット幅は例えば３とする。
【００１１】従って、停止条件記憶部４１も３ビットの
停止条件コード４６を予め設定できるようになってお
り、この停止条件コードとコード化回路４０の出力コー
ドとが比較回路４２にて比較される。そして、両者が一
致したとき、アンドゲート４３を介してクロック供給回
路４４のクロック供給動作が抑止されるようになってい
る。
停止条件コード４６を予め設定できるようになってお
り、この停止条件コードとコード化回路４０の出力コー
ドとが比較回路４２にて比較される。そして、両者が一
致したとき、アンドゲート４３を介してクロック供給回
路４４のクロック供給動作が抑止されるようになってい
る。
【００１２】他の構成は図４の回路と同一であるので、
その説明は省略する。
その説明は省略する。
【００１３】図２は図１のコード化回路４０の具体例を
示す回路図であり、ｎ＝２０として３ビットコード出力
を生成する場合のものである。図３はこのコード化回路
の入出力論理値表である。
示す回路図であり、ｎ＝２０として３ビットコード出力
を生成する場合のものである。図３はこのコード化回路
の入出力論理値表である。
【００１４】実際のシーケンス停止条件においては、Ｆ
Ｆ１〜２０の各状態値が“１”をとることはなく、ある
限られた数個の状態値のみが“１”をとるときに停止さ
せれば良いことが多い。
Ｆ１〜２０の各状態値が“１”をとることはなく、ある
限られた数個の状態値のみが“１”をとるときに停止さ
せれば良いことが多い。
【００１５】そこで、本例では、図３の論理値表に示す
如く、ＦＦ１，５，９，１３，１５及び１７の６個の状
態値のみが“１”をとり、他のＦＦについては“１”を
とることはなく、全て“０”に固定して考えることがで
きるものとしている。
如く、ＦＦ１，５，９，１３，１５及び１７の６個の状
態値のみが“１”をとり、他のＦＦについては“１”を
とることはなく、全て“０”に固定して考えることがで
きるものとしている。
【００１６】例えば、ＦＦ１３と１７との状態値が
“１”で他は全て“０”のときコード化信号は“００
１”となり、またＦＦ１３と１５との状態値が“１”で
他は全て“０”のときコード化信号は“０１０”とな
る。
“１”で他は全て“０”のときコード化信号は“００
１”となり、またＦＦ１３と１５との状態値が“１”で
他は全て“０”のときコード化信号は“０１０”とな
る。
【００１７】この真理値表の関係から図２に示す論理回
路が得られるものであり、論理“１”をとる可能性のあ
るＦＦ１，５，９，１３，１５，１７の各出力をノアゲ
ート５１〜５７により夫々組合わせ、他のＦＦの各出力
をオアゲート５８〜６０，ノアゲート６１により組合わ
せる。そして、これ等全てのノアゲート５１〜５７，６
１の各出力をアンドゲート６２〜６８により組合わせ、
これ等アンドゲート６２〜６８の各出力をオアゲート６
９〜７１により組合わせて、これ等３つのオアゲート６
９〜７１の出力を３ビットのコード化信号としている。
路が得られるものであり、論理“１”をとる可能性のあ
るＦＦ１，５，９，１３，１５，１７の各出力をノアゲ
ート５１〜５７により夫々組合わせ、他のＦＦの各出力
をオアゲート５８〜６０，ノアゲート６１により組合わ
せる。そして、これ等全てのノアゲート５１〜５７，６
１の各出力をアンドゲート６２〜６８により組合わせ、
これ等アンドゲート６２〜６８の各出力をオアゲート６
９〜７１により組合わせて、これ等３つのオアゲート６
９〜７１の出力を３ビットのコード化信号としている。
【００１８】いま、ＦＦ１３と１７との状態値が共に
“１”で他のＦＦの状態値が全て“０”であるときにシ
ーケンス制御停止を行う場合、予め停止条件記憶部４１
に３ビットの“００１”をセットしておく。
“１”で他のＦＦの状態値が全て“０”であるときにシ
ーケンス制御停止を行う場合、予め停止条件記憶部４１
に３ビットの“００１”をセットしておく。
【００１９】この状態で、装置が処理実行中にＦＦ１３
と１７との各値が共に“１”で他のＦＦの値は全て
“０”になると、コード化回路４０は停止条件のコード
化信号“００１”を生成して出力する。
と１７との各値が共に“１”で他のＦＦの値は全て
“０”になると、コード化回路４０は停止条件のコード
化信号“００１”を生成して出力する。
【００２０】比較回路４２はこの時両コードの一致を検
出するので、その一致出力は“１”となり、アンドゲー
ト４３を介してクロック供給回路４４にクロック抑止指
令が供給されることになる。これにより、シーケンス制
御動作が停止され、このときのハードウェア回路の診断
や解析が行われるのである。
出するので、その一致出力は“１”となり、アンドゲー
ト４３を介してクロック供給回路４４にクロック抑止指
令が供給されることになる。これにより、シーケンス制
御動作が停止され、このときのハードウェア回路の診断
や解析が行われるのである。
【００２１】図２に示したコード化回路はエンコーダの
ゲート回路であり、ＩＣ１個を用いて構成される。この
例以外に、コード化回路としては、ＲＯＭやＲＡＭ等の
メモリを用い、そのアドレス入力としてシーケンス制御
ＦＦ群１〜ｎの各状態値を与えるようにしても良い。
ゲート回路であり、ＩＣ１個を用いて構成される。この
例以外に、コード化回路としては、ＲＯＭやＲＡＭ等の
メモリを用い、そのアドレス入力としてシーケンス制御
ＦＦ群１〜ｎの各状態値を与えるようにしても良い。
【００２２】
【発明の効果】以上述べた如く、本発明によれば、シー
ケンス制御ＦＦ群の状態値を予め定められた手法でコー
ド化することにより、停止条件のためのコードパターン
を少ないビット数とすることができ、停止条件のコード
設定が容易となると共にそのコード設定用のメモリが少
ない容量で済むという効果がある。
ケンス制御ＦＦ群の状態値を予め定められた手法でコー
ド化することにより、停止条件のためのコードパターン
を少ないビット数とすることができ、停止条件のコード
設定が容易となると共にそのコード設定用のメモリが少
ない容量で済むという効果がある。
【図１】本発明の実施例のブロック図である。
【図２】図１のコード化回路の一例を示す図である。
【図３】図２のコード化回路の入出力関係を示す図であ
る。
る。
【図４】従来のシーケンス制御停止回路の例を示す図で
ある。
ある。
１〜ｎ シーケンス制御ＦＦ群 ２１〜２ｎ データレジスタ群 ４０ コード化回路 ４１ 停止条件記憶部 ４２ 比較回路 ４３ アンドゲート ４４ クロック供給回路
Claims (1)
- 【請求項１】 データ処理装置におけるシーケンス制御
のためのシーケンス制御回路を構成する制御シーケンス
フリップフロップ群と、前記フリップフロップ群の全て
の値を入力として、これ等入力値の各組合わせパターン
に夫々対応した制御シーケンス上の各状態を示す状態値
コードを生成して出力するコード化手段と、前記データ
処理装置を制御シーケンス上のある状態で停止させるコ
ード化された停止条件を予め格納する停止条件格納手段
と、この停止条件格納手段の出力と前記コード化手段の
出力との一致を検出して前記データ処理装置のシーケン
ス制御動作を停止制御する手段とを含むことを特徴とす
るシーケンス制御停止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20438992A JPH0628016A (ja) | 1992-07-08 | 1992-07-08 | シーケンス制御停止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20438992A JPH0628016A (ja) | 1992-07-08 | 1992-07-08 | シーケンス制御停止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0628016A true JPH0628016A (ja) | 1994-02-04 |
Family
ID=16489732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20438992A Pending JPH0628016A (ja) | 1992-07-08 | 1992-07-08 | シーケンス制御停止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628016A (ja) |
-
1992
- 1992-07-08 JP JP20438992A patent/JPH0628016A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4237534A (en) | Bus arbiter | |
| US4975641A (en) | Integrated circuit and method for testing the integrated circuit | |
| US4037213A (en) | Data processor using a four section instruction format for control of multi-operation functions by a single instruction | |
| US3931505A (en) | Program controlled data processor | |
| US5125011A (en) | Apparatus for masking data bits | |
| JPH0628016A (ja) | シーケンス制御停止回路 | |
| US5623648A (en) | Controller for initiating insertion of wait states on a signal bus | |
| JPS638493B2 (ja) | ||
| JPS5853099A (ja) | メモリ−の有効利用方法 | |
| JPH01130615A (ja) | パルス出力装置 | |
| JP3166239B2 (ja) | クロック信号供給装置 | |
| US5828898A (en) | Microcomputer for outputting data to the outside of the microcomputer in real time in response to a RTP output request signal received from outside the microcomputer | |
| JP2002091901A (ja) | プライオリティエンコーダ | |
| KR100207481B1 (ko) | 데이터 검출을 위한 검출 시간 조정 장치 | |
| JP2582414B2 (ja) | 割込み処理装置 | |
| JP2754786B2 (ja) | 情報処理装置 | |
| JPH0512036A (ja) | 割込み制御回路 | |
| KR0163726B1 (ko) | 외부 메모리를 이용한 다수의 램 브레이크조건 설정회로 | |
| JP2532072Y2 (ja) | パターン発生器 | |
| JP2847741B2 (ja) | マイクロコンピュータ | |
| JPH01222363A (ja) | マルチポートメモリコントローラ | |
| JPH01201760A (ja) | Ｄｍａ制御装置 | |
| JPH04141734A (ja) | 内部レジスタアクセス回路 | |
| JPS61109154A (ja) | 固定デ−タ・レジスタのエラ−検出方式 | |
| JPH04180144A (ja) | レジスタ・ファイル制御方式 |