JPH0628049B2 - 非同期バス間のデータ転送方法 - Google Patents
非同期バス間のデータ転送方法Info
- Publication number
- JPH0628049B2 JPH0628049B2 JP2044314A JP4431490A JPH0628049B2 JP H0628049 B2 JPH0628049 B2 JP H0628049B2 JP 2044314 A JP2044314 A JP 2044314A JP 4431490 A JP4431490 A JP 4431490A JP H0628049 B2 JPH0628049 B2 JP H0628049B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- speed bus
- requester
- high speed
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4031—Coupling between buses using bus bridges with arbitration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】 (技術分野) 本発明は、一方が他方より早い作動速度を有する相互に
独立的に作動する2つのバス間の通信を要求するデータ
処理システムに関し、特に高速のバスのためにバスの遊
休時間を最小限度に抑えるようにこのようなバスの最も
有効な利用を提供する方法で前記通信を可能にする手法
に関する。
独立的に作動する2つのバス間の通信を要求するデータ
処理システムに関し、特に高速のバスのためにバスの遊
休時間を最小限度に抑えるようにこのようなバスの最も
有効な利用を提供する方法で前記通信を可能にする手法
に関する。
(背景技術) 2つのバス間の通信を必要とするシステムにおいては、
最小限の複雑さを有する制御手法を用いて通信できるよ
うに、バスが相互に同期して作動するよう構成すること
は一般に知られている。しかし、ある用途においては、
このようなバスを常に同期状態て作動させることができ
ないように、相互に独立的に作動できることが望まし
く、あるいは必要とされる。例えば、一方のバスが比較
的低速度のバスであるが、他方のバスは比較的早い速度
で作動することがある。ある特定のシステムにおてい
は、例えば、比較的高速のバスがデータ処理システムの
一部である内部装置にサービスするシステム・バスであ
り、低速度バスはデータ処理システムに対する周辺の外
部装置にサービスする入出力(I/O)バスであり得
る。
最小限の複雑さを有する制御手法を用いて通信できるよ
うに、バスが相互に同期して作動するよう構成すること
は一般に知られている。しかし、ある用途においては、
このようなバスを常に同期状態て作動させることができ
ないように、相互に独立的に作動できることが望まし
く、あるいは必要とされる。例えば、一方のバスが比較
的低速度のバスであるが、他方のバスは比較的早い速度
で作動することがある。ある特定のシステムにおてい
は、例えば、比較的高速のバスがデータ処理システムの
一部である内部装置にサービスするシステム・バスであ
り、低速度バスはデータ処理システムに対する周辺の外
部装置にサービスする入出力(I/O)バスであり得
る。
このようなシステムにおいては、バスは時に相互に独立
的に、即ち非同期状態で作動されるよう構成される。バ
ス間の通信を行う際、もし一方のバスが他方のバスに対
する通信アクセスを要求しかつ他方のバスがその時使用
中であるならば、要求側のバスの作動は通常停止され
て、他方のバスがその時の作動を終了するまで待機状態
に置かれる。要求側のバスは、これにより、必要な待機
時間中望ましくない遊休状態に置かれて他の目的のため
には使用することができない。このような動作は、特に
遊休したバスがより高速度で作動するものである時、シ
ステム全体の性能には通常不利である。
的に、即ち非同期状態で作動されるよう構成される。バ
ス間の通信を行う際、もし一方のバスが他方のバスに対
する通信アクセスを要求しかつ他方のバスがその時使用
中であるならば、要求側のバスの作動は通常停止され
て、他方のバスがその時の作動を終了するまで待機状態
に置かれる。要求側のバスは、これにより、必要な待機
時間中望ましくない遊休状態に置かれて他の目的のため
には使用することができない。このような動作は、特に
遊休したバスがより高速度で作動するものである時、シ
ステム全体の性能には通常不利である。
2つのバスが相互に独立的にかつ異なるバス作動速度で
作動することを許容すると同時に、必要に応じてバスの
一方における装置が、特に高速度のバスが遊休状態のま
まである時間が最小限度に抑えられるように、他方のバ
ス上の装置と通信することを許容することにより、両バ
ス間の通信を許容する有効な手法を考えることが望まし
い。
作動することを許容すると同時に、必要に応じてバスの
一方における装置が、特に高速度のバスが遊休状態のま
まである時間が最小限度に抑えられるように、他方のバ
ス上の装置と通信することを許容することにより、両バ
ス間の通信を許容する有効な手法を考えることが望まし
い。
(発明の要約) 本発明によれば、一方が他方より早い速度で作動する2
つの独立的に作動するバスが、バス間のデータ転送の方
向に依存する独特な方法で、データ転送をインターフェ
ース装置を介してバス間で行うように構成されている。
もしより高速度のバスがより遅い速度のバスのアクセス
を要求する場合、より高速度のバスはより低速度のバス
が応答するのを待機し、転送はより遅い速度のバスの速
度で行われる。しかし、もし(データをより高速度のバ
スから送出しあるいはこれに書込むため)より低速度の
バスがより高速度のバスをアクセスすることを欲するな
らば、より高速度のバスはその早い速度で作動し、より
低速度のバスはそれ自体のより遅い速度で作動する。こ
のため、もしデータ転送のためのアクセスがより低速度
のバスからより高速度のバスへ要求されるならば、デー
タはより低速度のバスの作動速度でインターフェース装
置に対し与えられてバッファされ、より高速度のバスが
このような転送のため自由に使用可能な状態にある時、
続いてより高速度のバスに対して早い作動速度で転送す
ることができる。書込み要求においては、より低速度の
バスは、一旦データがインターフェース装置へ転送され
ると他の操作のため解放され得る。読出し要求の場合
は、より低速度のバスは、より高速度のバスから読出さ
れるデータがより低速度のバスに対する転送のため使用
可能となるまで待機状態に置かれ得る。
つの独立的に作動するバスが、バス間のデータ転送の方
向に依存する独特な方法で、データ転送をインターフェ
ース装置を介してバス間で行うように構成されている。
もしより高速度のバスがより遅い速度のバスのアクセス
を要求する場合、より高速度のバスはより低速度のバス
が応答するのを待機し、転送はより遅い速度のバスの速
度で行われる。しかし、もし(データをより高速度のバ
スから送出しあるいはこれに書込むため)より低速度の
バスがより高速度のバスをアクセスすることを欲するな
らば、より高速度のバスはその早い速度で作動し、より
低速度のバスはそれ自体のより遅い速度で作動する。こ
のため、もしデータ転送のためのアクセスがより低速度
のバスからより高速度のバスへ要求されるならば、デー
タはより低速度のバスの作動速度でインターフェース装
置に対し与えられてバッファされ、より高速度のバスが
このような転送のため自由に使用可能な状態にある時、
続いてより高速度のバスに対して早い作動速度で転送す
ることができる。書込み要求においては、より低速度の
バスは、一旦データがインターフェース装置へ転送され
ると他の操作のため解放され得る。読出し要求の場合
は、より低速度のバスは、より高速度のバスから読出さ
れるデータがより低速度のバスに対する転送のため使用
可能となるまで待機状態に置かれ得る。
更に、もしより低速度のバスの作動状態とより高速度の
バスにより転送が要求されたデータの宛て先を監視し
て、このような転送をより高速度のバスが要求する時前
記より低速度のバスが使用中であって使用できなけれ
ば、本発明の手法により、より高速度のバスは一時的に
要求者を未済の状態に置くことにより、要求者が存在す
るより高速度のバスの作動を中断することなく、この要
求を保留する。そこで、より高速度のバスはその上の他
の装置のより低速度のバスのサービスを要求しないで済
むサービス要求のため使用されるように解放される。よ
り低速度のバスがその後使用可能状態となると、前記の
ように保留させられていた要求者はその最初の保留され
た要求操作を完了する優先順位を与えられる。このよう
に、より高速度のバスのアクティビティは停止させられ
る必要がなく、より低速度のバスが使用可能となるまで
保留あるいは待機状態に置かれる必要がない許りでな
く、他のアクティビティが待機あるいは遊休の状態に止
まらないように使用が可能となる。より高速度のバスに
おけるこのような他のアクティビティは依然として独立
的に、即ちより低速度のバスの作動に関して非同期状態
で行うことができる。
バスにより転送が要求されたデータの宛て先を監視し
て、このような転送をより高速度のバスが要求する時前
記より低速度のバスが使用中であって使用できなけれ
ば、本発明の手法により、より高速度のバスは一時的に
要求者を未済の状態に置くことにより、要求者が存在す
るより高速度のバスの作動を中断することなく、この要
求を保留する。そこで、より高速度のバスはその上の他
の装置のより低速度のバスのサービスを要求しないで済
むサービス要求のため使用されるように解放される。よ
り低速度のバスがその後使用可能状態となると、前記の
ように保留させられていた要求者はその最初の保留され
た要求操作を完了する優先順位を与えられる。このよう
に、より高速度のバスのアクティビティは停止させられ
る必要がなく、より低速度のバスが使用可能となるまで
保留あるいは待機状態に置かれる必要がない許りでな
く、他のアクティビティが待機あるいは遊休の状態に止
まらないように使用が可能となる。より高速度のバスに
おけるこのような他のアクティビティは依然として独立
的に、即ちより低速度のバスの作動に関して非同期状態
で行うことができる。
本発明については、添付図面の助けを借りて更に詳細に
記述することができる。
記述することができる。
(実施例) 第1図は、本発明の手法が使用可能なシステム全体のブ
ロック図を示している。全体的に示された如きシステム
は、比較的知られたアーキテクチャを有し、特に図示さ
れた実施態様においては、各々が機能については当業者
には周知の命令キャッシュ装置11およびデータ・キャッ
シュ装置12の如き適当なキャッシュ・メモリー装置と関
連した1つ以上の中央処理装置(CPU)10を含んでい
る。
ロック図を示している。全体的に示された如きシステム
は、比較的知られたアーキテクチャを有し、特に図示さ
れた実施態様においては、各々が機能については当業者
には周知の命令キャッシュ装置11およびデータ・キャッ
シュ装置12の如き適当なキャッシュ・メモリー装置と関
連した1つ以上の中央処理装置(CPU)10を含んでい
る。
処理装置は、システム・バス13を介して全システムの残
部と通信する。例えば、適当な大域指令信号を適当な大
域資源ロジック16を介して供給でき、このような信号は
例えば種々の大域的に使用されるクロック信号ならびに
システム全体で使用される他の適当な指令もしくは制御
信号を含む。適当なI/O機能ロジック17はまた、I/
O割込みおよびバスの調停操作の取扱い、ならびに他の
バス管理信号のためI/Oバス18から使用可能である。
メモリー19に関するデータの出入り転送もまたこのシス
テム・バスを介して行うことができる。装置16、17、19
は本発明の一部をなすものではないが、一般に当技術に
おいて周知のシステムにおいて使用可能なタイプのもの
であり、本文においてはこれ以上詳細に記述する必要は
ない。
部と通信する。例えば、適当な大域指令信号を適当な大
域資源ロジック16を介して供給でき、このような信号は
例えば種々の大域的に使用されるクロック信号ならびに
システム全体で使用される他の適当な指令もしくは制御
信号を含む。適当なI/O機能ロジック17はまた、I/
O割込みおよびバスの調停操作の取扱い、ならびに他の
バス管理信号のためI/Oバス18から使用可能である。
メモリー19に関するデータの出入り転送もまたこのシス
テム・バスを介して行うことができる。装置16、17、19
は本発明の一部をなすものではないが、一般に当技術に
おいて周知のシステムにおいて使用可能なタイプのもの
であり、本文においてはこれ以上詳細に記述する必要は
ない。
更に、適当なインターフェース装置21を介するI/Oバ
ス18によるI/O装置に関するデータの出入り転送を制
御するための情報が要求される。ある特定のシステムに
おいては、例えば、システム・バス13は高速度のバスで
あるが、I/Oバス18は低速度のバスであり、このよう
なバスは非同期的に、即ち相互に時間的に独立して作動
できることが望ましい。同時に、より高速度のシステム
・バスが決して遊休状態のままに止まることなく、例え
要求されたデータ転送が直ちに行われ得なくとも略々常
に有効に利用できるような方法でバス間で転送が行われ
る(一方のバス上の装置が他のバス上の装置に対するア
クセスを要求する時その結果として生じる)ことが望ま
しい。
ス18によるI/O装置に関するデータの出入り転送を制
御するための情報が要求される。ある特定のシステムに
おいては、例えば、システム・バス13は高速度のバスで
あるが、I/Oバス18は低速度のバスであり、このよう
なバスは非同期的に、即ち相互に時間的に独立して作動
できることが望ましい。同時に、より高速度のシステム
・バスが決して遊休状態のままに止まることなく、例え
要求されたデータ転送が直ちに行われ得なくとも略々常
に有効に利用できるような方法でバス間で転送が行われ
る(一方のバス上の装置が他のバス上の装置に対するア
クセスを要求する時その結果として生じる)ことが望ま
しい。
本文に述べる如き発明は、このような高速度と低速度の
バス間の有効な転送を可能にする上で有効である。本発
明は特に第1図に示されたシステム・バスおよびI/O
バスに用いられる時有効であるが、本発明は、更に広義
において、異なる作動速度を有する2つの非同期で作動
するバス間のデータ転送を要求するどんな状況において
も使用可能なものとして説明する。
バス間の有効な転送を可能にする上で有効である。本発
明は特に第1図に示されたシステム・バスおよびI/O
バスに用いられる時有効であるが、本発明は、更に広義
において、異なる作動速度を有する2つの非同期で作動
するバス間のデータ転送を要求するどんな状況において
も使用可能なものとして説明する。
第2図は、高速度で作動するバスAおよび低速度で作動
するバスB間で両方向におけるデータ転送のため必要な
例示的な制御信号を示している。バス調停制御部20が、
適当なバス間の要求信号を介するバス内の転送(ABU
S BR)、あるいはBバスに関するデータの出し入れ
のためAバスの使用を要求するバス間転送(BBUS
BR)のいずれかのため、Aバスの使用を要求するAバ
ス上の装置間の調停を行う。システムが許可し、許可さ
れたマスターがそのAバス上の保有権を開始する。Aバ
ス要求者(ABUS BR)がAバスの使用を要求する
時、このデータ転送に対するアドレスは、この要求がA
バスあるいはBバスのいずれかの宛て先を有するかを判
定する(ブロック21)ため復号される。もしこの要求が
Bバス要求であるならば、Bバスの状態が検査され(ブ
ロック22)、もしBバスが使用中ならば、要求者は保留
の状態に置かれ(ブロック23 保留中マスター)、以下
に述べるようにBバスが自由な状態にある後の時点にお
けるサービスのためAバス上のその保有権が外される
(リトライ発行)。要求者がこのように「保留中」の如
くマークされる時、Bバスが保留を要求したデータ転送
のため自由になるまで、Aバスは実際にこのような要求
者からの要求を無視し得る。後でBバスが自由な状態に
なると、保留中のマスターが、転送のため優先的にBバ
スを経てAバスを許与される。
するバスB間で両方向におけるデータ転送のため必要な
例示的な制御信号を示している。バス調停制御部20が、
適当なバス間の要求信号を介するバス内の転送(ABU
S BR)、あるいはBバスに関するデータの出し入れ
のためAバスの使用を要求するバス間転送(BBUS
BR)のいずれかのため、Aバスの使用を要求するAバ
ス上の装置間の調停を行う。システムが許可し、許可さ
れたマスターがそのAバス上の保有権を開始する。Aバ
ス要求者(ABUS BR)がAバスの使用を要求する
時、このデータ転送に対するアドレスは、この要求がA
バスあるいはBバスのいずれかの宛て先を有するかを判
定する(ブロック21)ため復号される。もしこの要求が
Bバス要求であるならば、Bバスの状態が検査され(ブ
ロック22)、もしBバスが使用中ならば、要求者は保留
の状態に置かれ(ブロック23 保留中マスター)、以下
に述べるようにBバスが自由な状態にある後の時点にお
けるサービスのためAバス上のその保有権が外される
(リトライ発行)。要求者がこのように「保留中」の如
くマークされる時、Bバスが保留を要求したデータ転送
のため自由になるまで、Aバスは実際にこのような要求
者からの要求を無視し得る。後でBバスが自由な状態に
なると、保留中のマスターが、転送のため優先的にBバ
スを経てAバスを許与される。
このような作動のため、Bバスの状態ならびにインター
フェース装置の状態が、それらの使用中/自由の状態を
判定するため連続的に監視される(ブロック22)。使用
中の状態は、BバスがBバス上の要求者に対して与えら
れた(ブロック24)場合に生じ、あるいはBバス上の他
の要求者がその時Bバス上の保有権を維持する場合に生
じる。使用中の状態はまた、インターフェース装置が使
用中(INTER BSY)の時生じ得、また例えば以
下に述べるようにこのインターフェース装置のアドレス
およびデータ・レジスタが一杯である場合に生じる。
フェース装置の状態が、それらの使用中/自由の状態を
判定するため連続的に監視される(ブロック22)。使用
中の状態は、BバスがBバス上の要求者に対して与えら
れた(ブロック24)場合に生じ、あるいはBバス上の他
の要求者がその時Bバス上の保有権を維持する場合に生
じる。使用中の状態はまた、インターフェース装置が使
用中(INTER BSY)の時生じ得、また例えば以
下に述べるようにこのインターフェース装置のアドレス
およびデータ・レジスタが一杯である場合に生じる。
第3図は、バス間の両方向におけるデータの流れを決定
するため使用される制御信号の概略図であるが、バスの
使用を決定する操作を示す更に詳細なフローチャートは
以下に述べるように第4図乃至第8図に示される。イン
ターフェース装置は、第9図においてブロック図の形態
で示され、両方向の読出しおよび書込みの両方の要求の
ためのインターフェース装置におけるアドレスおよびデ
ータの流れは第10A図、第10Bおよび第11図に示され
る。
するため使用される制御信号の概略図であるが、バスの
使用を決定する操作を示す更に詳細なフローチャートは
以下に述べるように第4図乃至第8図に示される。イン
ターフェース装置は、第9図においてブロック図の形態
で示され、両方向の読出しおよび書込みの両方の要求の
ためのインターフェース装置におけるアドレスおよびデ
ータの流れは第10A図、第10Bおよび第11図に示され
る。
第3図において判るように、より高速度のAバスの使用
に対する、より低速度のBバス上の装置によるバス要求
は、Aバスが使用中であるかどうかに従ってバスを許す
かどうかの結果を生じる。もしAバスが使用中ならば転
送は生じ得ず、Bバスの要求者はAバスが自由な状態に
なるまで待機しなければならない。もしAバスが使用中
でなければ、Aバスの許与が行われ、Aバス上で転送が
Aバスのより早い速度で生じる。
に対する、より低速度のBバス上の装置によるバス要求
は、Aバスが使用中であるかどうかに従ってバスを許す
かどうかの結果を生じる。もしAバスが使用中ならば転
送は生じ得ず、Bバスの要求者はAバスが自由な状態に
なるまで待機しなければならない。もしAバスが使用中
でなければ、Aバスの許与が行われ、Aバス上で転送が
Aバスのより早い速度で生じる。
Bバスの使用に対するAバス上の装置によるバス要求
は、Bバスが使用中であるかどうかに依存している。し
かし、もしBバスが使用中でも、AバスはBバスが自由
になるのを待機する間遊休状態あるいは待機の状態に保
持されることはない。その代わり、要求者は「保留中」
の状態にある如くにマークされ、要求者は実際にAバス
上のその保有権から外され、次にAバスは他の要求の処
理のため自由な状態となる。Bバス要求の使用のための
保留中の要求は、Bバスが自由状態になるまでは無視さ
れ得る。このように、Aバスが自由な状態になるまでB
バスが遊休状態のままであるAバスの使用に対するBバ
ス要求者による要求とは異なり、Aバスの要求者による
バス間転送要求の故にAバスは決して遊休状態には置か
れることはく、少なくともバス内転送のため他のAバス
の装置によって使用するため使用可能な状態を維持す
る。
は、Bバスが使用中であるかどうかに依存している。し
かし、もしBバスが使用中でも、AバスはBバスが自由
になるのを待機する間遊休状態あるいは待機の状態に保
持されることはない。その代わり、要求者は「保留中」
の状態にある如くにマークされ、要求者は実際にAバス
上のその保有権から外され、次にAバスは他の要求の処
理のため自由な状態となる。Bバス要求の使用のための
保留中の要求は、Bバスが自由状態になるまでは無視さ
れ得る。このように、Aバスが自由な状態になるまでB
バスが遊休状態のままであるAバスの使用に対するBバ
ス要求者による要求とは異なり、Aバスの要求者による
バス間転送要求の故にAバスは決して遊休状態には置か
れることはく、少なくともバス内転送のため他のAバス
の装置によって使用するため使用可能な状態を維持す
る。
第4図乃至第8図は、Bバスに対するAバスの要求を処
理するため必要な制御操作を示すフローチャートをより
詳細に示すが、第7図はAバスに対するBバスの要求を
処理するため必要な制御操作を示すフローチャートを示
している。
理するため必要な制御操作を示すフローチャートをより
詳細に示すが、第7図はAバスに対するBバスの要求を
処理するため必要な制御操作を示すフローチャートを示
している。
第4図において判るように、Bバスの使用に対するAバ
スの要求は、次の3つの条件の1つに遭遇し得る。即
ち、(1)Bバスの以前に要求された使用権を有する保
留されたAバスの要求者がない、(2)Bバスの要求さ
れた使用権を有する保留中のAバス要求者が存在し、B
バスはその時自由状態にある、あるいは(3)Bバスの
要求された使用権を有する保留中のAバス要求者は存在
するがBバスは使用中である。
スの要求は、次の3つの条件の1つに遭遇し得る。即
ち、(1)Bバスの以前に要求された使用権を有する保
留されたAバスの要求者がない、(2)Bバスの要求さ
れた使用権を有する保留中のAバス要求者が存在し、B
バスはその時自由状態にある、あるいは(3)Bバスの
要求された使用権を有する保留中のAバス要求者は存在
するがBバスは使用中である。
第5図は、Aバスが最も高い優先順位を有するその時の
Aバスの要求者(もし1つ以上のこのような要求がその
時生じているならば)を識別してAバスの使用権をこの
最も高い優先順位の要求者のマスターに許与する第1の
条件に対する制御操作を示している。このマスターがバ
ス内転送のためにだけAバスの使用を要求するか、ある
いはこのマスターがバス間転送のためにBバスの使用を
も要求するかについて判定が行われる。もしこのマスタ
ーがAバスのみの使用を要求するならば、調停部(アー
ビタ)は要求者に許可を与えるべく待機し、要求者は望
むままAバスを使用する。この段階においては、Aバス
に対するその後の要求は再び第3図に示される(Zま
で)ように考えることができる。
Aバスの要求者(もし1つ以上のこのような要求がその
時生じているならば)を識別してAバスの使用権をこの
最も高い優先順位の要求者のマスターに許与する第1の
条件に対する制御操作を示している。このマスターがバ
ス内転送のためにだけAバスの使用を要求するか、ある
いはこのマスターがバス間転送のためにBバスの使用を
も要求するかについて判定が行われる。もしこのマスタ
ーがAバスのみの使用を要求するならば、調停部(アー
ビタ)は要求者に許可を与えるべく待機し、要求者は望
むままAバスを使用する。この段階においては、Aバス
に対するその後の要求は再び第3図に示される(Zま
で)ように考えることができる。
一方、もしAバス上の装置による要求がBバスに対する
データ転送であるならば、Bバスが使用中であるかある
いは自由な状態にあるかどうかの判定がなされる。もし
Bバスが使用中であれば、マスターは保留中のBバス要
求者(保留中マスター)としてマークされ、その保有権
はAバスから外される(リトライ発行)。このマスター
が保留状態に止まる間、Aバスの使用に対する他の要求
が勘案され得る。
データ転送であるならば、Bバスが使用中であるかある
いは自由な状態にあるかどうかの判定がなされる。もし
Bバスが使用中であれば、マスターは保留中のBバス要
求者(保留中マスター)としてマークされ、その保有権
はAバスから外される(リトライ発行)。このマスター
が保留状態に止まる間、Aバスの使用に対する他の要求
が勘案され得る。
一方、もしBバスが自由な状態にあるがインターフェー
ス装置が使用中であるならば、マスターはまた保留中と
してマークされ、その保有権は前の如くAバスから外さ
れる。しかし、Bバスおよびインターフェース装置が共
に自由な状態にあるならば、Bバスの使用はマスターに
許与され、この許与はマスターがこれを確認する時に外
される。
ス装置が使用中であるならば、マスターはまた保留中と
してマークされ、その保有権は前の如くAバスから外さ
れる。しかし、Bバスおよびインターフェース装置が共
に自由な状態にあるならば、Bバスの使用はマスターに
許与され、この許与はマスターがこれを確認する時に外
される。
第6図は、AバスおよびBバスにおける1つあるいはそ
れ以上の保留中の要求者が束縛されない第2の条件を示
している。どの保留中の要求者が最も高い優先順位を持
つかについて判定がなされる。この最も高い優先順位の
要求者の保留中の状態はクリアされ、Aバスおよび自由
な状態のBバスの使用がこの最も高い優先順位の要求者
へ与えられる。次いで、この最も高い優先順位の要求者
はこの許与を確認して、Aバス上のその保有権をBバス
上のその宛て先へ向けて開始する。
れ以上の保留中の要求者が束縛されない第2の条件を示
している。どの保留中の要求者が最も高い優先順位を持
つかについて判定がなされる。この最も高い優先順位の
要求者の保留中の状態はクリアされ、Aバスおよび自由
な状態のBバスの使用がこの最も高い優先順位の要求者
へ与えられる。次いで、この最も高い優先順位の要求者
はこの許与を確認して、Aバス上のその保有権をBバス
上のその宛て先へ向けて開始する。
第7図は、その時1つ以上の保留中のマスターがありか
つBバスが依然として使用中である第3の条件を示して
いる。保留中でない要求者、即ちまた保留中のマークが
付されない要求者があるかどうかの判定がなされる。保
留中のBバス要求者は、Bバスが使用中である限り無視
され得る。最も高い優先順位の保留中でない要求者がA
バスを許与される。もしこの要求者の宛て先がBバスで
あると復号されると、このマスターもまた保留中とマー
クされ、このような要求の処理に対して記述したプロセ
スが第5図における如く(Dまで)進行する。
つBバスが依然として使用中である第3の条件を示して
いる。保留中でない要求者、即ちまた保留中のマークが
付されない要求者があるかどうかの判定がなされる。保
留中のBバス要求者は、Bバスが使用中である限り無視
され得る。最も高い優先順位の保留中でない要求者がA
バスを許与される。もしこの要求者の宛て先がBバスで
あると復号されると、このマスターもまた保留中とマー
クされ、このような要求の処理に対して記述したプロセ
スが第5図における如く(Dまで)進行する。
低速度のBバスによる高速度のAバスの使用に対する要
求はそれほど複雑ではないが、これは高速度のAバスの
場合のように低速度のBバスが遊休状態になることを阻
止する必要がないためである。このような要求の処理
は、第8図のフローチャートに示されている。もしBバ
ス上の装置による要求がある場合には、この要求もまた
Aバスの使用に対するものであるかどうかの判定がなさ
れる。もしAバスの使用が要求されなければ、Bバスは
それ自体の優先順位方式に従ってこの要求を処理する。
しかし、もしこの要求もAバスの使用に対するものであ
れば、Aバスの要求が発される。もしAバスが使用中で
あれば、この要求者に対するAバスの許与は、Aバスが
自由な状態になるまでは行われ得ない。一旦Aバスが自
由状態になると、この許与がBバス上の要求者に対して
行われ、この許与が確認され、データ転送を行うことが
できる。次いでこの許与は外されて、次のBバスの要求
者からの要求を待機する。もしAバス使用に対するBバ
スの要求が書込み操作であるならば、書込まれるべきデ
ータならびにそのアドレスは、以下に述べるようにイン
ターフェース装置におけるレジスタに置くことができ、
一旦それに置かれると、Bバスは他のBバスのアクティ
ビティのため解放することができる。しかし、もしこの
要求が読出し操作であるならば、Bバスは解放され得
ず、データがAバス上の装置から読出すことができBバ
スへの転送のためAバス上で使用可能になるまでは待機
の状態のままである。このような転送が行われた後、B
バスが解放され得、他のBバスの要求者による使用のた
め自由な状態となる。
求はそれほど複雑ではないが、これは高速度のAバスの
場合のように低速度のBバスが遊休状態になることを阻
止する必要がないためである。このような要求の処理
は、第8図のフローチャートに示されている。もしBバ
ス上の装置による要求がある場合には、この要求もまた
Aバスの使用に対するものであるかどうかの判定がなさ
れる。もしAバスの使用が要求されなければ、Bバスは
それ自体の優先順位方式に従ってこの要求を処理する。
しかし、もしこの要求もAバスの使用に対するものであ
れば、Aバスの要求が発される。もしAバスが使用中で
あれば、この要求者に対するAバスの許与は、Aバスが
自由な状態になるまでは行われ得ない。一旦Aバスが自
由状態になると、この許与がBバス上の要求者に対して
行われ、この許与が確認され、データ転送を行うことが
できる。次いでこの許与は外されて、次のBバスの要求
者からの要求を待機する。もしAバス使用に対するBバ
スの要求が書込み操作であるならば、書込まれるべきデ
ータならびにそのアドレスは、以下に述べるようにイン
ターフェース装置におけるレジスタに置くことができ、
一旦それに置かれると、Bバスは他のBバスのアクティ
ビティのため解放することができる。しかし、もしこの
要求が読出し操作であるならば、Bバスは解放され得
ず、データがAバス上の装置から読出すことができBバ
スへの転送のためAバス上で使用可能になるまでは待機
の状態のままである。このような転送が行われた後、B
バスが解放され得、他のBバスの要求者による使用のた
め自由な状態となる。
バス間のデータ転送を行うためのインターフェース装置
のブロック図が第9図に示されるが、同図においてはレ
ジスタ25がBバスと通信し、レジスタ26はAバスと通信
し、レジスタ25、26間の通信はFIFO(先入れ先出
し)装置27(BバスからAバスへ転送されるデータ用)
および28(AバスからBバスへ転送されるデータ用)を
介して起生する。各レジスタは、4つのレジスタ装置が
32ビット・ワード全体を取扱うように完全な32ビットの
データ・ワードの1バイト(8ビット)を処理する。各
FIFO装置は、4つのFIFO装置が4つの完全32ビ
ット・ワードを処理するように複数のデータ・ワードの
各々の1バイトを処理する。普通、望ましい実施態様に
おいては、Bバス上のある装置が32ビット・ワードの4
つの全てのバイトを同時に転送することができない場合
でさえ、Aバスへの同時の並行的な転送のため全32ビ
ット・ワードの4つの全てのバイトがレジスタ26でAバ
スから使用できる。例えば、Bバス上の1つの装置は、
一時に僅かに2バイトを転送できる過ぎない。このよう
な装置の場合、レジスタ25がインターフェース装置のB
バス側で使用され、レジスタ29Aおよび29Bを介してF
IFO装置27C、27Dに対して2バイトが最初にレジス
タ25Aおよび25Bへ直接転送されるようにし、ここで次
の2バイトがレジスタ25A、25Bを経て直接FIFO装
置27A、27Bへ与えられるまで前記2バイトが格納され
た状態を維持する。次いで、後でAバスに対して同時に
転送するため、4バイト全てがFIFO装置27からレジ
スタ26へ転送される。一時に1バイトずつ転送するBバ
ス上の装置の場合は、最初の1バイトがレジスタ25B
へ、次いでレジスタ29Bを介してFIFO27Dへ送ら
れ、第2の1バイトがレジスタ25Aへ、次いでレジスタ
29Aを介してFIFO27Cへ送られる。第3の1バイト
は25Bへ、次いで直接FIFO27Bへ送られ、第4の1
バイトがレジスタ25Aへ、次いで直接FIFO27Aへ送
られる。4つの32ビット・ワードはこれによりFIFO
27へ与えることができ、次いでこの4つのデータ・ワー
ドが、データをBバスからAバスへ書込むため後でAバ
スへ転送するため、レジスタ26へ与えることができる。
のブロック図が第9図に示されるが、同図においてはレ
ジスタ25がBバスと通信し、レジスタ26はAバスと通信
し、レジスタ25、26間の通信はFIFO(先入れ先出
し)装置27(BバスからAバスへ転送されるデータ用)
および28(AバスからBバスへ転送されるデータ用)を
介して起生する。各レジスタは、4つのレジスタ装置が
32ビット・ワード全体を取扱うように完全な32ビットの
データ・ワードの1バイト(8ビット)を処理する。各
FIFO装置は、4つのFIFO装置が4つの完全32ビ
ット・ワードを処理するように複数のデータ・ワードの
各々の1バイトを処理する。普通、望ましい実施態様に
おいては、Bバス上のある装置が32ビット・ワードの4
つの全てのバイトを同時に転送することができない場合
でさえ、Aバスへの同時の並行的な転送のため全32ビ
ット・ワードの4つの全てのバイトがレジスタ26でAバ
スから使用できる。例えば、Bバス上の1つの装置は、
一時に僅かに2バイトを転送できる過ぎない。このよう
な装置の場合、レジスタ25がインターフェース装置のB
バス側で使用され、レジスタ29Aおよび29Bを介してF
IFO装置27C、27Dに対して2バイトが最初にレジス
タ25Aおよび25Bへ直接転送されるようにし、ここで次
の2バイトがレジスタ25A、25Bを経て直接FIFO装
置27A、27Bへ与えられるまで前記2バイトが格納され
た状態を維持する。次いで、後でAバスに対して同時に
転送するため、4バイト全てがFIFO装置27からレジ
スタ26へ転送される。一時に1バイトずつ転送するBバ
ス上の装置の場合は、最初の1バイトがレジスタ25B
へ、次いでレジスタ29Bを介してFIFO27Dへ送ら
れ、第2の1バイトがレジスタ25Aへ、次いでレジスタ
29Aを介してFIFO27Cへ送られる。第3の1バイト
は25Bへ、次いで直接FIFO27Bへ送られ、第4の1
バイトがレジスタ25Aへ、次いで直接FIFO27Aへ送
られる。4つの32ビット・ワードはこれによりFIFO
27へ与えることができ、次いでこの4つのデータ・ワー
ドが、データをBバスからAバスへ書込むため後でAバ
スへ転送するため、レジスタ26へ与えることができる。
同様に、読出し転送の場合、即ちデータをAバスからB
バスの装置に読出す場合は、同時にAバスからレジスタ
26において4バイトを受取ることができ、これと同時に
FIFO装置28へ、次いでBバス上で駆動されるべきレ
ジスタ25へ送られる。一時に2バイトをBバイトへ転送
する際は、最初の2バイトがFIFO装置28C、28Dか
らレジスタ29A、29Bを介してレジスタ25A、25Bへ転
送されるが、FIFO装置28A、28Bからの2番目の2
バイトはその後Bバスへの転送のためレジスタ25A、25
Bに対して直接転送される。単一バイトの転送もまた、
上記の方法と類似の方法で起生し得る。
バスの装置に読出す場合は、同時にAバスからレジスタ
26において4バイトを受取ることができ、これと同時に
FIFO装置28へ、次いでBバス上で駆動されるべきレ
ジスタ25へ送られる。一時に2バイトをBバイトへ転送
する際は、最初の2バイトがFIFO装置28C、28Dか
らレジスタ29A、29Bを介してレジスタ25A、25Bへ転
送されるが、FIFO装置28A、28Bからの2番目の2
バイトはその後Bバスへの転送のためレジスタ25A、25
Bに対して直接転送される。単一バイトの転送もまた、
上記の方法と類似の方法で起生し得る。
アドレスはBバスからアドレス・レジスタ30、31を介し
てAバスへ転送される。Bバスからのアドレスは、復号
RAM32で監視されて、このアドレスがAバスにアクセ
スしてこれからの読出しあるいはこれへの書込みのいず
れかを行うことを意図したものかを識別する。この特定
の装置は、アドレス・ビットB ADD 2-31により識
別される。カウンタ33を用いて、種々のデータ・ワード
・グループの開始アドレスが転送される時、これらのア
ドレスを追跡する。
てAバスへ転送される。Bバスからのアドレスは、復号
RAM32で監視されて、このアドレスがAバスにアクセ
スしてこれからの読出しあるいはこれへの書込みのいず
れかを行うことを意図したものかを識別する。この特定
の装置は、アドレス・ビットB ADD 2-31により識
別される。カウンタ33を用いて、種々のデータ・ワード
・グループの開始アドレスが転送される時、これらのア
ドレスを追跡する。
レジスタ34、35、復号RAM36およびカウンタ37により
示される如き、類似のアドレス転送ロジックがAバスか
らBバスへのアドレス転送のため用いられる。
示される如き、類似のアドレス転送ロジックがAバスか
らBバスへのアドレス転送のため用いられる。
並列に並べることができる第10A図および第10B図は、
Aバス上の装置からBバスに対するデータの読出しおよ
びBバスからAバス上の装置へのデータの書込みの両目
的のためBバスとインターフェース装置間の転送に関す
るFIFOのデータに対するアドレスおよびデータの流
れを示すフローチャートを示している。第11図は、Aバ
ス上の装置からBバスへのデータの読出しあるいはBバ
スからAバス上の装置へのデータの書込みのためAバス
とインターフェース装置間の転送に関するFIFOにお
けるアドレスおよびデータの流れを示すフローチャート
を示している。
Aバス上の装置からBバスに対するデータの読出しおよ
びBバスからAバス上の装置へのデータの書込みの両目
的のためBバスとインターフェース装置間の転送に関す
るFIFOのデータに対するアドレスおよびデータの流
れを示すフローチャートを示している。第11図は、Aバ
ス上の装置からBバスへのデータの読出しあるいはBバ
スからAバス上の装置へのデータの書込みのためAバス
とインターフェース装置間の転送に関するFIFOにお
けるアドレスおよびデータの流れを示すフローチャート
を示している。
第10図および第10B図においては、第10B図の頂部のフ
ロー55は第10A図のフロー56により示される読出し操作
(Aバス上の装置から読出されたデータがインターフェ
ース装置からBバスへ送られる)と、第10B図のフロー
57A、57Bにより示される書込み操作(Bバスの装置か
らのデータがAバス上の装置に対して書込まれるようイ
ンターフェース装置へ送られる)の双方に共通である。
図中の「AS」はアドレス・ストローブを示し、「D
S」はデータ・ストローブを示し、「BDSEL」は
(第11図に関して以下に述べるように)Aバスの装置に
対して1つのアドレスが意図されるかどうかを識別し、
「DTACK」はデータの確認を表わし、「EOD」は
上記の如くデータの終りの条件を表わす。ASおよびD
Sが最初に存在する時、読出し/書込み操作のどれが要
求されるか(ブロック55A)について判定が行われる。
ロー55は第10A図のフロー56により示される読出し操作
(Aバス上の装置から読出されたデータがインターフェ
ース装置からBバスへ送られる)と、第10B図のフロー
57A、57Bにより示される書込み操作(Bバスの装置か
らのデータがAバス上の装置に対して書込まれるようイ
ンターフェース装置へ送られる)の双方に共通である。
図中の「AS」はアドレス・ストローブを示し、「D
S」はデータ・ストローブを示し、「BDSEL」は
(第11図に関して以下に述べるように)Aバスの装置に
対して1つのアドレスが意図されるかどうかを識別し、
「DTACK」はデータの確認を表わし、「EOD」は
上記の如くデータの終りの条件を表わす。ASおよびD
Sが最初に存在する時、読出し/書込み操作のどれが要
求されるか(ブロック55A)について判定が行われる。
書込み操作の場合は、データが書込まれるべきAバスの
装置のアドレスが適当なカウンタへロードされて、転送
中のデータのブロックを追跡する。DTACKはデータ
を確認し、Aバスの装置へ書込まれるべきデータが適当
なインターフェース装置のFIFOへクロックされる。
アドレス・ストローブがもはや存在しない時(ブロック
58)、これはこれ以上のデータがFIFOへのエントリ
のためBバスから送出されず、またこの時クロックされ
たデータが所要のAバスの転送のため使用でき、Bバス
が解放され得ることを意味する。FIFOが空である
(ブロック59)か、あるいはFIFOが空でなくてもこ
れ以上のデータがAバスにより受け入れられない(ブロ
ック60)時は、書込み操作が完了される。
装置のアドレスが適当なカウンタへロードされて、転送
中のデータのブロックを追跡する。DTACKはデータ
を確認し、Aバスの装置へ書込まれるべきデータが適当
なインターフェース装置のFIFOへクロックされる。
アドレス・ストローブがもはや存在しない時(ブロック
58)、これはこれ以上のデータがFIFOへのエントリ
のためBバスから送出されず、またこの時クロックされ
たデータが所要のAバスの転送のため使用でき、Bバス
が解放され得ることを意味する。FIFOが空である
(ブロック59)か、あるいはFIFOが空でなくてもこ
れ以上のデータがAバスにより受け入れられない(ブロ
ック60)時は、書込み操作が完了される。
しかし、データが依然としてBバスから与えられかつア
ドレス・ストローブが存在する限り、他のデータがまだ
存在する(ブロック62)故にBバスを解放できないが、
Aバスを始動できる一杯の状態(ブロック61)になるま
では、データはFIFOへ供給される。
ドレス・ストローブが存在する限り、他のデータがまだ
存在する(ブロック62)故にBバスを解放できないが、
Aバスを始動できる一杯の状態(ブロック61)になるま
では、データはFIFOへ供給される。
インターフェース装置からBバスへデータ転送に関する
読出し操作の場合は、データが読出されるAバスの装置
のアドレスが適当なカウンタにロードされて、関与する
データ・ワードのブロックを追跡し(第10A図のブロッ
ク63)、Aバスを直ちに始動することができる。もうデ
ータが送出されない時(ブロック64)は、読出されたデ
ータが確認されBバス上に置かれる(DTACK)。ア
ドレス・ストローブが存在する限り(ブロック65)、デ
ータ・ストローブがもはや存在せず(ブロック66)かつ
アドレス・ストローブがもはや存在せず(ブロック6
7)、これ以上のデータがBバス上に置かれておらず読
出し操作が完了されることを示すまで、データがBバス
に対してクロックされる。
読出し操作の場合は、データが読出されるAバスの装置
のアドレスが適当なカウンタにロードされて、関与する
データ・ワードのブロックを追跡し(第10A図のブロッ
ク63)、Aバスを直ちに始動することができる。もうデ
ータが送出されない時(ブロック64)は、読出されたデ
ータが確認されBバス上に置かれる(DTACK)。ア
ドレス・ストローブが存在する限り(ブロック65)、デ
ータ・ストローブがもはや存在せず(ブロック66)かつ
アドレス・ストローブがもはや存在せず(ブロック6
7)、これ以上のデータがBバス上に置かれておらず読
出し操作が完了されることを示すまで、データがBバス
に対してクロックされる。
もしデータが確認されかつBバス上に置かれ、アドレス
・ストローブがもはや存在しなければ(ブロック65)、
データ・ストローブがもはや存在せず(ブロック68)そ
の時読出し操作が完了されるまで、データがBバスに対
してクロックされる。
・ストローブがもはや存在しなければ(ブロック65)、
データ・ストローブがもはや存在せず(ブロック68)そ
の時読出し操作が完了されるまで、データがBバスに対
してクロックされる。
アドレス・ストローブおよびデータ・ストローブが存在
しこれ以上のデータが存在し(ブロック65、67)かつ読
出し修正書込み操作が要求されない(ブロック69)こと
を示す限り、Bバスへ送られるべきデータがなくなるま
で(FIFOは再びこの目的のため充填される)再び本
プロセスが開始するFIFOが空の状態となるまで、デ
ータがAバスに対してクロックされる。
しこれ以上のデータが存在し(ブロック65、67)かつ読
出し修正書込み操作が要求されない(ブロック69)こと
を示す限り、Bバスへ送られるべきデータがなくなるま
で(FIFOは再びこの目的のため充填される)再び本
プロセスが開始するFIFOが空の状態となるまで、デ
ータがAバスに対してクロックされる。
更に特定の構成においては、1つのブロックの4つの全
てのデータ・ワードが存在するまで待機するのでなく、
1つのブロックの2つのデータ・ワードのみがFIFO
内に存在する時、データ転送がBバスにおいて開始され
ることが望ましい。
てのデータ・ワードが存在するまで待機するのでなく、
1つのブロックの2つのデータ・ワードのみがFIFO
内に存在する時、データ転送がBバスにおいて開始され
ることが望ましい。
第11図で判るように、同図の中央部分に50で示されるフ
ローは、読出し操作(図の右側にフロー51により示され
る)あるいは書込み操作(同図の左側にフロー52で示さ
れる)の両方に共通である。一旦BバスがAバスに対す
る要求を許与されると、この要求が書込みに対するもの
(この場合、Aバスの装置に対する書込みのため、Bバ
スがインターフェース装置によりAバスに対して与えら
れる)であるか、あるいは読出しに対するもの(この場
合、Aバス上の装置から読出されるデータがBバスに対
するインターフェース装置へ与えられる)であるかにつ
いて判定されねばならない(ブロック50A)。
ローは、読出し操作(図の右側にフロー51により示され
る)あるいは書込み操作(同図の左側にフロー52で示さ
れる)の両方に共通である。一旦BバスがAバスに対す
る要求を許与されると、この要求が書込みに対するもの
(この場合、Aバスの装置に対する書込みのため、Bバ
スがインターフェース装置によりAバスに対して与えら
れる)であるか、あるいは読出しに対するもの(この場
合、Aバス上の装置から読出されるデータがBバスに対
するインターフェース装置へ与えられる)であるかにつ
いて判定されねばならない(ブロック50A)。
書込み操作(フロー52)においては、データはFIFO
28からAバスへクロックすることができ、また待機が要
求されるかどうかの判定が行われる(ブロック52A)。
待機あるいは待機なしのいずれの条件の場合も、一旦デ
ータがクロックされ、これ以上のデータが受け入れられ
ない(データ終りEOD条件)か、あるいはこれ以上の
データがFIFOに残らず(空)この時書込みが完了さ
れるまで、データはAバスに対して与えられる。
28からAバスへクロックすることができ、また待機が要
求されるかどうかの判定が行われる(ブロック52A)。
待機あるいは待機なしのいずれの条件の場合も、一旦デ
ータがクロックされ、これ以上のデータが受け入れられ
ない(データ終りEOD条件)か、あるいはこれ以上の
データがFIFOに残らず(空)この時書込みが完了さ
れるまで、データはAバスに対して与えられる。
読出し操作(フロー51)においては、FIFOが一杯の
状態となる(パイプが一杯)となるまでデータが読出さ
れ、パイプが一杯でない限り、あるいはパイプが例え一
杯でなくとも全てのデータが読出される(データ終了条
件)までは、データがFIFOに対してクロックされる
のである。
状態となる(パイプが一杯)となるまでデータが読出さ
れ、パイプが一杯でない限り、あるいはパイプが例え一
杯でなくとも全てのデータが読出される(データ終了条
件)までは、データがFIFOに対してクロックされる
のである。
第1図は本発明が使用可能な例示システムを示すブロッ
ク図、第2図は高速度のバスと低速度のバス間のデータ
転送の例示的な信号制御を示すブロック図、第3図はバ
ス間の両方向のデータの流れを決定するため使用される
制御信号を示す図、第4図乃至第8図は種々のバス条件
のためのバス間のアドレスおよびデータの流れを示すフ
ローチャート、第9図はバス間に使用されるインターフ
ェースを示すブロック図、および第10A図、第10B図お
よび第11図は第9図のインターフェース装置におけるア
ドレスおよびデータの流れを示すフローチャートであ
る。 10…中央処理装置(CPU)、11…I−キャッシュ装
置、12…D−キャッシュ装置、13…システム・バス、16
…大域資源ロジック、17…I/O機能ロジック、18…I
/Oバス、19…メモリー、21…インターフェース装置、
22…Bバス状態検査ブロック、24…Bバス調停ブロック
(アービタ)、25、26…レジスタ、27、28…FIFO
(先入れ先出し)装置、29…レジスタ、30、31…アドレ
ス・レジスタ、32…復号RAM、34、35…レジスタ、36
…復号RAM、37…カウンタ。
ク図、第2図は高速度のバスと低速度のバス間のデータ
転送の例示的な信号制御を示すブロック図、第3図はバ
ス間の両方向のデータの流れを決定するため使用される
制御信号を示す図、第4図乃至第8図は種々のバス条件
のためのバス間のアドレスおよびデータの流れを示すフ
ローチャート、第9図はバス間に使用されるインターフ
ェースを示すブロック図、および第10A図、第10B図お
よび第11図は第9図のインターフェース装置におけるア
ドレスおよびデータの流れを示すフローチャートであ
る。 10…中央処理装置(CPU)、11…I−キャッシュ装
置、12…D−キャッシュ装置、13…システム・バス、16
…大域資源ロジック、17…I/O機能ロジック、18…I
/Oバス、19…メモリー、21…インターフェース装置、
22…Bバス状態検査ブロック、24…Bバス調停ブロック
(アービタ)、25、26…レジスタ、27、28…FIFO
(先入れ先出し)装置、29…レジスタ、30、31…アドレ
ス・レジスタ、32…復号RAM、34、35…レジスタ、36
…復号RAM、37…カウンタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ローレンス・エル・クランツ アメリカ合衆国マサチューセッツ州01752, マールボロ,シャーウッド・レーン 50 (72)発明者 キャスリーン・エイ・マクローリン アメリカ合衆国マサチューセッツ州01748, ホプキントン,アップル・ツリー・ヒル 20 (72)発明者 エリック・エム・ワグナー アメリカ合衆国マサチューセッツ州01516, イースト・ダグラス,アールエフディー ナンバー1,ボックス 47エル3 (56)参考文献 特開 昭61−110250(JP,A)
Claims (7)
- 【請求項1】一方のバスが比較的早い速度で作動し、他
方のバスが比較的遅い速度で作動し、インターフェース
装置を介して相互に接続されている2つの独立的かつ非
同期的に作動するバス間でデータ転送を要求するデータ
処理システムにおいて、バス間データ転送を制御する方
法であって、 前記低速度のバスにおける装置が高速度のバスから低速
度のバスへのデータ転送のためのアクセスを要求する時
を決定し、 前記高速度のバスの使用状態を判定し、 前記高速度のバスが使用中である時、前記低速度のバス
を待機状態に置き、 前記高速度のバスが使用中でない時、 該高速度のバスから前記インターフェース装置に対して
比較的早い速度でデータ転送をし、 前記インターフェース装置から前記低速度のバスに対し
て比較的遅い速度でデータ転送をし、 前記低速度のバスにおける装置が低速度のバスから高速
度のバスへのデータ転送のためのアクセスを要求する時
を決定し、 前記高速度のバスの使用状態を判定し、 前記高速度のバスが使用中である時、一時的にデータを
前記インターフェース装置に記憶するために該低速度の
バスから前記インターフェース装置に対して該低速度の
バスの速度でデータ転送をし、 前記データを前記インターフェース装置に転送し終わっ
た時に前記低速度のバスを解放し、 前記高速度のバスが使用中でない時、前記インターフェ
ース装置から前記高速度のバスに対して比較的早い速度
でデータ転送をする、 ステップを含むことを特徴とする方法。 - 【請求項2】前記高速度のバスにおける要求装置が該高
速度のバスの保有権を持っており、かつ前記低速度のバ
スへの又は該低速度のバスからのデータの転送のための
アクセスを要求する時を決定し、 前記低速度のバスの使用中の状態を判定し、 前記低速度のバスが使用中である時、前記要求装置を保
留状態に置いて、該要求装置の保有権を高速度のバスか
ら外し、 前記低速度のバスが使用中でない時、前記インターフェ
ース装置を介する該低速度のバスに対する前記高速度の
バスによるアクセスを行うステップを更に含むことを特
徴とする請求項1記載の方法。 - 【請求項3】前記低速度のバスが使用中であった時の要
求側の装置の保留状態を外し、 前記の保留状態が外されかつ前記低速度のバスがもはや
使用中でない時、該低速度のバスに対するアクセスを前
記要求側の装置へ優先順位に従って与えるステップを更
に含むことを特徴とする請求項2記載の方法。 - 【請求項4】前記高速度のバスにおける装置が前記低速
度のバスに対するアクセスを要求する時下記のどの条件
が存在するかを判定するステップを更に含むことを特徴
とする請求項2記載の方法。 即ち、 (1)前記高速度のバスにおいて保留状態の要求者が存
在しないこと、 (2)前記低速度のバスの使用を要求した前記高速度の
バスにおける保留状態の要求者が存在し、前記低速度の
バスが使用中でないこと、 (3)前記低速度のバスの使用を要求した前記高速度の
バスにおける保留状態の要求者が存在するが前記低速度
のバスが使用中であること。 - 【請求項5】前記条件(1)が存在する時、 高速度のバスにおける最も高い優先順位を有するその時
保留状態でない要求者を識別し、 前記高速度のバスに対するアクセスを前記識別された最
も高い優先順位の要求者へ与え、 前記要求者が前記高速度のバスのみの使用を要求する
か、あるいは該高速度のバスと前記低速度のバスの双方
の使用を要求するかを判定し、 前記要求者が前記高速度のバスに対するアクセスのみを
要求する時、該高速度のバスに対するアクセスを行い、 前記要求者が前記高速度のバスと低速度のバスの双方に
対するアクセスを要求する時、該低速度のバスの使用中
の状態を判定し、 前記低速度のバスが使用中である時、前記要求者を保留
状態の要求者としてマークして、該要求者の保有権を前
記高速度のバスから外し、 前記低速度のバスが使用中でない時、前記要求者による
前記高速度のバスおよび低速度のバスに対するアクセス
を行うステップを更に含むことを特徴とする請求項4記
載の方法。 - 【請求項6】前記条件(2)が存在する時、 どの保留状態の要求者が最も高い優先順位を有するかを
判定し、 前記高速度のバスに対するアクセスを前記低速度のバス
を介して前記最も高い優先順位の要求者へ与えるステッ
プを更に含むことを特徴とする請求項4記載の方法。 - 【請求項7】前記条件(3)が存在する時、 保留状態でない要求者があるかどうかを判定し、該保留
状態でない要求者の最も高い優先順位を判定して、 前記高速度のバスに対するアクセスを前記の最も高い優
先順位の保留状態でない要求者へ与え、 該最も高い優先順位の保留状態でない要求者が前記低速
度のバスの使用を要求しているかどうかを判定し、 前記最も高い優先順位の保留状態でない要求者が前記低
速度のバスの使用を要求中であれば、該要求者を保留状
態に置くステップを更に含むことを特徴とする請求項4
記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US31543089A | 1989-02-24 | 1989-02-24 | |
| US315430 | 1989-02-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02297116A JPH02297116A (ja) | 1990-12-07 |
| JPH0628049B2 true JPH0628049B2 (ja) | 1994-04-13 |
Family
ID=23224396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2044314A Expired - Fee Related JPH0628049B2 (ja) | 1989-02-24 | 1990-02-23 | 非同期バス間のデータ転送方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5481681A (ja) |
| EP (1) | EP0384621B1 (ja) |
| JP (1) | JPH0628049B2 (ja) |
| AU (1) | AU625687B2 (ja) |
| BR (1) | BR9000887A (ja) |
| CA (1) | CA2007737C (ja) |
| DE (1) | DE69030678T2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940002905B1 (en) * | 1989-12-15 | 1994-04-07 | Ibm | Apparatus for conditioning priority arbitration in buffered direct memory addressing |
| EP0473803A1 (en) * | 1990-09-03 | 1992-03-11 | International Business Machines Corporation | Method and apparatus for avoiding deadlock |
| US5243702A (en) * | 1990-10-05 | 1993-09-07 | Bull Hn Information Systems Inc. | Minimum contention processor and system bus system |
| GB2256068B (en) * | 1991-05-21 | 1995-04-26 | Research Machines Plc | Bus cycle control means |
| US5369748A (en) * | 1991-08-23 | 1994-11-29 | Nexgen Microsystems | Bus arbitration in a dual-bus architecture where one bus has relatively high latency |
| US5355455A (en) * | 1991-11-19 | 1994-10-11 | International Business Machines Corporation | Method and apparatus for avoiding deadlock in a computer system with two or more protocol-controlled buses interconnected by a bus adaptor |
| AT401117B (de) * | 1993-04-01 | 1996-06-25 | Elin Energieanwendung | Einrichtung für eine digital-signalprozessor- platine zur anpassung eines schnellen prozessors an langsame bauteile |
| DE4426123C2 (de) * | 1994-07-22 | 1998-05-20 | Siemens Nixdorf Inf Syst | Arbitrierung bei verzögernder Buskopplung |
| US5734840A (en) * | 1995-08-18 | 1998-03-31 | International Business Machines Corporation | PCI and expansion bus riser card |
| US5768550A (en) * | 1995-11-21 | 1998-06-16 | International Business Machines Corporation | Bus interface logic system |
| US5712986A (en) * | 1995-12-19 | 1998-01-27 | Ncr Corporation | Asynchronous PCI-to-PCI Bridge |
| US5872941A (en) * | 1996-06-05 | 1999-02-16 | Compaq Computer Corp. | Providing data from a bridge to a requesting device while the bridge is receiving the data |
| US6266741B1 (en) | 1998-06-15 | 2001-07-24 | International Business Machines Corporation | Method and apparatus to reduce system bus latency on a cache miss with address acknowledgments |
| US7054969B1 (en) | 1998-09-18 | 2006-05-30 | Clearspeed Technology Plc | Apparatus for use in a computer system |
| GB2341772A (en) * | 1998-09-18 | 2000-03-22 | Pixelfusion Ltd | Primary and secondary bus architecture |
| US6460108B1 (en) * | 1999-03-31 | 2002-10-01 | Intel Corporation | Low cost data streaming mechanism |
| US7788332B2 (en) * | 2004-05-06 | 2010-08-31 | Cornell Research Foundation, Inc. | Sensor-network processors using event-driven architecture |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3940743A (en) * | 1973-11-05 | 1976-02-24 | Digital Equipment Corporation | Interconnecting unit for independently operable data processing systems |
| GB1467726A (en) * | 1974-05-02 | 1977-03-23 | Solartron Electronic Group | Interfaces for data transmission systems |
| US4041472A (en) * | 1976-04-29 | 1977-08-09 | Ncr Corporation | Data processing internal communications system having plural time-shared intercommunication buses and inter-bus communication means |
| US4057846A (en) * | 1976-06-07 | 1977-11-08 | International Business Machines Corporation | Bus steering structure for low cost pipelined processor system |
| US4257095A (en) * | 1978-06-30 | 1981-03-17 | Intel Corporation | System bus arbitration, circuitry and methodology |
| AU541189B2 (en) * | 1980-02-11 | 1984-12-20 | Data General Corporation | Data processing system |
| US4323967A (en) * | 1980-04-15 | 1982-04-06 | Honeywell Information Systems Inc. | Local bus interface for controlling information transfers between units in a central subsystem |
| US4396995A (en) * | 1981-02-25 | 1983-08-02 | Ncr Corporation | Adapter for interfacing between two buses |
| JPS61110250A (ja) * | 1984-11-02 | 1986-05-28 | Hitachi Ltd | 複数のバスを有するデ−タ処理システム |
| JPS61166653A (ja) * | 1985-01-19 | 1986-07-28 | Panafacom Ltd | アドレス変換エラー処理方法 |
| US4716525A (en) * | 1985-04-15 | 1987-12-29 | Concurrent Computer Corporation | Peripheral controller for coupling data buses having different protocol and transfer rates |
| US5003463A (en) * | 1988-06-30 | 1991-03-26 | Wang Laboratories, Inc. | Interface controller with first and second buffer storage area for receiving and transmitting data between I/O bus and high speed system bus |
-
1990
- 1990-01-15 CA CA002007737A patent/CA2007737C/en not_active Expired - Fee Related
- 1990-01-16 AU AU47981/90A patent/AU625687B2/en not_active Ceased
- 1990-02-09 DE DE69030678T patent/DE69030678T2/de not_active Expired - Fee Related
- 1990-02-09 EP EP90301394A patent/EP0384621B1/en not_active Expired - Lifetime
- 1990-02-22 BR BR909000887A patent/BR9000887A/pt not_active IP Right Cessation
- 1990-02-23 JP JP2044314A patent/JPH0628049B2/ja not_active Expired - Fee Related
-
1995
- 1995-05-19 US US08/445,408 patent/US5481681A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| BR9000887A (pt) | 1991-02-13 |
| CA2007737A1 (en) | 1990-08-24 |
| EP0384621B1 (en) | 1997-05-14 |
| CA2007737C (en) | 1998-04-28 |
| DE69030678D1 (de) | 1997-06-19 |
| EP0384621A3 (en) | 1991-03-06 |
| US5481681A (en) | 1996-01-02 |
| AU625687B2 (en) | 1992-07-16 |
| DE69030678T2 (de) | 1998-01-08 |
| AU4798190A (en) | 1990-08-30 |
| JPH02297116A (ja) | 1990-12-07 |
| EP0384621A2 (en) | 1990-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2186598C (en) | Method and apparatus for maintaining transaction ordering and supporting deferred replies in a bus bridge | |
| JPH0628049B2 (ja) | 非同期バス間のデータ転送方法 | |
| JP3579198B2 (ja) | データ処理システム及びデータ処理方法 | |
| US5594882A (en) | PCI split transactions utilizing dual address cycle | |
| US5829052A (en) | Method and apparatus for managing memory accesses in a multiple multiprocessor cluster system | |
| EP0840935B1 (en) | A method and apparatus for transporting messages between processors in a multiple processor system | |
| US6292860B1 (en) | Method for preventing deadlock by suspending operation of processors, bridges, and devices | |
| US5893153A (en) | Method and apparatus for preventing a race condition and maintaining cache coherency in a processor with integrated cache memory and input/output control | |
| US5765196A (en) | System and method for servicing copyback requests in a multiprocessor system with a shared memory | |
| US5758166A (en) | Method and apparatus for selectively receiving write data within a write buffer of a host bridge | |
| JPH08297632A (ja) | 分割トランザクション・バス・プロトコルを可能にするバスに対するアービトレーション方法及び装置 | |
| US7421529B2 (en) | Method and apparatus to clear semaphore reservation for exclusive access to shared memory | |
| US7058744B2 (en) | Cluster system, computer and program | |
| US5649209A (en) | Bus coupling information processing system for multiple access to system bus | |
| US5708784A (en) | Dual bus computer architecture utilizing distributed arbitrators and method of using same | |
| JPH10187597A5 (ja) | ||
| US5974571A (en) | Method and apparatus for avoiding deadlock in the issuance of commands that are reordered and require data movement according to an original command order | |
| US7234012B2 (en) | Peripheral component interconnect arbiter implementation with dynamic priority scheme | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| US6502150B1 (en) | Method and apparatus for resource sharing in a multi-processor system | |
| US6289403B1 (en) | Method and arrangement for controlling a data transmission | |
| JPS6043537B2 (ja) | 共用外部記憶装置における排他制御方式 | |
| JP2727514B2 (ja) | 転送先id指定回路 | |
| US5951663A (en) | Method and apparatus for tracking bus transactions | |
| US20060230233A1 (en) | Technique for allocating cache line ownership |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |