JPH02297116A - 非同期バス間のデータ転送方法 - Google Patents
非同期バス間のデータ転送方法Info
- Publication number
- JPH02297116A JPH02297116A JP2044314A JP4431490A JPH02297116A JP H02297116 A JPH02297116 A JP H02297116A JP 2044314 A JP2044314 A JP 2044314A JP 4431490 A JP4431490 A JP 4431490A JP H02297116 A JPH02297116 A JP H02297116A
- Authority
- JP
- Japan
- Prior art keywords
- speed bus
- bus
- low
- data
- requester
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4031—Coupling between buses using bus bridges with arbitration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術分野)
本発明は、一方が他方より早い作動速度を有する相互に
独立的に作動する2つのバス間の通信を要求するデータ
処理システムに関し、特ニ高速のバスのためにバスの遊
休時間を最小限度に抑えるようにこのようなバスの最も
有効な利用を提、供、する方法で前記通信を可能にする
手法に関する。
独立的に作動する2つのバス間の通信を要求するデータ
処理システムに関し、特ニ高速のバスのためにバスの遊
休時間を最小限度に抑えるようにこのようなバスの最も
有効な利用を提、供、する方法で前記通信を可能にする
手法に関する。
(背景技術)
2つのバス間の通信を必要とするシステムにおいては、
最小限の複雑さを有する制御手法を用いて通信できるよ
うに、バスが相互に同期して作動するよう構成すること
は一般に知られている。しかし、ある用途においてはこ
のようなバ・スを常に同期状態で作動させることができ
ないように、相互に独立的に作動できることが望ましく
、あるいは必要とされる。例えば、一方のバスが比較的
低速度のバスであるが、他方のバスは比較的早い速度で
作動することがある。ある特定のシステムにおいては、
例えば、比較的高速のバスがデータ処理システムの一部
である内部装置にサービスするシステム・バスであり、
低速度バスはデータ処理システムに対する周辺の外部装
置にサービスする入出力(I 10)バスであり得る。
最小限の複雑さを有する制御手法を用いて通信できるよ
うに、バスが相互に同期して作動するよう構成すること
は一般に知られている。しかし、ある用途においてはこ
のようなバ・スを常に同期状態で作動させることができ
ないように、相互に独立的に作動できることが望ましく
、あるいは必要とされる。例えば、一方のバスが比較的
低速度のバスであるが、他方のバスは比較的早い速度で
作動することがある。ある特定のシステムにおいては、
例えば、比較的高速のバスがデータ処理システムの一部
である内部装置にサービスするシステム・バスであり、
低速度バスはデータ処理システムに対する周辺の外部装
置にサービスする入出力(I 10)バスであり得る。
このようなシステムにおいては、バスは時に相互に独立
的に、即ち非同期状態で作動されるよう構成される。バ
ス間の通信を行う際、もし一方のバスが他方のバスに対
する通信アクセスを要求しかつ他方のバスがその時使用
中であるならば、要求側のバスの作動は通常停止されて
、他方のバスがその時の作動を終了するまで待機状態に
置かれる。要求側のバスは、これにより、必要な待機時
間中望ましくない遊休状態に置かれて他の目的のために
は使用することができない。このような動作は、特に遊
休したバスがより高速度で作動するものである時、シス
テム全体の性能には通常不利である。
的に、即ち非同期状態で作動されるよう構成される。バ
ス間の通信を行う際、もし一方のバスが他方のバスに対
する通信アクセスを要求しかつ他方のバスがその時使用
中であるならば、要求側のバスの作動は通常停止されて
、他方のバスがその時の作動を終了するまで待機状態に
置かれる。要求側のバスは、これにより、必要な待機時
間中望ましくない遊休状態に置かれて他の目的のために
は使用することができない。このような動作は、特に遊
休したバスがより高速度で作動するものである時、シス
テム全体の性能には通常不利である。
2つのバスが相互に独立的にかつ異なるバス作動速度で
作動することを許容すると同時に、必要に応じてバスの
一方における装置が、特に高速度のバスが遊休状態のま
まである時間が最小限度に抑えられるように、他方のバ
ス上の装置と通信することを許容することにより、両バ
ス間の通信を許容する有効な手法を考えることが望まし
い。
作動することを許容すると同時に、必要に応じてバスの
一方における装置が、特に高速度のバスが遊休状態のま
まである時間が最小限度に抑えられるように、他方のバ
ス上の装置と通信することを許容することにより、両バ
ス間の通信を許容する有効な手法を考えることが望まし
い。
(発明の要約)
本発明によれば、一方が他方より早い速度で作動する2
つの独立的に作動するバスが、バス間のデータ転送の方
向に依存する独特な方法で、データ転送をインターフェ
ース装置を介してバス間で行うように構成されている。
つの独立的に作動するバスが、バス間のデータ転送の方
向に依存する独特な方法で、データ転送をインターフェ
ース装置を介してバス間で行うように構成されている。
もしより高速度のバスがより遅い速度のバスのアクセス
を要求する場合、より高速度のバスはより低速度のバス
が応答するのを待機し、転送はより遅い速度のバスの速
度で行われる。しかし、もしくデータをより高速度のバ
スから送出しあるいはこれに書込むため)より低速度の
バスがより高速度のバスをアクセスすることを欲するな
らば、より高速度のバスはその早い速度で作動し、より
低速度のバスはそれ自体のより遅い速度で作動する。こ
のため、もしデータ転送のためのアクセスがより低速度
のバスからより高速度のバスへ要求されるならば、デー
タはより低速度のバスの作動速度でインターフェース装
置に対し与えられてバッファされ、より高速度のバスが
このような転送のため自由に使用可能な状態にある時、
続いてより高速度のバスに対して早い作動速度で転送す
ることができる。書込み要求においては、より低速度の
バスは、−旦データがインターフェース装置へ転送され
ると他の操作のため解放され得る。読出し要求の場合は
、・より低速度のバスは、より高速度のバスから読出さ
れるべきデータがより低速度のバスに対する転送のため
使用可能となるまで待機状態に置かれ得る。
を要求する場合、より高速度のバスはより低速度のバス
が応答するのを待機し、転送はより遅い速度のバスの速
度で行われる。しかし、もしくデータをより高速度のバ
スから送出しあるいはこれに書込むため)より低速度の
バスがより高速度のバスをアクセスすることを欲するな
らば、より高速度のバスはその早い速度で作動し、より
低速度のバスはそれ自体のより遅い速度で作動する。こ
のため、もしデータ転送のためのアクセスがより低速度
のバスからより高速度のバスへ要求されるならば、デー
タはより低速度のバスの作動速度でインターフェース装
置に対し与えられてバッファされ、より高速度のバスが
このような転送のため自由に使用可能な状態にある時、
続いてより高速度のバスに対して早い作動速度で転送す
ることができる。書込み要求においては、より低速度の
バスは、−旦データがインターフェース装置へ転送され
ると他の操作のため解放され得る。読出し要求の場合は
、・より低速度のバスは、より高速度のバスから読出さ
れるべきデータがより低速度のバスに対する転送のため
使用可能となるまで待機状態に置かれ得る。
更に、もしより低速度のバスの作動状態とより高速度の
バスにより転送が要求されたデータの宛て先を監視して
、このような転送をより高速度のバスが要求する時前記
より低速度のバスが使用中であって使用できなければ、
本発明の手法により、より高速度のバスは一時的に要求
者を未済の状態に置くことにより、要求者が存在するよ
り高速度のバスの作動を中断することなく、この要求を
保留する。。そこで、より高速度のバスはその上の曲の
装置のより低速度のバスのサービスを要求しないで済む
サービス要求のため使用されるように解放される。より
低速度のバスがその後使用可能状態となると、前記のよ
うに保留させられていた要求者はその最初の保留された
要求操作を完了する優先順位を与えられる。このように
、より高速度のバスのアクティビティは停′止させられ
る必要がなく、より低速度のバスが使用可能となるまで
保留あるいは待機状態に置かれる必要がない詐りでなく
、他のアクティビティが待機あるいは遊休の状態に止ま
らないように使用が可能となる。より高速度のバスにお
けるこのような他のアクティビティは依然として独立的
に、即ちより低速度のバスの作動に関して非同期状態で
行うことができる。
バスにより転送が要求されたデータの宛て先を監視して
、このような転送をより高速度のバスが要求する時前記
より低速度のバスが使用中であって使用できなければ、
本発明の手法により、より高速度のバスは一時的に要求
者を未済の状態に置くことにより、要求者が存在するよ
り高速度のバスの作動を中断することなく、この要求を
保留する。。そこで、より高速度のバスはその上の曲の
装置のより低速度のバスのサービスを要求しないで済む
サービス要求のため使用されるように解放される。より
低速度のバスがその後使用可能状態となると、前記のよ
うに保留させられていた要求者はその最初の保留された
要求操作を完了する優先順位を与えられる。このように
、より高速度のバスのアクティビティは停′止させられ
る必要がなく、より低速度のバスが使用可能となるまで
保留あるいは待機状態に置かれる必要がない詐りでなく
、他のアクティビティが待機あるいは遊休の状態に止ま
らないように使用が可能となる。より高速度のバスにお
けるこのような他のアクティビティは依然として独立的
に、即ちより低速度のバスの作動に関して非同期状態で
行うことができる。
本発明については、添付図面の助けを借りて更に詳細に
記述することができる。
記述することができる。
(実施例)
第1図は、本発明の0手法が使用可能なシステム全体の
ブロック図を示している。全体的に示された如きシステ
ムは、比較的知られたアーキテクチャを有し、特に図示
された実施態様においては、各々が機能については当業
者には周知の命令キャッシュ装置11およびデータ・キ
ャッシュ装置12の如き適当なキャッシュ・メモリー装
置と関連した1つ以上の中央処理装置(CPU)10を
含・んでいる。
ブロック図を示している。全体的に示された如きシステ
ムは、比較的知られたアーキテクチャを有し、特に図示
された実施態様においては、各々が機能については当業
者には周知の命令キャッシュ装置11およびデータ・キ
ャッシュ装置12の如き適当なキャッシュ・メモリー装
置と関連した1つ以上の中央処理装置(CPU)10を
含・んでいる。
処理装置は、システム・バス13を介して全システムの
残部と通信する。例えば、適当な入城指令信号を適当な
大域資源ロジック16を介して供給でき、このような信
号は例えば種々の大域的に使用されるクロック信号なら
びにシステム全体で使用される他の適当な指令もしくは
制御信号を含む。適当なI10機能ロジック17はまた
、I10割込みおよびバスの調停操作の取扱い、ならび
に他のバス管理信号のためI10バス18から使用可能
である。メモリー19に関するデータの出入り転送もま
たこのシステム・バスを介シテ行うことができる。装置
16.17.19は本発明の一部をなすものではないが
、一般に当技術において周知のシステムにおいて使用可
能なタイプのものであり、本文においてはこれ以上詳細
に記述する必要はない。
残部と通信する。例えば、適当な入城指令信号を適当な
大域資源ロジック16を介して供給でき、このような信
号は例えば種々の大域的に使用されるクロック信号なら
びにシステム全体で使用される他の適当な指令もしくは
制御信号を含む。適当なI10機能ロジック17はまた
、I10割込みおよびバスの調停操作の取扱い、ならび
に他のバス管理信号のためI10バス18から使用可能
である。メモリー19に関するデータの出入り転送もま
たこのシステム・バスを介シテ行うことができる。装置
16.17.19は本発明の一部をなすものではないが
、一般に当技術において周知のシステムにおいて使用可
能なタイプのものであり、本文においてはこれ以上詳細
に記述する必要はない。
更に、適当なインターフェース装置21を介するI10
バス18によるI10装置に関するデータの出入り転送
を制御するための情報が要求される。
バス18によるI10装置に関するデータの出入り転送
を制御するための情報が要求される。
ある特定のシ′ズ・テムにおいては、例えば、システム
・バス13は高速度のバスであるが、I10バス18は
低速度のバスであり、このようなバスは非同期的に、即
ち相互に時間的に独立して作動できることが望ましい。
・バス13は高速度のバスであるが、I10バス18は
低速度のバスであり、このようなバスは非同期的に、即
ち相互に時間的に独立して作動できることが望ましい。
同時により高速度のシステム・バスが決して遊休状態の
ままに止まることなく、例え要求されたデータ転送が直
ちに行われ得なくとも略々常に有効に利用できるような
方法でバス間で転送が行われる(一方のバス上の装置が
他のバス上の装置に対するアクセスを要求する時その結
果として生じる)ことが望ましい。
ままに止まることなく、例え要求されたデータ転送が直
ちに行われ得なくとも略々常に有効に利用できるような
方法でバス間で転送が行われる(一方のバス上の装置が
他のバス上の装置に対するアクセスを要求する時その結
果として生じる)ことが望ましい。
本文に述べる如き発、明は、このような高速度と低速度
のバス間の有効な転送を可能にする上で有効である。本
発明は特に第1図に示されたシステム・バスおよびI1
0バスに用いられる時有効であるが、本発明は、更に広
義において、異なる作動速度を有する2つの非同期で作
動するバス間のデータ転送を要求するどんな状況におい
ても使用可能なものとして説明する。
のバス間の有効な転送を可能にする上で有効である。本
発明は特に第1図に示されたシステム・バスおよびI1
0バスに用いられる時有効であるが、本発明は、更に広
義において、異なる作動速度を有する2つの非同期で作
動するバス間のデータ転送を要求するどんな状況におい
ても使用可能なものとして説明する。
第2図は、高速度で作動するバスAおよび低速度で作動
するバス8間で両方向におけるデータ転送のため必要な
例示的な制御信号を示している。バス調停制御部20が
、適当なバス間の要求信号を介するバス内の転送(AB
USBR)、あるいはBバスに関するデータの出し入れ
のためAバスの使用を要求するバス間転送(BBUS
BR)のいずれかのため、Aバスの使用を要求するA
バス上の装置間の調停を行う。
するバス8間で両方向におけるデータ転送のため必要な
例示的な制御信号を示している。バス調停制御部20が
、適当なバス間の要求信号を介するバス内の転送(AB
USBR)、あるいはBバスに関するデータの出し入れ
のためAバスの使用を要求するバス間転送(BBUS
BR)のいずれかのため、Aバスの使用を要求するA
バス上の装置間の調停を行う。
システムが許可し、許可されたマスターがそのAバス上
の保有権を開始する。Aバス要求者(A B U S
B R)がAバスの使用を要求する時、このデータ転
送相対するアドレスは、この要求がAバスあるいはBバ
スのいずれの宛て先を有するかを判定する(ブロック2
1)ため復号される。もしこの要求がBバス要求である
ならば、Bバスの状態が検査され(ブロック22)、も
しBバ、スが使用中ならば、要求者は保留の状態に置か
れ(ブロック23 保留中マスター)、以下に述べる
ようにBバスが自由な状態にある後の時点におけるサー
ド・スのためAバス上のその保有権が外される(リトラ
イ発行)。要求者がこのように「保留中コの如くマーク
される時、Bバスが保留を要求したデータ転送のため自
由になるまで、Aバスは実際にこのような要求者からの
要求を無視し得る。後でBバスが自由な状態になると、
保留中のマスターが、転送のため優先的にBバスを経て
Aバスを許与される。
の保有権を開始する。Aバス要求者(A B U S
B R)がAバスの使用を要求する時、このデータ転
送相対するアドレスは、この要求がAバスあるいはBバ
スのいずれの宛て先を有するかを判定する(ブロック2
1)ため復号される。もしこの要求がBバス要求である
ならば、Bバスの状態が検査され(ブロック22)、も
しBバ、スが使用中ならば、要求者は保留の状態に置か
れ(ブロック23 保留中マスター)、以下に述べる
ようにBバスが自由な状態にある後の時点におけるサー
ド・スのためAバス上のその保有権が外される(リトラ
イ発行)。要求者がこのように「保留中コの如くマーク
される時、Bバスが保留を要求したデータ転送のため自
由になるまで、Aバスは実際にこのような要求者からの
要求を無視し得る。後でBバスが自由な状態になると、
保留中のマスターが、転送のため優先的にBバスを経て
Aバスを許与される。
このような作動のため、Bバスの状態ならびにインター
フェース装置の状態が、それらの使用中/自由の状態を
判定するため連続的に監視される(ブロック22)。叫
用、中の状態は、BバスがBバス上の要求者に対して与
えられた(ブロック24)場合に生じ、あるいはBバス
上の他の要求者がその時Bバス上の保有権を維持する場
合に生じる。使用中の状態はまた、インターフェース装
置が使用中(INTERBSY)の時生じ得、また例え
ば以下に述べるようにこのインターフェース装置のアド
レスおよびデータ・レジスタが一杯である場j合・に生
じる。
フェース装置の状態が、それらの使用中/自由の状態を
判定するため連続的に監視される(ブロック22)。叫
用、中の状態は、BバスがBバス上の要求者に対して与
えられた(ブロック24)場合に生じ、あるいはBバス
上の他の要求者がその時Bバス上の保有権を維持する場
合に生じる。使用中の状態はまた、インターフェース装
置が使用中(INTERBSY)の時生じ得、また例え
ば以下に述べるようにこのインターフェース装置のアド
レスおよびデータ・レジスタが一杯である場j合・に生
じる。
第3図は、バス間の両方向におけるデータの流れを決定
するため使用される制御信号の概略図であるが、バスの
使用を決定する操作を示す更に詳細なフローチャートは
以下に述べるように第4図乃至第8図に示される。イン
ターフェース装置は、第9図においてブロック図の形態
で示され、両方向の読出しおよび書込みの両方の要求の
ためのインターフェース装置におけるアドレスおよびデ
ータの流れは第10A図、第10B図および第11図に
示される。
するため使用される制御信号の概略図であるが、バスの
使用を決定する操作を示す更に詳細なフローチャートは
以下に述べるように第4図乃至第8図に示される。イン
ターフェース装置は、第9図においてブロック図の形態
で示され、両方向の読出しおよび書込みの両方の要求の
ためのインターフェース装置におけるアドレスおよびデ
ータの流れは第10A図、第10B図および第11図に
示される。
第3図において判るように、より高速度のAバスの使用
に対する1、より低速度のBバス上の装置によるバス要
求は、Aバスが使用中であるかどうかに従ってバスを許
すかどうかの結果を生じる。もしAバスが使用中ならば
転送は生じ得ず、Bバスの要求者はAバスが自由な状態
になるまで待機しなければならない。もしAバスが使用
中でなければ、Aバスの許与が行われ、Aバス上で転送
がAバスのより早い速度で生じる。
に対する1、より低速度のBバス上の装置によるバス要
求は、Aバスが使用中であるかどうかに従ってバスを許
すかどうかの結果を生じる。もしAバスが使用中ならば
転送は生じ得ず、Bバスの要求者はAバスが自由な状態
になるまで待機しなければならない。もしAバスが使用
中でなければ、Aバスの許与が行われ、Aバス上で転送
がAバスのより早い速度で生じる。
Bバスの使用に対するAバス上の装置によるバス要求は
、Bバスが使用中であるかどうかに依存している。しか
し、もしBバスが使用中テモ、AバスはBバスが自由に
なるのを待機する間遊体状態あるいは待機の状態に保持
されることはない。その代わり、要求者は「保留中」の
状態にある如くにマークされ、要求者は実際にAバス上
のその保有権から外され、次にAバスは他の要求の処理
のため自由な状態となる。Bバス要求の使用のための保
留中の要求は、Bバスが自由状態になるまでは無視され
得る。このように、Aバスが自由な、状態になるまでB
バスが遊休状態のままであるAバスの使用に対するBバ
ス要求者による要求とは異なり、Aバスの要求者による
バス間転送要求の故にAバスは決して遊休状態には置か
れることはく、少なくともバス内転送のため他のAバス
の装置によって使用するため使用可能な状態を維持する
。
、Bバスが使用中であるかどうかに依存している。しか
し、もしBバスが使用中テモ、AバスはBバスが自由に
なるのを待機する間遊体状態あるいは待機の状態に保持
されることはない。その代わり、要求者は「保留中」の
状態にある如くにマークされ、要求者は実際にAバス上
のその保有権から外され、次にAバスは他の要求の処理
のため自由な状態となる。Bバス要求の使用のための保
留中の要求は、Bバスが自由状態になるまでは無視され
得る。このように、Aバスが自由な、状態になるまでB
バスが遊休状態のままであるAバスの使用に対するBバ
ス要求者による要求とは異なり、Aバスの要求者による
バス間転送要求の故にAバスは決して遊休状態には置か
れることはく、少なくともバス内転送のため他のAバス
の装置によって使用するため使用可能な状態を維持する
。
第4図乃至第8図は、Bバスに対するAバスの要求を処
理するため必要な制御操作を示すフローチャートをより
詳細に示すが、第7図はAバスに対するBバスの要求を
処理するため必要な制御操作を示すフローチャートを示
している。
理するため必要な制御操作を示すフローチャートをより
詳細に示すが、第7図はAバスに対するBバスの要求を
処理するため必要な制御操作を示すフローチャートを示
している。
第4図において判るように、Bバスの使用に対するAバ
スの要求は、次の3つの条件の1つに遭遇し得る。即ち
、(1)Bバスの以前に要求された使用権を有する保留
されたAバスの要求者がない、(2)Bバスの要求され
た使用権を有する保留中のAバス要求者が存在し、Bバ
スはその時自由状態にある、あるいは(3)Bバスの要
求された使用権を有する保留中のAバス要求者は存在す
るがBバスは使用中である。
スの要求は、次の3つの条件の1つに遭遇し得る。即ち
、(1)Bバスの以前に要求された使用権を有する保留
されたAバスの要求者がない、(2)Bバスの要求され
た使用権を有する保留中のAバス要求者が存在し、Bバ
スはその時自由状態にある、あるいは(3)Bバスの要
求された使用権を有する保留中のAバス要求者は存在す
るがBバスは使用中である。
第5図は、Aバスが最も高い優先順位を有するその時の
Aバスの要求者(もし1つ以上のこのような要求がその
時生じているならば)を識別してAバスの使用権をこの
最も高い優先順位の要求者のマスターに許与する第1の
条件に対する制御操作を示している。このマスターがバ
ス内転送のためにだけAバスの使用を要求するか、ある
いはこのマスターがバス間転送のためにBバスの使用を
も要求するかについて判定が行われる。もしこのマスタ
ーがAバスのみの使用を要求するならば、調停部(アー
ビタ)は要求者に許可を与えるべく待機し、要求者は望
むままAバスを使用する。この段階においては、Aバス
に対するその後の要求は再び第3図に示される(Zまで
)ように考えることができる。
Aバスの要求者(もし1つ以上のこのような要求がその
時生じているならば)を識別してAバスの使用権をこの
最も高い優先順位の要求者のマスターに許与する第1の
条件に対する制御操作を示している。このマスターがバ
ス内転送のためにだけAバスの使用を要求するか、ある
いはこのマスターがバス間転送のためにBバスの使用を
も要求するかについて判定が行われる。もしこのマスタ
ーがAバスのみの使用を要求するならば、調停部(アー
ビタ)は要求者に許可を与えるべく待機し、要求者は望
むままAバスを使用する。この段階においては、Aバス
に対するその後の要求は再び第3図に示される(Zまで
)ように考えることができる。
一方、もしAバス上の装置による要求がBバスに対する
データ転送であるならば、Bバスが使用中であるかある
いは自由な状態にあるかどうかの判定がなされる。もし
Bバスが使用中であれば、マスターは保留中のBバス要
求者(保留中マスター)としてマークされ、その保有権
はAバスから外される(リトライ発行)。このマスター
が保留状態に止まる間、Aバスの使用に対する他の要求
が勘案され得る。
データ転送であるならば、Bバスが使用中であるかある
いは自由な状態にあるかどうかの判定がなされる。もし
Bバスが使用中であれば、マスターは保留中のBバス要
求者(保留中マスター)としてマークされ、その保有権
はAバスから外される(リトライ発行)。このマスター
が保留状態に止まる間、Aバスの使用に対する他の要求
が勘案され得る。
一方、もしBバスが自由な状態にあるがインターフェー
ス装置が使用中であるならば、マスターはまた保留中と
してマークされ、その保有権は前の如(Aバスから外さ
れる。しかし、Bバスおよびインターフェース装置が共
に自由な状態にあるならば、Bバスの使用はマスターに
許与され、この許与はマスターがこれを確認する時に外
される。
ス装置が使用中であるならば、マスターはまた保留中と
してマークされ、その保有権は前の如(Aバスから外さ
れる。しかし、Bバスおよびインターフェース装置が共
に自由な状態にあるならば、Bバスの使用はマスターに
許与され、この許与はマスターがこれを確認する時に外
される。
第6図は、AバスおよびBバスにおける1つあるいはそ
れ以上の保留中の要求者が束縛されない第2の条件を示
している。どの保留中の要求者が最も高い優先順位を持
つかについて判定がなされる。この最も高い優先順位の
要求者の保留中の状態はクリアされ、Aバスおよび自由
な状態のBバスの使用がこの最も高い優先順位の要求者
へ与えられる。次いで、この最も高い優先順位の要求者
はこの許与を確認して、Aバス上のその保有権をBバス
上のその宛て先へ向けて開始する。
れ以上の保留中の要求者が束縛されない第2の条件を示
している。どの保留中の要求者が最も高い優先順位を持
つかについて判定がなされる。この最も高い優先順位の
要求者の保留中の状態はクリアされ、Aバスおよび自由
な状態のBバスの使用がこの最も高い優先順位の要求者
へ与えられる。次いで、この最も高い優先順位の要求者
はこの許与を確認して、Aバス上のその保有権をBバス
上のその宛て先へ向けて開始する。
第7図は、その時1つ以上の保留中のマスターがありか
つBバスが依然として使用中である第3の条件を示して
いる。保留中でない要求者、即ちまだ保留中のマークが
付されない要求者があるがどうかの判定がなされる。保
留中のBバス要求者は、Bバスが使用中である限り無視
され得る。
つBバスが依然として使用中である第3の条件を示して
いる。保留中でない要求者、即ちまだ保留中のマークが
付されない要求者があるがどうかの判定がなされる。保
留中のBバス要求者は、Bバスが使用中である限り無視
され得る。
最も高い優先順位の保留中でない要求者がAバスを許与
される。もしこの要求者の宛て先がBバスであると復号
されると、このマスターもまた保留中とマークされ、こ
のような要求の処理に対して記述したプロセスが第5図
における如< (Dまで)進行する。
される。もしこの要求者の宛て先がBバスであると復号
されると、このマスターもまた保留中とマークされ、こ
のような要求の処理に対して記述したプロセスが第5図
における如< (Dまで)進行する。
低速度のBバスによる高速度のAバスの使用に対する要
求はそれほど複雑ではないが、これは高速度のAバスの
場合、のように低速度のBバスが遊休状態になることを
阻止する必要がないためである。このような要求の処理
は、第8図のフローチャートに示されている。もしBバ
ス上の装置による要求がある場合には、この要求もまた
Aバスの使用に対するものであるかどうかの判定がなさ
れる。もしAバスの使用が要求されなければ、Bバスは
それ自体の優先順位方式に従ってこの要求を処理する。
求はそれほど複雑ではないが、これは高速度のAバスの
場合、のように低速度のBバスが遊休状態になることを
阻止する必要がないためである。このような要求の処理
は、第8図のフローチャートに示されている。もしBバ
ス上の装置による要求がある場合には、この要求もまた
Aバスの使用に対するものであるかどうかの判定がなさ
れる。もしAバスの使用が要求されなければ、Bバスは
それ自体の優先順位方式に従ってこの要求を処理する。
しかし、もしこの要求もAバスの使用に対するものであ
れば、Aバスの要求が発される。もしAバスが使用中で
あれば、この要求者に対するAバスの許与は、Aバスが
自由な状態になるまでは行われ得ない。−旦Aバスが自
由状態になると、この許与がBバス上の要求者に対して
行われ、この許与が確認され、データ転送を行うことが
できる。次いでこの許与は外されて、次のBバスの要求
者からの要求を待機する。もしAバス使用に対するBバ
スの要求が書込み操作であるならば、書込まれるべきデ
ータならびにそのアドレスは、以下に述べるようにイン
ターフェース装置におけるレジスタに置(ことができ、
−旦それに置かれると、Bバスは他のBバスのアクティ
ビティのため解放することができる。しかし、もしこの
要求が読出し操作であるならば、Bバスは解放され得ず
、データがAバス上の装置から読出すことができBバス
への転送のためAバス上で使用可能になるまでは待機の
状態のままである。このような転送が行われた後、Bバ
スが解放され得、他のBバスの要求者による使用のため
自由な状態となる。
れば、Aバスの要求が発される。もしAバスが使用中で
あれば、この要求者に対するAバスの許与は、Aバスが
自由な状態になるまでは行われ得ない。−旦Aバスが自
由状態になると、この許与がBバス上の要求者に対して
行われ、この許与が確認され、データ転送を行うことが
できる。次いでこの許与は外されて、次のBバスの要求
者からの要求を待機する。もしAバス使用に対するBバ
スの要求が書込み操作であるならば、書込まれるべきデ
ータならびにそのアドレスは、以下に述べるようにイン
ターフェース装置におけるレジスタに置(ことができ、
−旦それに置かれると、Bバスは他のBバスのアクティ
ビティのため解放することができる。しかし、もしこの
要求が読出し操作であるならば、Bバスは解放され得ず
、データがAバス上の装置から読出すことができBバス
への転送のためAバス上で使用可能になるまでは待機の
状態のままである。このような転送が行われた後、Bバ
スが解放され得、他のBバスの要求者による使用のため
自由な状態となる。
バス間のデータ転送を行うためのインターフェース装置
のブロック図が第9図に示されるが、同図においてはレ
ジスタ25がBバスと通信し、レジスタ26はAバスと
通信し、レジスタ25.26間の通信はFIFO(先入
れ先出し)装置27(BバスからAバスへ転送されるデ
ータ用)および28(AバスからBバスへ転送されるデ
ータ用)を介して起生ずる。各レジスタは、4つのレジ
スタ装置が32ビツト・ワード全体を取扱うように完全
な32ピツ、ト、のデータ・ワードの1バイト(8ビツ
ト)を処理する。各FIFO装置は、4つのFIFO装
置が4つの完全32ビツト・ワードを処理するように複
数のデータ・ワードの各々の1バイトを処理する。普通
、望ましい実施態様においては、Bバス上のある装置が
32ビツト・ワードの4つの全てのバイトを同時に転送
することができない場合でさえ、Aバスへの同時の並行
的な転送のため全32ビツト・ワードの4つの全てのバ
イトがレジスタ26でφAバスから使用できる。例えば
、Bバス上の1つの装置は、−時に僅かに2バイトを転
送できる過ぎない。このような装置の場合、レジスタ2
5がインターフェース装置のBバス側で使用され、レジ
スタ29Aおよび29Bを介してFIFO装置27C,
27Dに対して2バイトが最初にレジスタ25Aおよび
25B°へ直接転送されるようにし、ここで次の2バイ
トがレジスタ25A、25Bを経て直接FIFO装置2
7A、27Bへ与えられるまで前記2バイトが格納され
た状態を維持する。次いで、後でAバスに対して同0時
に転送するため、4バイト全てがFIFO装置27から
レジスタ26へ転送される。−時に1バイトずつ転送す
るBバス上の装置の場合は、最初の1バイトがレジスタ
25Bへ、次いでレジスタ29Bを介してF I FO
27Dへ送られ、第2の1バイトがレジスタ25Aへ、
次いでレジスタ29Aを介してP I F027Cへ送
られる。第3の1バイトは25Bへ、次いで直接FIF
O27I3へ送られ、第4の1バイトがレジスタ25A
へ、次いで直接F I FO27Aへ送られる。4つの
32ビツト・ワードはこれによりFIFO27へ与える
ことができ、次いでこの4つのデータ・ワードが、デー
タをBバスからAバスへ書込むため後でAバスへ転送す
るため、レジスタ26へ与えることができる。
のブロック図が第9図に示されるが、同図においてはレ
ジスタ25がBバスと通信し、レジスタ26はAバスと
通信し、レジスタ25.26間の通信はFIFO(先入
れ先出し)装置27(BバスからAバスへ転送されるデ
ータ用)および28(AバスからBバスへ転送されるデ
ータ用)を介して起生ずる。各レジスタは、4つのレジ
スタ装置が32ビツト・ワード全体を取扱うように完全
な32ピツ、ト、のデータ・ワードの1バイト(8ビツ
ト)を処理する。各FIFO装置は、4つのFIFO装
置が4つの完全32ビツト・ワードを処理するように複
数のデータ・ワードの各々の1バイトを処理する。普通
、望ましい実施態様においては、Bバス上のある装置が
32ビツト・ワードの4つの全てのバイトを同時に転送
することができない場合でさえ、Aバスへの同時の並行
的な転送のため全32ビツト・ワードの4つの全てのバ
イトがレジスタ26でφAバスから使用できる。例えば
、Bバス上の1つの装置は、−時に僅かに2バイトを転
送できる過ぎない。このような装置の場合、レジスタ2
5がインターフェース装置のBバス側で使用され、レジ
スタ29Aおよび29Bを介してFIFO装置27C,
27Dに対して2バイトが最初にレジスタ25Aおよび
25B°へ直接転送されるようにし、ここで次の2バイ
トがレジスタ25A、25Bを経て直接FIFO装置2
7A、27Bへ与えられるまで前記2バイトが格納され
た状態を維持する。次いで、後でAバスに対して同0時
に転送するため、4バイト全てがFIFO装置27から
レジスタ26へ転送される。−時に1バイトずつ転送す
るBバス上の装置の場合は、最初の1バイトがレジスタ
25Bへ、次いでレジスタ29Bを介してF I FO
27Dへ送られ、第2の1バイトがレジスタ25Aへ、
次いでレジスタ29Aを介してP I F027Cへ送
られる。第3の1バイトは25Bへ、次いで直接FIF
O27I3へ送られ、第4の1バイトがレジスタ25A
へ、次いで直接F I FO27Aへ送られる。4つの
32ビツト・ワードはこれによりFIFO27へ与える
ことができ、次いでこの4つのデータ・ワードが、デー
タをBバスからAバスへ書込むため後でAバスへ転送す
るため、レジスタ26へ与えることができる。
同様に、読出し転送の場合、即ちデータをAバスからB
バスの装置に読出す場合は、同時にAバスからレジスタ
26において4バイトを受取ることができ、これと同時
にFIFO装置28へ、次いでBバス上で駆動されるべ
きレジスタ25へ送られる。−時に2/、くイトをBバ
スへ転送する際は、最初の2バイトがFIFO装置28
C,28Dからレジスタ29A、29Bを介してレジス
タ25A125Bへ転送されるが、FIFO装置28A
、 28Bからの2番目の2バイトはその後Bバスへの
転送のためレジスタ25A、25Bに対して直接転送さ
れる。単一バイトの転送もまた、上記の方法と類似の方
法で起生じ得る。
バスの装置に読出す場合は、同時にAバスからレジスタ
26において4バイトを受取ることができ、これと同時
にFIFO装置28へ、次いでBバス上で駆動されるべ
きレジスタ25へ送られる。−時に2/、くイトをBバ
スへ転送する際は、最初の2バイトがFIFO装置28
C,28Dからレジスタ29A、29Bを介してレジス
タ25A125Bへ転送されるが、FIFO装置28A
、 28Bからの2番目の2バイトはその後Bバスへの
転送のためレジスタ25A、25Bに対して直接転送さ
れる。単一バイトの転送もまた、上記の方法と類似の方
法で起生じ得る。
アドレスはBバスからアドレス・レジスタ30.31を
介してAバスへ転送される。Bバスからのアドレスは、
復号RA M32で監視されて、このアドレスがAバス
にアクセスしてこれからの読出しあるいはこれへの書込
みのいずれかを行うことを意図したものかを品別する。
介してAバスへ転送される。Bバスからのアドレスは、
復号RA M32で監視されて、このアドレスがAバス
にアクセスしてこれからの読出しあるいはこれへの書込
みのいずれかを行うことを意図したものかを品別する。
この特定の装置は、アドレス・ビットB ADI)
2−31により識別される。カウンタ33を用いて、
種々のデータ・ワード・グループの開始アドレスが転送
される時、これらのアドレスを追跡する。
2−31により識別される。カウンタ33を用いて、
種々のデータ・ワード・グループの開始アドレスが転送
される時、これらのアドレスを追跡する。
レジスタ34.35、復号RAM36およびカウンタ3
7により示される如き、類似のアドレス転送ロジックが
AバスからBバスへのアドレス転送のため用いられる。
7により示される如き、類似のアドレス転送ロジックが
AバスからBバスへのアドレス転送のため用いられる。
並列に並べることができる第10A図および第10B図
は、Aバス上の装置からBバスに対するデータの読出し
およびBバスからAバス上の装置へのデータの書込みの
両目的のためBバスとインターフェース装置間の転送に
関するFIFOのデータに対する・アドレスおよびデー
タの流れを示すフローチャートを示している。第11図
は、Aバス上の装置からBバスへのデータの読出しある
いはBバスからAバス上の装置へのデータの書込みのた
めAバスとインターフェース装置間の転送に関するFI
FOにおけるアドレスおよびデータの流れを示すフロー
チャートを示している。
は、Aバス上の装置からBバスに対するデータの読出し
およびBバスからAバス上の装置へのデータの書込みの
両目的のためBバスとインターフェース装置間の転送に
関するFIFOのデータに対する・アドレスおよびデー
タの流れを示すフローチャートを示している。第11図
は、Aバス上の装置からBバスへのデータの読出しある
いはBバスからAバス上の装置へのデータの書込みのた
めAバスとインターフェース装置間の転送に関するFI
FOにおけるアドレスおよびデータの流れを示すフロー
チャートを示している。
第10A図および第108図においては、第10B図の
頂部のフロー55は第10A図のフロー56により示さ
れる読出し操作(Aバス上の装置から読出されたデータ
がインターフェース装置からBバスへ送られる)と、第
1QB図のフロー57A、 57Bにより示される書込
み操作(Bバスの装置からのデータがAバス上の装置に
対して書込まれるようインターフェース装置へ送られる
)の双方に共通である。図中のrAsJはアドレス・ス
トローブを示し、「DS」はデータ・ストローブを示し
、「B D S E LJは(第11図に関して以下に
述べるように)Aバスの装置に対して1つのア゛ドレス
が意図されるかどうかを識別し、rDTAcKJはデー
タの確認を表わし、rEODJは上記の如くデータの終
りの条件を表わす。ASおよびDSが最初に存在する時
、読出し/書込み操作のどれが要求されるか(ブロック
55A)について判定が行われる。
頂部のフロー55は第10A図のフロー56により示さ
れる読出し操作(Aバス上の装置から読出されたデータ
がインターフェース装置からBバスへ送られる)と、第
1QB図のフロー57A、 57Bにより示される書込
み操作(Bバスの装置からのデータがAバス上の装置に
対して書込まれるようインターフェース装置へ送られる
)の双方に共通である。図中のrAsJはアドレス・ス
トローブを示し、「DS」はデータ・ストローブを示し
、「B D S E LJは(第11図に関して以下に
述べるように)Aバスの装置に対して1つのア゛ドレス
が意図されるかどうかを識別し、rDTAcKJはデー
タの確認を表わし、rEODJは上記の如くデータの終
りの条件を表わす。ASおよびDSが最初に存在する時
、読出し/書込み操作のどれが要求されるか(ブロック
55A)について判定が行われる。
書込み操作の場合は、データが書込まれるべきAバスの
装置のアドレスが適当なカウンタヘロードされて、転送
中のデータのブロックを追跡する。DTACKはデータ
を確認し、Aバスの装置へ書込まれるべきデータが適当
なインターフェース装置のPIF、Oヘクロツクされる
。
装置のアドレスが適当なカウンタヘロードされて、転送
中のデータのブロックを追跡する。DTACKはデータ
を確認し、Aバスの装置へ書込まれるべきデータが適当
なインターフェース装置のPIF、Oヘクロツクされる
。
アドレス・ストローブがもはや存在しない時(ブロック
58)、これはこれ以上のデータがFIFOへのエント
リのためBバスから送出されず、またこの時クロックさ
れたデータが所要のAバスの転送のため使用でき、Bバ
スが解放され得ることを意味する。FIFOが空である
(ブロック59)か、あるいはFIFOが空でなくても
これ以上のデータがAバスにより受は入れられない(ブ
ロック60)時は、書込み操作が完了される。
58)、これはこれ以上のデータがFIFOへのエント
リのためBバスから送出されず、またこの時クロックさ
れたデータが所要のAバスの転送のため使用でき、Bバ
スが解放され得ることを意味する。FIFOが空である
(ブロック59)か、あるいはFIFOが空でなくても
これ以上のデータがAバスにより受は入れられない(ブ
ロック60)時は、書込み操作が完了される。
しかし、データが依然としてBバスから与えられかつア
ドレス・ストローブが存在する限り、他のデータがまだ
存在する(ブロック62)故にBバスを解放できないが
、Aバスを始動できる一杯の状態(ブロック61)にな
るまでは、データはFIFOへ供給される。
ドレス・ストローブが存在する限り、他のデータがまだ
存在する(ブロック62)故にBバスを解放できないが
、Aバスを始動できる一杯の状態(ブロック61)にな
るまでは、データはFIFOへ供給される。
インターフェース装置からBバスへのデータ転送に関す
る読出し操作の場合は、データが読出されるAバスの装
置のアドレスが適当なカウンタにロードされて、関与す
るデータ・ワードのブロックを追跡しく第10A図のブ
ロック63) 、Aバスを直ちに始動することができる
。
る読出し操作の場合は、データが読出されるAバスの装
置のアドレスが適当なカウンタにロードされて、関与す
るデータ・ワードのブロックを追跡しく第10A図のブ
ロック63) 、Aバスを直ちに始動することができる
。
もうデータが送出されない時(ブロック64)は、読出
されたデータが確認されBバス上に置かれる(DTAC
K)。アドレス・ストローブが存在する限り(ブロック
65)、データ・ストローブがもはや存在せず(ブロッ
ク66)かつアドレス・ストローブがもはや存在せず(
ブロック67)、これ以上のデータがBバス上に置かれ
ておらず読出し操作が完了されることを示すまで、デー
タがBバスに対してクロックされる。
されたデータが確認されBバス上に置かれる(DTAC
K)。アドレス・ストローブが存在する限り(ブロック
65)、データ・ストローブがもはや存在せず(ブロッ
ク66)かつアドレス・ストローブがもはや存在せず(
ブロック67)、これ以上のデータがBバス上に置かれ
ておらず読出し操作が完了されることを示すまで、デー
タがBバスに対してクロックされる。
もしデータが確認されかっBバス上に置かれ、アドレス
・ストローブがもはや存在しなければ(ブロック65)
、データ・ストローブがもはや存在せず(ブロック68
)その時読出し操作が完了されるまで、データがBバス
に対してクロックされる。
・ストローブがもはや存在しなければ(ブロック65)
、データ・ストローブがもはや存在せず(ブロック68
)その時読出し操作が完了されるまで、データがBバス
に対してクロックされる。
アドレス・ストローブおよびデータ・ストローブが存在
しこれ以上のデータが存在しくブロック65.67)か
つ読出し修正書込み操作が要求されない(ブロック69
)ことを示す限り、Bバスへ送られるべきデータがな(
なるまで(FIFOは再びこの目的のため充填される)
再び本プロセスが開始するFIFOが空の状態となるま
で、データがAバスに対してクロックされる。
しこれ以上のデータが存在しくブロック65.67)か
つ読出し修正書込み操作が要求されない(ブロック69
)ことを示す限り、Bバスへ送られるべきデータがな(
なるまで(FIFOは再びこの目的のため充填される)
再び本プロセスが開始するFIFOが空の状態となるま
で、データがAバスに対してクロックされる。
更に特定の構成においては、1つのブロックの4つの全
てのデー・夕・ワードが存在するまで待機するのでなく
、1つのブロックの2つのデータ・ワードのみがFIF
O内に存在する時、データ転送がBバスにおいて開始さ
れることが望ましい。
てのデー・夕・ワードが存在するまで待機するのでなく
、1つのブロックの2つのデータ・ワードのみがFIF
O内に存在する時、データ転送がBバスにおいて開始さ
れることが望ましい。
第11図で判るように、同図の中央部分に50で示され
るフローは、読出し操作(図の右側にフロー51により
示される)あるいは書込み操作(同図の左側にフロー5
2で示される)の両方に共通である。−旦BバスがAバ
スに対する要求を許与されると、この要求が書込みに対
するもの(この場合、Aバスの装置に対する書込みのた
め、Bバスがインターフェース装置によりAバスに対し
て与えられる)であるか、あるいは読出しに対するもの
(この場合、Aバス上の装置から読出されるデータがB
バスに対するインターフェース装置へ与えられる)であ
るかについて判定されねばならない(ブロック50A)
。
るフローは、読出し操作(図の右側にフロー51により
示される)あるいは書込み操作(同図の左側にフロー5
2で示される)の両方に共通である。−旦BバスがAバ
スに対する要求を許与されると、この要求が書込みに対
するもの(この場合、Aバスの装置に対する書込みのた
め、Bバスがインターフェース装置によりAバスに対し
て与えられる)であるか、あるいは読出しに対するもの
(この場合、Aバス上の装置から読出されるデータがB
バスに対するインターフェース装置へ与えられる)であ
るかについて判定されねばならない(ブロック50A)
。
書込み操作(フロー52)においては、データはFIF
O28からAバスヘクロックすることができ、また待機
が要求されるかどうかの判定が行われる(ブロック52
A)。待機あるいは待機なしのいずれtの条件の場合も
、−旦データがクロックされ、これ以上のデータが受は
入れられない(データ終りEOD条件)が、あるいはこ
れ以上のデータがFIFOに残らず(空)この時書込み
が完了されるまで、データはAバスに対して与えられる
。
O28からAバスヘクロックすることができ、また待機
が要求されるかどうかの判定が行われる(ブロック52
A)。待機あるいは待機なしのいずれtの条件の場合も
、−旦データがクロックされ、これ以上のデータが受は
入れられない(データ終りEOD条件)が、あるいはこ
れ以上のデータがFIFOに残らず(空)この時書込み
が完了されるまで、データはAバスに対して与えられる
。
読出し操作(フロー51)においては、FIFOが一杯
の状態となる(パイプが一杯)となるまでデータが読出
され、パイプが一杯でない限り、あるいはパイプが例、
え−杯でなくとも全てのデータが読出される(データ終
了条件)までは、データがFIFOに対してクロックさ
れるのである。
の状態となる(パイプが一杯)となるまでデータが読出
され、パイプが一杯でない限り、あるいはパイプが例、
え−杯でなくとも全てのデータが読出される(データ終
了条件)までは、データがFIFOに対してクロックさ
れるのである。
第1図は本発明が使用可能な例示システムを示すブロッ
ク図、第2図は高速度のバスと低速度のバス間のデータ
転送の例示的な信号制御を示すブロック図ζ第3図はバ
ス間の両方向のデータの流れを決定するため使用される
制御信号を示す図、第4図乃至第8図は種々のバス条件
のためのバス間のアドレスおよびデータの流れを示すフ
ローチャート、第9図はバス間に使用されるインターフ
ェースを示すブロック図、および第10A図、第10B
図および第11図は第9図のインターフェース装置にお
けるアドレスおよびデータの流れを示すフローチャート
である。 10・・・中央処理装置(CPU)、11・・・I−キ
ャッシュ装置11ff、12・・・D−キャッシュ装置
、13・・・システム・バス、16・・・大域、資源口
ジνり、17・・・I10機能ロジック、18・・・■
10バス、19・・・メモリー21・・・インターフェ
ース装置、22・・・Bバス状態検査ブロック、24・
・・Bバス調停ブロック(アービタ)、25.26・・
・レジスタ、27.28・・・FIFO(先入れ先出し
)装置、29・・・レジスタ、30゜31・・−アドレ
ス・レジスタ、32・・・復号RAM、34.35・・
・レジスタ、36・・・i号RAM、37−・・カウン
タ。 (外4名)
ク図、第2図は高速度のバスと低速度のバス間のデータ
転送の例示的な信号制御を示すブロック図ζ第3図はバ
ス間の両方向のデータの流れを決定するため使用される
制御信号を示す図、第4図乃至第8図は種々のバス条件
のためのバス間のアドレスおよびデータの流れを示すフ
ローチャート、第9図はバス間に使用されるインターフ
ェースを示すブロック図、および第10A図、第10B
図および第11図は第9図のインターフェース装置にお
けるアドレスおよびデータの流れを示すフローチャート
である。 10・・・中央処理装置(CPU)、11・・・I−キ
ャッシュ装置11ff、12・・・D−キャッシュ装置
、13・・・システム・バス、16・・・大域、資源口
ジνり、17・・・I10機能ロジック、18・・・■
10バス、19・・・メモリー21・・・インターフェ
ース装置、22・・・Bバス状態検査ブロック、24・
・・Bバス調停ブロック(アービタ)、25.26・・
・レジスタ、27.28・・・FIFO(先入れ先出し
)装置、29・・・レジスタ、30゜31・・−アドレ
ス・レジスタ、32・・・復号RAM、34.35・・
・レジスタ、36・・・i号RAM、37−・・カウン
タ。 (外4名)
Claims (1)
- 【特許請求の範囲】 1、1つのバスが比較的高い速度で作動し、他のバスが
比較的遅い速度で作動する2つの独立的な非同期的に作
動するバス間のデータ転送を要求するデータ処理システ
ムにおける、バス間データ転送を制御する方法において
、前記低速度のバスにおける装置が高速度 のバスに対するアクセスを要求する時を決定し、 前記高速度のバスの使用中の状態を判定 し、 前記高速度のバスが使用中である時、前記 低速度のバスを待機状態に置いて該高速度のバスに対す
るアクセスを阻止し、 前記高速度のバスが使用中でない時、該高速度のバスに
対するアクセスを行って該高速度のバスに対するデータ
転送を比較的早い速度で生じることを許容する ステップを含むことを特徴とする方法。 2、前記高速度のバスにおける装置が前記低速度のバス
に対するアクセスを要求する時を決定し、 前記低速度のバスの使用中の状態を判定 し、 前記低速度のバスが使用中である時、該要求側の装置を
保留状態に置いて、該要求側の装置の保有権を高速度の
バスから外し、 前記低速度のバスが使用中でない時該低速度のバスに対
するアクセスを行うステップを含むことを特徴とする請
求項1記載の方法。 3、前記高速度のバスに対するアクセスを求める前記低
速度のバスの要求が、該低速度のバスから前記高速度の
バスにおける装置にデータを書込むための書込み操作に
対するものである時を決定し、 前記データを一時的に格納するため、前記 低速度のバスから書込まれるべきデータを該低速度のバ
スの速度でインターフェース装置に対して転送し、 前記データが前記インターフェース装置に 対して転送された時、前記低速度のバスを解放し、 前記高速度のバスが使用中でない時、データを前記イン
ターフェース装置から前記高速度のバスへ転送するステ
ップを更に含むことを特徴とする請求項1記載の方法。 4、前記高速度のバスに対するアクセスを求める前記低
速度のバスの要求が、該低速度のバスに対するデータの
転送のため前記高速度のバスにおける装置からの読出し
操作に対するものである時を決定し、 前記高速度のバスにおける装置から読出されたデータが
得られるまで、前記低速度のバスを待機状態に置き、 前記データが得られる時、前記高速度のバスにおける装
置から読出されたデータを高速度で前記インターフェー
ス装置へ転送し、該データを該インターフェース装置か
ら前記低速度のバスへ比較的低速度で転送するステップ
を更に含むことを特徴とする請求項1記載の方法。 5、前記低速度のバスが使用中であった時の要求側の装
置の保留状態を外し、 前記の保留状態が外されかつ前記低速度の バスがもはや使用中でない時、該低速度のバスに対する
アクセスを前記要求側の装置へ優先順位に従って与える
ステップを更に含むことを特徴とする請求項2記載の方
法。 6、前記高速度のバスにおける装置が前記低速度のバス
に対するアクセスを要求する時下記のどの条件が存在す
るかを判定するステップを更に含むことを特徴とする請
求項2記載の方法。 即ち、 (1)前記高速度のバスにおいて保留状態の要求者が存
在しないこと、 (2)前記低速度のバスの使用を要求した前記高速度の
バスにおける保留状態の要求者が 存在し、前記低速度のバスが使用中でない こと、 (3)前記低速度のバスの使用を要求した前記高速度の
バスにおける保留状態の要求者が 存在するが前記低速度のバスが使用中であること。 7、前記条件(1)が存在する時、 高速度のバスにおける最も高い優先順位 を有するその時保留状態でない要求者を識別し、 前記高速度のバスに対するアクセスを 前記識別された最も高い優先順位の要求者へ与え、 前記要求者が前記高速度のバスのみの使用を要求するか
、あるいは該高速度のバスと前記低速度のバスの双方の
使用を要求するかを判定し、 前記要求者が前記高速度のバスに対するアクセスのみを
要求する時、該高速度のバスに対するアクセスを行い、 前記要求者が前記高速度のバスと低速度の バスの双方に対するアクセスを要求する時、該低速度の
バスの使用中の状態を判定し、 前記低速度のバスが使用中である時、 前記要求者を保留状態の要求者としてマークして、該要
求者の保有権を前記高速度のバスから外し、 前記低速度のバスが使用中でない時、前記 要求者による前記高速度のバスおよび低速度のバスに対
するアクセスを行うステップを更に含むことを特徴とす
る請求項6記載の方法。 8、前記条件(2)が存在する時、 どの保留状態の要求者が最も高い優先順位を有するかを
判定し、 前記高速度のバスに対するアクセスを前記 低速度のバスを介して前記最も高い優先順位の要求者へ
与えるステップを更に含むことを特徴とする請求項6記
載の方法。 9、前記条件(3)が存在する時、 保留状態でない要求者があるかどうかを判定し、 該保留状態でない要求者の最も高い優先順位を判定して
、 前記高速度のバスに対するアクセスを前記の最も高い優
先順位の保留状態でない要求者へ与え、 該最も高い優先順位の保留状態でない要求者が前記低速
度のバスの使用を要求しているかどうかを判定し、 前記最も高い優先順位の保留状態でない 要求者が前記低速度のバスの使用を要求中であれば、該
要求者を保留状態に置くステップを更に含むことを特徴
とする請求項6記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US31543089A | 1989-02-24 | 1989-02-24 | |
| US315430 | 1989-02-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02297116A true JPH02297116A (ja) | 1990-12-07 |
| JPH0628049B2 JPH0628049B2 (ja) | 1994-04-13 |
Family
ID=23224396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2044314A Expired - Fee Related JPH0628049B2 (ja) | 1989-02-24 | 1990-02-23 | 非同期バス間のデータ転送方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5481681A (ja) |
| EP (1) | EP0384621B1 (ja) |
| JP (1) | JPH0628049B2 (ja) |
| AU (1) | AU625687B2 (ja) |
| BR (1) | BR9000887A (ja) |
| CA (1) | CA2007737C (ja) |
| DE (1) | DE69030678T2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940002905B1 (en) * | 1989-12-15 | 1994-04-07 | Ibm | Apparatus for conditioning priority arbitration in buffered direct memory addressing |
| EP0473803A1 (en) * | 1990-09-03 | 1992-03-11 | International Business Machines Corporation | Method and apparatus for avoiding deadlock |
| US5243702A (en) * | 1990-10-05 | 1993-09-07 | Bull Hn Information Systems Inc. | Minimum contention processor and system bus system |
| GB2256068B (en) * | 1991-05-21 | 1995-04-26 | Research Machines Plc | Bus cycle control means |
| US5369748A (en) * | 1991-08-23 | 1994-11-29 | Nexgen Microsystems | Bus arbitration in a dual-bus architecture where one bus has relatively high latency |
| US5355455A (en) * | 1991-11-19 | 1994-10-11 | International Business Machines Corporation | Method and apparatus for avoiding deadlock in a computer system with two or more protocol-controlled buses interconnected by a bus adaptor |
| AT401117B (de) * | 1993-04-01 | 1996-06-25 | Elin Energieanwendung | Einrichtung für eine digital-signalprozessor- platine zur anpassung eines schnellen prozessors an langsame bauteile |
| DE4426123C2 (de) * | 1994-07-22 | 1998-05-20 | Siemens Nixdorf Inf Syst | Arbitrierung bei verzögernder Buskopplung |
| US5734840A (en) * | 1995-08-18 | 1998-03-31 | International Business Machines Corporation | PCI and expansion bus riser card |
| US5768550A (en) * | 1995-11-21 | 1998-06-16 | International Business Machines Corporation | Bus interface logic system |
| US5712986A (en) * | 1995-12-19 | 1998-01-27 | Ncr Corporation | Asynchronous PCI-to-PCI Bridge |
| US5872941A (en) * | 1996-06-05 | 1999-02-16 | Compaq Computer Corp. | Providing data from a bridge to a requesting device while the bridge is receiving the data |
| US6266741B1 (en) | 1998-06-15 | 2001-07-24 | International Business Machines Corporation | Method and apparatus to reduce system bus latency on a cache miss with address acknowledgments |
| US7054969B1 (en) | 1998-09-18 | 2006-05-30 | Clearspeed Technology Plc | Apparatus for use in a computer system |
| GB2341772A (en) * | 1998-09-18 | 2000-03-22 | Pixelfusion Ltd | Primary and secondary bus architecture |
| US6460108B1 (en) * | 1999-03-31 | 2002-10-01 | Intel Corporation | Low cost data streaming mechanism |
| US7788332B2 (en) * | 2004-05-06 | 2010-08-31 | Cornell Research Foundation, Inc. | Sensor-network processors using event-driven architecture |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61110250A (ja) * | 1984-11-02 | 1986-05-28 | Hitachi Ltd | 複数のバスを有するデ−タ処理システム |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3940743A (en) * | 1973-11-05 | 1976-02-24 | Digital Equipment Corporation | Interconnecting unit for independently operable data processing systems |
| GB1467726A (en) * | 1974-05-02 | 1977-03-23 | Solartron Electronic Group | Interfaces for data transmission systems |
| US4041472A (en) * | 1976-04-29 | 1977-08-09 | Ncr Corporation | Data processing internal communications system having plural time-shared intercommunication buses and inter-bus communication means |
| US4057846A (en) * | 1976-06-07 | 1977-11-08 | International Business Machines Corporation | Bus steering structure for low cost pipelined processor system |
| US4257095A (en) * | 1978-06-30 | 1981-03-17 | Intel Corporation | System bus arbitration, circuitry and methodology |
| AU541189B2 (en) * | 1980-02-11 | 1984-12-20 | Data General Corporation | Data processing system |
| US4323967A (en) * | 1980-04-15 | 1982-04-06 | Honeywell Information Systems Inc. | Local bus interface for controlling information transfers between units in a central subsystem |
| US4396995A (en) * | 1981-02-25 | 1983-08-02 | Ncr Corporation | Adapter for interfacing between two buses |
| JPS61166653A (ja) * | 1985-01-19 | 1986-07-28 | Panafacom Ltd | アドレス変換エラー処理方法 |
| US4716525A (en) * | 1985-04-15 | 1987-12-29 | Concurrent Computer Corporation | Peripheral controller for coupling data buses having different protocol and transfer rates |
| US5003463A (en) * | 1988-06-30 | 1991-03-26 | Wang Laboratories, Inc. | Interface controller with first and second buffer storage area for receiving and transmitting data between I/O bus and high speed system bus |
-
1990
- 1990-01-15 CA CA002007737A patent/CA2007737C/en not_active Expired - Fee Related
- 1990-01-16 AU AU47981/90A patent/AU625687B2/en not_active Ceased
- 1990-02-09 DE DE69030678T patent/DE69030678T2/de not_active Expired - Fee Related
- 1990-02-09 EP EP90301394A patent/EP0384621B1/en not_active Expired - Lifetime
- 1990-02-22 BR BR909000887A patent/BR9000887A/pt not_active IP Right Cessation
- 1990-02-23 JP JP2044314A patent/JPH0628049B2/ja not_active Expired - Fee Related
-
1995
- 1995-05-19 US US08/445,408 patent/US5481681A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61110250A (ja) * | 1984-11-02 | 1986-05-28 | Hitachi Ltd | 複数のバスを有するデ−タ処理システム |
Also Published As
| Publication number | Publication date |
|---|---|
| BR9000887A (pt) | 1991-02-13 |
| CA2007737A1 (en) | 1990-08-24 |
| EP0384621B1 (en) | 1997-05-14 |
| CA2007737C (en) | 1998-04-28 |
| DE69030678D1 (de) | 1997-06-19 |
| EP0384621A3 (en) | 1991-03-06 |
| US5481681A (en) | 1996-01-02 |
| AU625687B2 (en) | 1992-07-16 |
| DE69030678T2 (de) | 1998-01-08 |
| AU4798190A (en) | 1990-08-30 |
| EP0384621A2 (en) | 1990-08-29 |
| JPH0628049B2 (ja) | 1994-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3579198B2 (ja) | データ処理システム及びデータ処理方法 | |
| US5621897A (en) | Method and apparatus for arbitrating for a bus to enable split transaction bus protocols | |
| JPH02297116A (ja) | 非同期バス間のデータ転送方法 | |
| US5611058A (en) | System and method for transferring information between multiple buses | |
| US5893153A (en) | Method and apparatus for preventing a race condition and maintaining cache coherency in a processor with integrated cache memory and input/output control | |
| US20070094430A1 (en) | Method and apparatus to clear semaphore reservation | |
| JPH1031625A (ja) | マルチ・プロセッサ・システムにおける改良されたコピーバック性能のためのライトバック・バッファ | |
| JPH096711A (ja) | セグメント化したメモリを備えたコンピュータ・システム | |
| CN1307569C (zh) | 在多处理器环境下使用直接存储器存取的高速传递数据的方法和装置 | |
| US5708784A (en) | Dual bus computer architecture utilizing distributed arbitrators and method of using same | |
| US5933616A (en) | Multiple bus system bus arbitration according to type of transaction requested and the availability status of the data buffer between the buses | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| US6301627B1 (en) | Method/system for identifying delayed predetermined information transfer request as bypassable by subsequently-generated information transfer request using bypass enable bit in bridge translation control entry | |
| US6862646B2 (en) | Method and apparatus for eliminating the software generated ready-signal to hardware devices that are not part of the memory coherency domain | |
| US6904474B1 (en) | Using write request queue to prevent bottlenecking on slow ports in transfer controller with hub and ports architecture | |
| US6502150B1 (en) | Method and apparatus for resource sharing in a multi-processor system | |
| JPH0212361A (ja) | 階層化バスによる並列計算機システム | |
| JPH07295947A (ja) | データ転送管理装置及び方法 | |
| JPH06149730A (ja) | バスシステム,バス制御方式及びそのバス変換装置 | |
| JP2002198987A (ja) | ハブおよびポート付き転送コントローラのアクティブ・ポート | |
| JP2727514B2 (ja) | 転送先id指定回路 | |
| US20040158685A1 (en) | Technique for improving processor performance | |
| JPS6043537B2 (ja) | 共用外部記憶装置における排他制御方式 | |
| US20060230233A1 (en) | Technique for allocating cache line ownership | |
| JPH09223103A (ja) | 情報処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |