JPH06283382A - 多層コンデンサの製造方法 - Google Patents
多層コンデンサの製造方法Info
- Publication number
- JPH06283382A JPH06283382A JP6013172A JP1317294A JPH06283382A JP H06283382 A JPH06283382 A JP H06283382A JP 6013172 A JP6013172 A JP 6013172A JP 1317294 A JP1317294 A JP 1317294A JP H06283382 A JPH06283382 A JP H06283382A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- layer
- opening
- etched
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000003990 capacitor Substances 0.000 title abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 65
- 238000005530 etching Methods 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 238000004544 sputter deposition Methods 0.000 claims description 12
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 6
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 4
- 238000007650 screen-printing Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims 1
- 239000011888 foil Substances 0.000 description 16
- 239000007789 gas Substances 0.000 description 11
- 238000001465 metallisation Methods 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 239000003985 ceramic capacitor Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003631 wet chemical etching Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910008812 WSi Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
- H01G4/306—Stacked capacitors made by thin film techniques
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- ing And Chemical Polishing (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【目的】 比較的薄い層からなり、従って同じ大きさを
有しながらより容量の大きいコンデンサを製造すること
のできる多層コンデンサの製造方法を提供する。 【構成】 多層コンデンサを製造するために基板１上に
導電層２、４と誘電層３を交互に有している層構造物
２、３、４を施し、その層構造物中の連続する導電層
２、４はそれぞれ互いに相対して選択エッチングするこ
とのできる２つの異なる材料の１つから形成されてい
る。この層構造物２、３、４内に２つの開口６、８を形
成するが、その際第１開口６内ではその一方の材料を選
択的にエッチングすることにより及び第２開口８内では
そのもう一方の材料を選択的にエッチングすることによ
りアンダーエッチング部２１、４１を形成し、それによ
りそれぞれエッチングされていない材料からなる導電層
２、４だけが開口６、８内に挿入された接触部９１、９
２に隣接している。
有しながらより容量の大きいコンデンサを製造すること
のできる多層コンデンサの製造方法を提供する。 【構成】 多層コンデンサを製造するために基板１上に
導電層２、４と誘電層３を交互に有している層構造物
２、３、４を施し、その層構造物中の連続する導電層
２、４はそれぞれ互いに相対して選択エッチングするこ
とのできる２つの異なる材料の１つから形成されてい
る。この層構造物２、３、４内に２つの開口６、８を形
成するが、その際第１開口６内ではその一方の材料を選
択的にエッチングすることにより及び第２開口８内では
そのもう一方の材料を選択的にエッチングすることによ
りアンダーエッチング部２１、４１を形成し、それによ
りそれぞれエッチングされていない材料からなる導電層
２、４だけが開口６、８内に挿入された接触部９１、９
２に隣接している。
Description
【０００１】
【産業上の利用分野】本発明は、受動個別デバイスとし
て又は集積回路に使用される多層コンデンサに関する。
て又は集積回路に使用される多層コンデンサに関する。
【０００２】
【従来の技術】多層コンデンサはとりわけ箔膜コンデン
サとして及びセラミックコンデンサとして製造されてい
る。箔膜コンデンサの場合箔膜に金属化物を印刷し、引
続き加圧下に巻き上げる。その際生じるコイルから切片
を切断し、これを個々の箔膜コンデンサに形成する。金
属化物は箔膜コンデンサの縁部でそれぞれ第２の金属化
層のみに接続するように印刷する。中間にある金属化物
は縁部から引込められている。このようにして縁部上に
施された接触部によりそれぞれ第２の金属化層のみが接
触化される。箔膜は誘電体を形成する。製造技術上の理
由から箔膜は任意に薄く選択することはできない。
サとして及びセラミックコンデンサとして製造されてい
る。箔膜コンデンサの場合箔膜に金属化物を印刷し、引
続き加圧下に巻き上げる。その際生じるコイルから切片
を切断し、これを個々の箔膜コンデンサに形成する。金
属化物は箔膜コンデンサの縁部でそれぞれ第２の金属化
層のみに接続するように印刷する。中間にある金属化物
は縁部から引込められている。このようにして縁部上に
施された接触部によりそれぞれ第２の金属化層のみが接
触化される。箔膜は誘電体を形成する。製造技術上の理
由から箔膜は任意に薄く選択することはできない。
【０００３】セラミックコンデンサを製造するにはセラ
ミック箔膜をスクリーン印刷法を使用して金属箔膜で被
覆する。被覆されたセラミック箔膜を積み重ね、引続き
焼結する。この金属箔膜は、その都度それぞれ第２の金
属箔膜がセラミック箔膜の稜部に達するように配置さ
れ、一方中間にある金属箔膜は稜部から引込められてい
る。稜部の上にそれぞれ第２の金属箔膜と接触する接触
部を施す。セラミックコンデンサの製造に使用されるセ
ラミック箔膜は一般に厚さ２０μｍに形成される。セラ
ミックコンデンサは通常約１０層からなる。
ミック箔膜をスクリーン印刷法を使用して金属箔膜で被
覆する。被覆されたセラミック箔膜を積み重ね、引続き
焼結する。この金属箔膜は、その都度それぞれ第２の金
属箔膜がセラミック箔膜の稜部に達するように配置さ
れ、一方中間にある金属箔膜は稜部から引込められてい
る。稜部の上にそれぞれ第２の金属箔膜と接触する接触
部を施す。セラミックコンデンサの製造に使用されるセ
ラミック箔膜は一般に厚さ２０μｍに形成される。セラ
ミックコンデンサは通常約１０層からなる。
【０００４】
【発明が解決しようとする課題】本発明の課題は、比較
的薄い層からなり、従って同じ大きさを有しながらより
容量の大きいコンデンサを製造することのできる多層コ
ンデンサの製造方法を提供することにある。
的薄い層からなり、従って同じ大きさを有しながらより
容量の大きいコンデンサを製造することのできる多層コ
ンデンサの製造方法を提供することにある。
【０００５】
【課題を解決するための手段】この課題は本発明によれ
ば請求項１に記載する方法により解決される。
ば請求項１に記載する方法により解決される。
【０００６】半導体、金属又は絶縁体であってもよい基
板上に層構造物を施す。この層構造物は導電層と誘電層
とを交互に有している。その際連続する導電層はそれぞ
れ第１の材料とそれとは異なる第２の材料からなり、相
互に選択エッチング可能である。この層構造物内に第１
開口をエッチングする。その際使用されるエッチング工
程で基板を除いて全ての層をほぼ同率にエッチングす
る。第２の材料を第１の材料に対して選択的にエッチン
グする第２のエッチング工程で、第２の材料からなる導
電層がエッチングされ、その結果この層構造物内に第１
開口に隣接してアンダーエッチング部が形成される。第
３工程でエッチングマスクとして第２マスクを使用して
層構造物内に第２開口をエッチングする。その際使用さ
れたエッチング処理で再び基板を除いて全ての層がほぼ
同率にエッチングされる。第１の材料を第２の材料に対
して選択的に除去する第４のエッチング工程で第１の材
料からなる導電層はエッチングされ、その結果この層構
造物内に第２開口に隣接してアンダーエッチング部が形
成される。第１開口内にそのアンダーエッチング部によ
って第１の材料からなる導電層のみに接続する第１の接
触部と、第２開口内にそのアンダーエッチング部のため
に第２の材料からなる導電層のみに接続する第２接触部
を形成することにより多層コンデンサは仕上げられる。
板上に層構造物を施す。この層構造物は導電層と誘電層
とを交互に有している。その際連続する導電層はそれぞ
れ第１の材料とそれとは異なる第２の材料からなり、相
互に選択エッチング可能である。この層構造物内に第１
開口をエッチングする。その際使用されるエッチング工
程で基板を除いて全ての層をほぼ同率にエッチングす
る。第２の材料を第１の材料に対して選択的にエッチン
グする第２のエッチング工程で、第２の材料からなる導
電層がエッチングされ、その結果この層構造物内に第１
開口に隣接してアンダーエッチング部が形成される。第
３工程でエッチングマスクとして第２マスクを使用して
層構造物内に第２開口をエッチングする。その際使用さ
れたエッチング処理で再び基板を除いて全ての層がほぼ
同率にエッチングされる。第１の材料を第２の材料に対
して選択的に除去する第４のエッチング工程で第１の材
料からなる導電層はエッチングされ、その結果この層構
造物内に第２開口に隣接してアンダーエッチング部が形
成される。第１開口内にそのアンダーエッチング部によ
って第１の材料からなる導電層のみに接続する第１の接
触部と、第２開口内にそのアンダーエッチング部のため
に第２の材料からなる導電層のみに接続する第２接触部
を形成することにより多層コンデンサは仕上げられる。
【０００７】本発明方法ではその層の形成に半導体技術
分野で公知の方法が使用される。従って例えば１００ｎ
ｍのごく薄い厚さの層を良好に調整して形成することが
できる。
分野で公知の方法が使用される。従って例えば１００ｎ
ｍのごく薄い厚さの層を良好に調整して形成することが
できる。
【０００８】アンダーエッチング部を形成するための第
２及び第４のエッチング工程で誘電層に対して付加的に
選択して相応する材料を腐食するエッチング方法を使用
した場合、アンダーエッチング部はそれぞれ２つの誘電
層間に形成される。それぞれ開口内で接触化される導電
層は誘電層により上下を覆われたままである。こうして
仕上げられた多層コンデンサはフラッシオーバ耐性が高
められる。
２及び第４のエッチング工程で誘電層に対して付加的に
選択して相応する材料を腐食するエッチング方法を使用
した場合、アンダーエッチング部はそれぞれ２つの誘電
層間に形成される。それぞれ開口内で接触化される導電
層は誘電層により上下を覆われたままである。こうして
仕上げられた多層コンデンサはフラッシオーバ耐性が高
められる。
【０００９】導電層をドープされたポリシリコン又は種
々の金属から形成することは本発明の枠内にある。特に
第１の材料からなる導電層をタングステンからまた第２
の材料からなる導電層をタングステン珪化物から形成す
ることは本発明の枠内にある。タングステン珪化物とし
てＷＳｉ2又はＷＳｉ0.4を選択すると特に有利である。
それというのもこれらの珪化物は特に顕著なエッチング
特性を有するからである。
々の金属から形成することは本発明の枠内にある。特に
第１の材料からなる導電層をタングステンからまた第２
の材料からなる導電層をタングステン珪化物から形成す
ることは本発明の枠内にある。タングステン珪化物とし
てＷＳｉ2又はＷＳｉ0.4を選択すると特に有利である。
それというのもこれらの珪化物は特に顕著なエッチング
特性を有するからである。
【００１０】誘電層としてはＳｉＯ2、Ｓｉ3Ｎ4、Ｔａ2
Ｏ5．．．のような公知の全ての誘電体が適している。
Ｏ5．．．のような公知の全ての誘電体が適している。
【００１１】従って導電層をタングステン及びタングス
テン珪化物から形成する場合、誘電層をＳｉ3Ｎ4 から
形成することは本発明の枠内にある。この層列は少なく
ともシリコン、タングステン及びタングステン珪化物か
らなるターゲットを使用できる同一のスパッタリング装
置内でのコスパッタリングにより形成することができ
る。
テン珪化物から形成する場合、誘電層をＳｉ3Ｎ4 から
形成することは本発明の枠内にある。この層列は少なく
ともシリコン、タングステン及びタングステン珪化物か
らなるターゲットを使用できる同一のスパッタリング装
置内でのコスパッタリングにより形成することができ
る。
【００１２】導電層をタンタル及びＴａＮから、また誘
電層をＴａ2Ｏ5から形成する場合、この層構造物はスパ
ッタリング装置内で単一のターゲットにより析出するこ
とによって形成することができる。単一工程で層を析出
することができるため経費のかからない処理工程が可能
となる。
電層をＴａ2Ｏ5から形成する場合、この層構造物はスパ
ッタリング装置内で単一のターゲットにより析出するこ
とによって形成することができる。単一工程で層を析出
することができるため経費のかからない処理工程が可能
となる。
【００１３】第１マスク及び第２マスクは光学リソグラ
フィの使用下に例えばフォトレジストから又はスクリー
ン印刷によるスクリーン印刷ペーストから製造される。
フィの使用下に例えばフォトレジストから又はスクリー
ン印刷によるスクリーン印刷ペーストから製造される。
【００１４】エッチングには特にフツ化物含有ガスを使
用した乾式エッチングが適している。エッチングガスと
してはＳＦ6もＣＦ4も使用できる。第２及び第４エッチ
ング工程における選択率を調整するにはエッチングガス
にそれぞれＯ2 、Ａｒ、Ｎ2、Ｈ2 又はＨｅガスの少な
くとも１つを混和する。これらのガスの添加がエッチン
グの選択率を決定することは公知である。
用した乾式エッチングが適している。エッチングガスと
してはＳＦ6もＣＦ4も使用できる。第２及び第４エッチ
ング工程における選択率を調整するにはエッチングガス
にそれぞれＯ2 、Ａｒ、Ｎ2、Ｈ2 又はＨｅガスの少な
くとも１つを混和する。これらのガスの添加がエッチン
グの選択率を決定することは公知である。
【００１５】
【実施例】本発明を図面及び実施例に基づき以下に詳述
する。
する。
【００１６】例えば非導電性の基板１上に、それぞれ第
１の材料からなる導電層２、誘電層３、第２の材料から
なる導電層４及びもう１つの誘電層３を含んでいる層列
を多層にスパッタリング装置内で析出する（図１参
照）。この層列を任意に繰り返してもよい。第１の材料
と第２の材料は、第１の材料を第２の材料に対して選択
エッチングすることも、また第２の材料を第１の材料に
対して選択エッチングすることも可能なものを選択す
る。
１の材料からなる導電層２、誘電層３、第２の材料から
なる導電層４及びもう１つの誘電層３を含んでいる層列
を多層にスパッタリング装置内で析出する（図１参
照）。この層列を任意に繰り返してもよい。第１の材料
と第２の材料は、第１の材料を第２の材料に対して選択
エッチングすることも、また第２の材料を第１の材料に
対して選択エッチングすることも可能なものを選択す
る。
【００１７】この層構造物の表面に第１のマスク５を形
成する（図２参照）。第１マスク５は例えばフォトレジ
ストから光学リソグラフィの使用下に形成される。第１
マスク５をエッチングマスクとして使用する第１のエッ
チング工程で、この層構造物内に第１の開口６を形成す
る。第１エッチング工程は例えば湿式化学エッチングに
よるか又は等方性又は異方性乾式エッチングにより行
う。第１エッチング工程中全ての層はほぼ同率にエッチ
ングされる。基板１の表面が第１エッチング工程に対し
て耐性であると有利である。
成する（図２参照）。第１マスク５は例えばフォトレジ
ストから光学リソグラフィの使用下に形成される。第１
マスク５をエッチングマスクとして使用する第１のエッ
チング工程で、この層構造物内に第１の開口６を形成す
る。第１エッチング工程は例えば湿式化学エッチングに
よるか又は等方性又は異方性乾式エッチングにより行
う。第１エッチング工程中全ての層はほぼ同率にエッチ
ングされる。基板１の表面が第１エッチング工程に対し
て耐性であると有利である。
【００１８】第２エッチング工程では、第２の材料から
なる導電層４のエッチングによりアンダーエッチング部
４１を作るために、第２の材料を選択的にエッチングす
る腐食液を使用する。第２エッチング工程は第１の材料
及び誘電層３の材料に対して選択的に行われるため、誘
電層３及び第１の材料からなる導電層２はアンダーエッ
チング部４１から突出している。
なる導電層４のエッチングによりアンダーエッチング部
４１を作るために、第２の材料を選択的にエッチングす
る腐食液を使用する。第２エッチング工程は第１の材料
及び誘電層３の材料に対して選択的に行われるため、誘
電層３及び第１の材料からなる導電層２はアンダーエッ
チング部４１から突出している。
【００１９】第１マスク５を除去した後例えば光学リソ
グラフィによりフォトレジストから形成される第２のマ
スク７を施す（図３参照）。第２マスク７は第１開口６
を完全に覆う。第３エッチング工程でこの層構造物内に
第２の開口８を形成する。これは例えば湿式化学エッチ
ングにより又は等方性又は異方性乾式エッチングにより
行われるが、その際第３エッチング工程で全ての層はほ
ぼ同率にエッチングされる。第３エッチング工程では基
板１の表面を腐食しないことが有利である。
グラフィによりフォトレジストから形成される第２のマ
スク７を施す（図３参照）。第２マスク７は第１開口６
を完全に覆う。第３エッチング工程でこの層構造物内に
第２の開口８を形成する。これは例えば湿式化学エッチ
ングにより又は等方性又は異方性乾式エッチングにより
行われるが、その際第３エッチング工程で全ての層はほ
ぼ同率にエッチングされる。第３エッチング工程では基
板１の表面を腐食しないことが有利である。
【００２０】第１の材料を第２の材料及び誘電層３の材
料に対して選択的に腐食する腐食液を使用する第４のエ
ッチング工程では、アンダーエッチング部２１は第１の
材料からなる導電層２をエッチングすることによって形
成される。これらのアンダーエッチング部２１の側方に
は誘電層３及び第２の材料からなる導電層４が突出して
いる。
料に対して選択的に腐食する腐食液を使用する第４のエ
ッチング工程では、アンダーエッチング部２１は第１の
材料からなる導電層２をエッチングすることによって形
成される。これらのアンダーエッチング部２１の側方に
は誘電層３及び第２の材料からなる導電層４が突出して
いる。
【００２１】第２マスク７の除去後全面的に金属層９を
施す。この金属層９は方向性を有する析出法で、例えば
スパッタリング又は蒸着により析出される。従って第１
開口６の領域内では金属層９は第１の材料からなる導電
層２のみと接続し、一方第２の材料からなる導電層４と
はアンダーエッチング部４１により分離されている。第
２開口８の領域内では金属層９は第２の材料からなる導
電層４と接続しており、第１の材料からなる導電層２と
はアンダーエッチング部２１により分離されている（図
４参照）。
施す。この金属層９は方向性を有する析出法で、例えば
スパッタリング又は蒸着により析出される。従って第１
開口６の領域内では金属層９は第１の材料からなる導電
層２のみと接続し、一方第２の材料からなる導電層４と
はアンダーエッチング部４１により分離されている。第
２開口８の領域内では金属層９は第２の材料からなる導
電層４と接続しており、第１の材料からなる導電層２と
はアンダーエッチング部２１により分離されている（図
４参照）。
【００２２】金属層９を構造化するためエッチングマス
クとして使用される第３のマスク１０を施す。その際第
１の接触部９１及び第２の接触部９２が形成される。少
なくとも第１開口６の側面に沿って配設された第１接触
部９１はそれぞれ第１の材料からなる導電層２と接触す
る。第２接触部９２は少なくとも第２開口８の側面に沿
って配設され、それぞれ第２の材料からなる導電層４と
接触する（図５参照）。
クとして使用される第３のマスク１０を施す。その際第
１の接触部９１及び第２の接触部９２が形成される。少
なくとも第１開口６の側面に沿って配設された第１接触
部９１はそれぞれ第１の材料からなる導電層２と接触す
る。第２接触部９２は少なくとも第２開口８の側面に沿
って配設され、それぞれ第２の材料からなる導電層４と
接触する（図５参照）。
【００２３】その際第１開口６並びに第２開口８の底面
領域では基板１の表面が露出される。基板表面のエッチ
ングにより露出された領域は個別コンデンサに細分化す
るための鋸歯状の枠を構成することができる（図６参
照）。
領域では基板１の表面が露出される。基板表面のエッチ
ングにより露出された領域は個別コンデンサに細分化す
るための鋸歯状の枠を構成することができる（図６参
照）。
【００２４】金属層９にパターンを施すため金属層９は
層構造物の表面で中断され、その結果第１接触部９１及
び第２接触部９２は互いに分離される。
層構造物の表面で中断され、その結果第１接触部９１及
び第２接触部９２は互いに分離される。
【００２５】第１の実施例に基づき窒化珪素（Ｓｉ
3Ｎ4）からなる誘電層３を形成される。第１の材料から
なる導電層２をタングステンから、第２の材料からなる
導電層４を珪化タングステンから形成する。その際有利
にはＷＳｉ2又はアモルファスのＷＳｉ0.4を使用する。
この層構造物は少なくともＳｉ、Ｗ及びＷＳｉXからな
るターゲットを有するスパッタリング装置で形成され
る。その際Ｓｉ3Ｎ4はシリコンターゲットの反応性スパ
ッタリングにより形成される。
3Ｎ4）からなる誘電層３を形成される。第１の材料から
なる導電層２をタングステンから、第２の材料からなる
導電層４を珪化タングステンから形成する。その際有利
にはＷＳｉ2又はアモルファスのＷＳｉ0.4を使用する。
この層構造物は少なくともＳｉ、Ｗ及びＷＳｉXからな
るターゲットを有するスパッタリング装置で形成され
る。その際Ｓｉ3Ｎ4はシリコンターゲットの反応性スパ
ッタリングにより形成される。
【００２６】層のパターン化には必要なフッ素含有ラジ
カルを生じるＳＦ6エッチングガスの使用下に乾式エッ
チング方法を使用する。第２エッチング工程の選択率を
パーセント単位、有利には３０％のＯ2の添加により調
整する。ＷＳｉXのエッチング率はこの分量でのＯ2の添
加により純粋なＳＦ6に比べて約５倍高められる。それ
に対して純粋なタングステンのエッチング率は低下す
る。
カルを生じるＳＦ6エッチングガスの使用下に乾式エッ
チング方法を使用する。第２エッチング工程の選択率を
パーセント単位、有利には３０％のＯ2の添加により調
整する。ＷＳｉXのエッチング率はこの分量でのＯ2の添
加により純粋なＳＦ6に比べて約５倍高められる。それ
に対して純粋なタングステンのエッチング率は低下す
る。
【００２７】第４のエッチング工程でＦＳ6に選択率を
調整するためＮ2を添加する。６０％の分量のＮ2の添加
により純粋なタングステンのエッチング率は約６倍に高
められる。
調整するためＮ2を添加する。６０％の分量のＮ2の添加
により純粋なタングステンのエッチング率は約６倍に高
められる。
【００２８】このエッチングの選択率はＯ2及びＮ2の添
加の他にＡｒ、Ｈ2又はＨｅの添加によっても調整する
ことができる。その際ガスの混和並びにプロセスパラメ
ータは使用されるエッチング装置により決定される。
加の他にＡｒ、Ｈ2又はＨｅの添加によっても調整する
ことができる。その際ガスの混和並びにプロセスパラメ
ータは使用されるエッチング装置により決定される。
【００２９】第２の実施例に基づきＴａ2Ｏ5からなる誘
電層３が形成される。これにより完成コンデンサにより
高い容量を与えることができる。第１の材料からなる導
電層２を例えば純粋なタンタルから、また第２の材料か
らなる導電層４をＴａＮから形成する。この層構造物を
例えばスパッタリング装置内において純粋なタンタルか
らなる単一ターゲットで析出することにより形成する。
その際ＴａＮをスパッタリングガスＡｒにＮ2を混和す
ることにより作り、一方Ｔａ2Ｏ5をスパッタリングガス
ＡｒにＯ2を混和することにより作る。その際この層構
造物をパターン化するため同様にフッ化物を基礎とする
エッチングガスでの反応性イオンエッチングを使用す
る。エッチングガスとしてはＳＦ6又はＣＦ4を使用する
が、その際必要な選択率の調整にＯ2、Ｎ2、Ｈ2、Ａ
ｒ、Ｈｅを添加する。
電層３が形成される。これにより完成コンデンサにより
高い容量を与えることができる。第１の材料からなる導
電層２を例えば純粋なタンタルから、また第２の材料か
らなる導電層４をＴａＮから形成する。この層構造物を
例えばスパッタリング装置内において純粋なタンタルか
らなる単一ターゲットで析出することにより形成する。
その際ＴａＮをスパッタリングガスＡｒにＮ2を混和す
ることにより作り、一方Ｔａ2Ｏ5をスパッタリングガス
ＡｒにＯ2を混和することにより作る。その際この層構
造物をパターン化するため同様にフッ化物を基礎とする
エッチングガスでの反応性イオンエッチングを使用す
る。エッチングガスとしてはＳＦ6又はＣＦ4を使用する
が、その際必要な選択率の調整にＯ2、Ｎ2、Ｈ2、Ａ
ｒ、Ｈｅを添加する。
【００３０】本発明の製造方法においては層構造物は単
一工程でスパッタリング装置内で真空状態を破壊するこ
となく析出することができることから、経費のかからな
い処理工程が可能となる。
一工程でスパッタリング装置内で真空状態を破壊するこ
となく析出することができることから、経費のかからな
い処理工程が可能となる。
【００３１】このコンデンサの誘電体が両面で低オーム
の金属と接触しており、また金属層が例えばＡｌ又は薄
められたＡｌ合金のような低オーム金属と接触化可能で
あることから、仕上げられた多層コンデンサはごく小さ
い直列抵抗を有する。そのためこの多層コンデンサは高
周波用に適している。導電性基板を使用する場合この一
方の極は層構造物の裏側を通して接触化することができ
る。
の金属と接触しており、また金属層が例えばＡｌ又は薄
められたＡｌ合金のような低オーム金属と接触化可能で
あることから、仕上げられた多層コンデンサはごく小さ
い直列抵抗を有する。そのためこの多層コンデンサは高
周波用に適している。導電性基板を使用する場合この一
方の極は層構造物の裏側を通して接触化することができ
る。
【図面の簡単な説明】
【図１】本発明による多層コンデンサの製造工程を示す
基板上の層構造物の断面図。
基板上の層構造物の断面図。
【図２】基板上にアンダーエッチング部を有する第１開
口を形成された層構造物の断面図。
口を形成された層構造物の断面図。
【図３】基板上にアンダーエッチング部を有する第２開
口を形成された層構造物の断面図。
口を形成された層構造物の断面図。
【図４】接触層を施された層構造物の断面図。
【図５】接触部内の接触層をパターン化した後の層構造
物の断面図。
物の断面図。
【図６】本発明方法により形成された分離後の多層コン
デンサの断面図。
デンサの断面図。
１ 基板 ２ 第１の材料からなる導電層 ３ 誘電層 ４ 第２の材料からなる導電層 ５ 第１マスク ６ 第１開口 ７ 第２マスク ８ 第２開口 ９ 金属層 １０ 第３マスク ２１、４１ アンダーエッチング部 ９１ 第１接触部 ９２ 第２接触部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヘルマン ウエント ドイツ連邦共和国 85630 グラースブル ン アム ワイクセルガルテン 49 (72)発明者 ハンス ライジンガー ドイツ連邦共和国 82031 グリユーンワ ルト アイプゼーシユトラーセ 14
Claims (13)
- 【請求項１】 基板（１）上に導電層（２、４）と誘電
層（３）を交互に有している層構造物（２、３、４）を
施し、この層構造物中の連続する導電層が互いに相対し
て選択エッチングすることのできるそれぞれ第１の材料
（２）及びそれとは異なる第２の材料（４）からなり、 第１のエッチング工程でエッチングマスクとして第１の
マスク（５）の使用下に第１の開口（６）をこの層構造
物（２、３、４）内にエッチングし、 第２の材料を第１の材料に対して選択的に除去する第２
のエッチング工程で第２の材料からなる導電層（４）を
エッチングし、それによりこの層構造物（２、３、４）
内に第１の開口（６）と隣接してアンダーエッチング部
（４１）を形成し、 第３工程でエッチングマスクとして第２のマスク（７）
の使用下に第２の開口（８）を層構造物（２、３、４）
内にエッチングし、 第１の材料を第２の材料に対して選択的に除去する第４
のエッチング工程で第１の材料からなる導電層（２）を
エッチングし、それにより層構造物（２、３、４）内に
第２の開口（８）と隣接してアンダーエッチング部（２
１）を形成し、 第１開口（６）内にアンダーエッチング部（４１）のた
めに第１の材料からなる導電層（２）のみと接続する第
１接触部（９１）を形成し、また第２開口（８）内にア
ンダーエッチング部（２１）のために第２の材料からな
る導電層（４）のみと接続する第２接触部（９２）を形
成することを特徴とする多層コンデンサの製造方法。 - 【請求項２】 アンダーエッチング部（２１、４１）を
形成するための第２及び第４エッチング工程を誘電層
（３）に対して選択的に行うことを特徴とする請求項１
記載の方法。 - 【請求項３】 導電層（２、４）を異なる金属から形成
することを特徴とする請求項１又は２記載の方法。 - 【請求項４】 第１接触部（９１）及び第２接触部（９
２）を全面に及ぶ接触層（９）の塗布及びパターン化に
より形成することを特徴とする請求項１ないし３の１つ
に記載の方法。 - 【請求項５】 接触層（９）をスパッタリング又は蒸着
により施すことを特徴とする請求項４記載の方法。 - 【請求項６】 第１マスク（５）及び第２マスク（７）
を光学リソグラフィにより又はスクリーン印刷により形
成することを特徴とする請求項１ないし５の１つに記載
の方法。 - 【請求項７】 導電層（２、４）及び誘電層（３）をス
パッタリングにより施すことを特徴とする請求項１ない
し６の１つに記載の方法。 - 【請求項８】 誘電層（３）をＳｉ3Ｎ4から、第１の材
料からなる導電層（２）をタングステンからまた第２の
材料からなる導電層（４）をタングステン珪化物から形
成することを特徴とする請求項１ないし７の１つに記載
の方法。 - 【請求項９】 第２の材料からなる導電層（４）をＷＳ
ｉ2 又はＷＳｉ0.4から形成することを特徴とする請求
項８記載の方法。 - 【請求項１０】 誘電層（３）をＴａ2Ｏ5 から、第１
の材料からなる導電層（２）をＴａからまた第２の材料
からなる導電層（４）をＴａＮから形成することを特徴
とする請求項１ないし７の１つに記載の方法。 - 【請求項１１】 第１開口（６）を形成するための第１
のエッチング工程及び第２開口（８）を形成するための
第３工程としてエッチングガスとしてフツ素含有ガスを
使用する乾式エッチング処理を使用し、第２エッチング
工程及び第４エッチング工程における選択率の調整にエ
ッチングガスにそれぞれＯ2、Ａｒ、Ｎ2、Ｈ2、Ｈｅガ
スの少なくとも１つを混和することを特徴とする請求項
８ないし１０の１つに記載の方法。 - 【請求項１２】 エッチングガスとしてＳＦ6又はＣＦ4
を使用することを特徴とする請求項１１記載の方法。 - 【請求項１３】 タングステンフツ化物をエッチングす
るための第２工程でＯ2を１０〜５０％の量で添加し、
タングステンをエッチングするための第４工程でＮ2を
３０〜７０％の量で添加することを特徴とする請求項８
ないし１２の１つに記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4300808.9 | 1993-01-14 | ||
| DE4300808A DE4300808C1 (de) | 1993-01-14 | 1993-01-14 | Verfahren zur Herstellung eines Vielschichtkondensators |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06283382A true JPH06283382A (ja) | 1994-10-07 |
Family
ID=6478189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6013172A Withdrawn JPH06283382A (ja) | 1993-01-14 | 1994-01-11 | 多層コンデンサの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5347696A (ja) |
| EP (1) | EP0606607A1 (ja) |
| JP (1) | JPH06283382A (ja) |
| DE (1) | DE4300808C1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006521224A (ja) * | 2003-02-20 | 2006-09-21 | ナムローゼ・フェンノートシャップ・ベーカート・ソシエテ・アノニム | 積層構造体の製造方法 |
| JP2017123452A (ja) * | 2016-01-04 | 2017-07-13 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 電子部品及びその製造方法 |
| JP2018063989A (ja) * | 2016-10-11 | 2018-04-19 | Tdk株式会社 | 薄膜キャパシタ |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07147271A (ja) * | 1993-11-26 | 1995-06-06 | Nec Corp | 半導体装置の製造方法 |
| US5521121A (en) * | 1995-04-03 | 1996-05-28 | Taiwan Semiconductor Manufacturing Company | Oxygen plasma etch process post contact layer etch back |
| US5554563A (en) * | 1995-04-04 | 1996-09-10 | Taiwan Semiconductor Manufacturing Company | In situ hot bake treatment that prevents precipitate formation after a contact layer etch back step |
| DE19542365A1 (de) | 1995-11-14 | 1997-05-15 | Philips Patentverwaltung | Verfahren zur Herstellung eines vielschichtigen keramischen Elektronikbauteils |
| BR9709333A (pt) * | 1996-05-21 | 1999-08-10 | Siemens Aktienesellschaft | Condensador de camadas múltiplas com alta capacidade específica e processo e produção para o mesmo |
| US5827783A (en) * | 1996-08-23 | 1998-10-27 | Mosel Vitelic, Inc. | Stacked capacitor having improved charge storage capacity |
| JP2001508018A (ja) * | 1997-10-29 | 2001-06-19 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 多層電子部品の製造方法 |
| DE59813949D1 (de) * | 1998-02-16 | 2007-05-03 | Infineon Technologies Ag | Schaltungsanordnung mit mindestens einem Kondensator und Verfahren zu deren Herstellung |
| US20010013637A1 (en) * | 1999-03-05 | 2001-08-16 | Fengyan Zhang | Iridium conductive electrode/barrier structure and method for same |
| US6534360B2 (en) * | 2001-04-04 | 2003-03-18 | Applied Materials, Inc. | Process for depositing layers on a semiconductor wafer |
| TW200746940A (en) * | 2005-10-14 | 2007-12-16 | Ibiden Co Ltd | Printed wiring board |
| DE102006007331A1 (de) * | 2006-02-16 | 2007-08-23 | Infineon Technologies Ag | Mehrlagen-Kapazitäts-Anordnung und Verfahren zum Herstellen derselben |
| US12406944B2 (en) * | 2019-06-11 | 2025-09-02 | Skyworks Solutions, Inc. | Moisture barrier for metal insulator metal capacitors and integrated circuit having the same |
| US20230223200A1 (en) * | 2022-01-11 | 2023-07-13 | Imagine Tf, Llc | Pcb with internal capacitors and a multilayer capacitance plane |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4439813A (en) * | 1981-07-21 | 1984-03-27 | Ibm Corporation | Thin film discrete decoupling capacitor |
| US4453199A (en) * | 1983-06-17 | 1984-06-05 | Avx Corporation | Low cost thin film capacitor |
| JPH0682783B2 (ja) * | 1985-03-29 | 1994-10-19 | 三菱電機株式会社 | 容量およびその製造方法 |
| KR920001760A (ko) * | 1990-06-29 | 1992-01-30 | 김광호 | 디램셀의 적층형 캐패시터 제조방법 |
| KR930012120B1 (ko) * | 1991-07-03 | 1993-12-24 | 삼성전자 주식회사 | 반도체장치 및 그의 제조방법 |
| US5153813A (en) * | 1991-10-31 | 1992-10-06 | International Business Machines Corporation | High area capacitor formation using dry etching |
-
1993
- 1993-01-14 DE DE4300808A patent/DE4300808C1/de not_active Expired - Fee Related
- 1993-12-10 US US08/164,719 patent/US5347696A/en not_active Expired - Fee Related
- 1993-12-16 EP EP93120323A patent/EP0606607A1/de not_active Withdrawn
-
1994
- 1994-01-11 JP JP6013172A patent/JPH06283382A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006521224A (ja) * | 2003-02-20 | 2006-09-21 | ナムローゼ・フェンノートシャップ・ベーカート・ソシエテ・アノニム | 積層構造体の製造方法 |
| JP2017123452A (ja) * | 2016-01-04 | 2017-07-13 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 電子部品及びその製造方法 |
| JP2018063989A (ja) * | 2016-10-11 | 2018-04-19 | Tdk株式会社 | 薄膜キャパシタ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4300808C1 (de) | 1994-03-17 |
| EP0606607A1 (de) | 1994-07-20 |
| US5347696A (en) | 1994-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06283382A (ja) | 多層コンデンサの製造方法 | |
| US6955992B2 (en) | One mask PT/PCMO/PT stack etching process for RRAM applications | |
| JP3623569B2 (ja) | コンデンサーの作製方法 | |
| US4818334A (en) | Method of etching a layer including polysilicon | |
| US5918135A (en) | Methods for forming integrated circuit capacitors including dual electrode depositions | |
| TW200828572A (en) | Method for fabricating conducting plates for a high-Q MIM capacitor | |
| KR100271111B1 (ko) | 재피착을사용하여구조를형성하는방법 | |
| JP4900831B2 (ja) | 金属−絶縁体−金属キャパシタ構造およびそれを形成する方法（ハードマスクを使用するアルミニウム地金配線レベルと同時に行われる金属−絶縁体−金属キャパシタの形成） | |
| CN100390929C (zh) | 形成半导体器件的方法和半导体器件 | |
| KR0159388B1 (ko) | 평탄화 방법 | |
| US5915198A (en) | Contact process using taper contact etching and polycide step | |
| US5382544A (en) | Manufacturing method of a semiconductor device utilizing thin metal film | |
| US7977184B2 (en) | Method for fabricating MIM structure capacitor | |
| US6818499B2 (en) | Method for forming an MIM capacitor | |
| JP3163761B2 (ja) | 集積回路装置 | |
| JP3348564B2 (ja) | 誘電体キャパシタの製造方法 | |
| KR100346731B1 (ko) | 다층 세라믹 커패시터 및 그 제조 방법 | |
| US20040147085A1 (en) | Method for fabricating a capacitor using a metal insulator metal structure | |
| JP2599491B2 (ja) | 集積回路半導体デバイスのエッチング法 | |
| JPH08186120A (ja) | 半導体装置の製造方法 | |
| JP2003031665A (ja) | 半導体装置の製造方法 | |
| US7598137B2 (en) | Method for manufacturing semiconductor device including MIM capacitor | |
| KR0144247B1 (ko) | 다층배선 형성방법 | |
| US6348393B1 (en) | Capacitor in an integrated circuit and a method of manufacturing an integrated circuit | |
| US20220102272A1 (en) | Method of forming electrical fuse matrix |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010403 |