JPH06283844A - 絶縁回路基板 - Google Patents
絶縁回路基板Info
- Publication number
- JPH06283844A JPH06283844A JP9041093A JP9041093A JPH06283844A JP H06283844 A JPH06283844 A JP H06283844A JP 9041093 A JP9041093 A JP 9041093A JP 9041093 A JP9041093 A JP 9041093A JP H06283844 A JPH06283844 A JP H06283844A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductor pattern
- circuit board
- solder
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 表面にＡｕ膜を形成した導体パターンを有す
る絶縁回路基板における半田による金属間化合物の生成
を防止し、この金属間化合物が原因とされる半田接合強
度の劣化や信頼性の低下を防止する。 【構成】 アルミナセラミック等の絶縁基板１に、少な
くとのその表面がＡｕ膜２３である導体パターン２を形
成し、かつ錫半田５により電子部品４を導体パターン２
に搭載するようにした絶縁回路基板において、導体パタ
ーン２のＡｕ膜２３の錫半田付け部の表面にＮｉ膜３１
と薄いＡｕ膜３２とを積層した第２導体パターン３を形
成している。このため、薄いＡｕ膜３２に部品を半田付
けした際にＡｕ−Ｓｎ系金属間化合物６が生成されて
も、Ｎｉ膜３１がバリヤとなって金属間化合物６が導体
パターン２のＡｕ膜２３にまで達することがなく、接合
強度の劣化や信頼性の低下を防止する。
る絶縁回路基板における半田による金属間化合物の生成
を防止し、この金属間化合物が原因とされる半田接合強
度の劣化や信頼性の低下を防止する。 【構成】 アルミナセラミック等の絶縁基板１に、少な
くとのその表面がＡｕ膜２３である導体パターン２を形
成し、かつ錫半田５により電子部品４を導体パターン２
に搭載するようにした絶縁回路基板において、導体パタ
ーン２のＡｕ膜２３の錫半田付け部の表面にＮｉ膜３１
と薄いＡｕ膜３２とを積層した第２導体パターン３を形
成している。このため、薄いＡｕ膜３２に部品を半田付
けした際にＡｕ−Ｓｎ系金属間化合物６が生成されて
も、Ｎｉ膜３１がバリヤとなって金属間化合物６が導体
パターン２のＡｕ膜２３にまで達することがなく、接合
強度の劣化や信頼性の低下を防止する。
Description
【０００１】
【産業上の利用分野】本発明は絶縁基板、例えばアルミ
ナセラミック基板に導体パターンを形成した回路基板に
関し、特に錫半田による接合の強度劣化を防止して信頼
性の向上を図った絶縁回路基板に関する。
ナセラミック基板に導体パターンを形成した回路基板に
関し、特に錫半田による接合の強度劣化を防止して信頼
性の向上を図った絶縁回路基板に関する。
【０００２】
【従来の技術】従来のアルミナセラミック基板（以下、
絶縁基板と略称する）の表面に導体薄膜パターンを形成
した回路基板の一例を図３に示す。同図において、１は
絶縁基板であり、その表面に順次Ｔａ2 Ｎ膜２１、Ｎｉ
−Ｃｒ膜２２、Ａｕ膜２３を順次形成した多層構造の導
体膜を形成し、かつこの導体膜をフォトリソグラフィ技
術により所要のパターンに形成し、導体パターン２を形
成する。また、絶縁基板１の裏面にもＮｉ−Ｃｒ膜２２
とＡｕ膜２３からなる導体パターン２を形成している。
そして、この導体パターン２にチップ状の電子部品４を
搭載するために、その電極をＳｎ６３共晶半田５を用い
て導体パターン２のＡｕ膜２３に接合させている。
絶縁基板と略称する）の表面に導体薄膜パターンを形成
した回路基板の一例を図３に示す。同図において、１は
絶縁基板であり、その表面に順次Ｔａ2 Ｎ膜２１、Ｎｉ
−Ｃｒ膜２２、Ａｕ膜２３を順次形成した多層構造の導
体膜を形成し、かつこの導体膜をフォトリソグラフィ技
術により所要のパターンに形成し、導体パターン２を形
成する。また、絶縁基板１の裏面にもＮｉ−Ｃｒ膜２２
とＡｕ膜２３からなる導体パターン２を形成している。
そして、この導体パターン２にチップ状の電子部品４を
搭載するために、その電極をＳｎ６３共晶半田５を用い
て導体パターン２のＡｕ膜２３に接合させている。
【０００３】
【発明が解決しようとする課題】このような従来の回路
基板では、導体パターンの最上層には半田との濡れ性の
良いＡｕ膜２３が設けられ、このＡｕ膜２３に対してＳ
ｎ６３共晶半田５を用いて電子部品４の接合を行ってい
るため、同図に示すように、半田５がＡｕ膜２３中に拡
散されて半田付け部の広範囲にわたってＡｕ−Ｓｎ系金
属間化合物６が生成されてしまう。このような金属間化
合物が生成されると、この部分でのＡｕ膜２３と下地の
Ｎｉ−Ｃｒ膜２２との結合力が低下され、電子部品４の
部品接合強度の劣化、及び信頼性の低下が生じることが
ある。このため、従来では厳しい工事条件の管理及び作
業者の技能管理でこれに対処しているが、管理が極めて
難しく、所期の効果を得ることが困難である。本発明の
目的は、半田による金属間化合物の生成を防止し、この
金属間化合物が原因とされる半田接合強度の劣化や信頼
性の低下を防止した絶縁回路基板を提供することにあ
る。
基板では、導体パターンの最上層には半田との濡れ性の
良いＡｕ膜２３が設けられ、このＡｕ膜２３に対してＳ
ｎ６３共晶半田５を用いて電子部品４の接合を行ってい
るため、同図に示すように、半田５がＡｕ膜２３中に拡
散されて半田付け部の広範囲にわたってＡｕ−Ｓｎ系金
属間化合物６が生成されてしまう。このような金属間化
合物が生成されると、この部分でのＡｕ膜２３と下地の
Ｎｉ−Ｃｒ膜２２との結合力が低下され、電子部品４の
部品接合強度の劣化、及び信頼性の低下が生じることが
ある。このため、従来では厳しい工事条件の管理及び作
業者の技能管理でこれに対処しているが、管理が極めて
難しく、所期の効果を得ることが困難である。本発明の
目的は、半田による金属間化合物の生成を防止し、この
金属間化合物が原因とされる半田接合強度の劣化や信頼
性の低下を防止した絶縁回路基板を提供することにあ
る。
【０００４】
【課題を解決するための手段】本発明は、絶縁基板に形
成した導体パターンの上層がＡｕ膜で構成されてなる絶
縁回路基板において、少なくとも導体パターンの錫半田
付け部の表面にＮｉ膜と薄いＡｕ膜とを積層した第２導
体パターンを形成している。例えば、アルミナセラミッ
ク基板上に、Ｔａ2 Ｎ膜、Ｎｉ−Ｃｕ膜、Ａｕ膜を積層
した導体パターンを形成し、少なくともこの導体パター
ンの表面の半田付け部にＮｉ膜と薄いＡｕ膜とを積層し
た第２導体パターンを形成する。また、第２導体パター
ンのＡｕ膜の錫半田付け部の表面に予備半田層を形成し
てもよい。
成した導体パターンの上層がＡｕ膜で構成されてなる絶
縁回路基板において、少なくとも導体パターンの錫半田
付け部の表面にＮｉ膜と薄いＡｕ膜とを積層した第２導
体パターンを形成している。例えば、アルミナセラミッ
ク基板上に、Ｔａ2 Ｎ膜、Ｎｉ−Ｃｕ膜、Ａｕ膜を積層
した導体パターンを形成し、少なくともこの導体パター
ンの表面の半田付け部にＮｉ膜と薄いＡｕ膜とを積層し
た第２導体パターンを形成する。また、第２導体パター
ンのＡｕ膜の錫半田付け部の表面に予備半田層を形成し
てもよい。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の回路基板の一実施例の断面図であ
る。アルミナセラミック基板１の表面にはＴａ2 Ｎ膜２
１、Ｎｉ−Ｃｒ膜２２、Ａｕ膜２３が順次形成され、か
つこの積層膜をフォトリソグラフィ技術等により所要の
パターンに形成することで導体パターン２を形成する。
ここで、前記Ｔａ2 Ｎ膜２１は１０００Å、Ｎｉ−Ｃｒ
膜２２は２０００Å、Ａｕ膜２３は４〜７μｍの膜厚に
形成する。また、ここではアルミナセラミック基板１の
裏面には、Ｎｉ−Ｃｒ膜２２とＡｕ膜２３を積層し、導
体パターン２が接地用導体パターンとして形成される。
この裏面側の各膜は表面側の対応する膜と同時に形成さ
れており、したがってそれぞれの膜厚は表面の膜厚と同
じである。
る。図１は本発明の回路基板の一実施例の断面図であ
る。アルミナセラミック基板１の表面にはＴａ2 Ｎ膜２
１、Ｎｉ−Ｃｒ膜２２、Ａｕ膜２３が順次形成され、か
つこの積層膜をフォトリソグラフィ技術等により所要の
パターンに形成することで導体パターン２を形成する。
ここで、前記Ｔａ2 Ｎ膜２１は１０００Å、Ｎｉ−Ｃｒ
膜２２は２０００Å、Ａｕ膜２３は４〜７μｍの膜厚に
形成する。また、ここではアルミナセラミック基板１の
裏面には、Ｎｉ−Ｃｒ膜２２とＡｕ膜２３を積層し、導
体パターン２が接地用導体パターンとして形成される。
この裏面側の各膜は表面側の対応する膜と同時に形成さ
れており、したがってそれぞれの膜厚は表面の膜厚と同
じである。
【０００６】そして、少なくとも前記導体パターン２の
電子部品を搭載する箇所、即ち電子部品の電極を半田に
より接合する部分のＡｕ膜２３の上には、Ｎｉ膜３１及
びＡｕ膜３２を重ねて形成した第２導体パターン３を形
成する。Ｎｉ膜３１は２.5〜５μｍの膜厚に形成し、Ａ
ｕ膜３２は０.1〜０.3μｍと極めて薄く形成する。この
Ｎｉ膜３１は導体パターン２の最上層のＡｕ膜２３及び
自身の上層のＡｕ膜３２との接着性が良い一方、錫半田
とは金属間化合物を形成することはない。なお、この実
施例ではアルミナセラミック基板１の裏面においては、
導体パターン２の全面に第２導体パターン３を形成して
いる。
電子部品を搭載する箇所、即ち電子部品の電極を半田に
より接合する部分のＡｕ膜２３の上には、Ｎｉ膜３１及
びＡｕ膜３２を重ねて形成した第２導体パターン３を形
成する。Ｎｉ膜３１は２.5〜５μｍの膜厚に形成し、Ａ
ｕ膜３２は０.1〜０.3μｍと極めて薄く形成する。この
Ｎｉ膜３１は導体パターン２の最上層のＡｕ膜２３及び
自身の上層のＡｕ膜３２との接着性が良い一方、錫半田
とは金属間化合物を形成することはない。なお、この実
施例ではアルミナセラミック基板１の裏面においては、
導体パターン２の全面に第２導体パターン３を形成して
いる。
【０００７】このような構成のアルミナセラミック回路
基板に、チップ状の電子部品を搭載した例を図２に示
す。同図のように、第２導体パターン３上にチップ状の
電子部品４を搭載し、その電極を錫半田、即ちＳｎ６３
共晶半田５により第２導体パターン３のＡｕ膜３２に接
続する。このとき、半田５はＡｕ膜３２とでＡｕ−Ｓｎ
系金属間化合物６を生成するが、Ａｕ膜３２が極めて薄
く形成されているために、この金属間化合物６の生成は
極僅かな膜厚内に制限される。また、Ａｕ膜３２の下側
にはＳｎとは金属間化合物を生成しないＮｉ膜３１が形
成されているため、このＮｉ膜３１がバリヤとなってＡ
ｕ−Ｓｎ系金属間化合物６がＮｉ膜３１及びその下側の
導体パターン２のＡｕ膜２３にまで拡大されることはな
い。これにより、電子部品４はＳｎ６３共晶半田５によ
りＡｕ膜３２及びＮｉ膜３１に接合される一方、導体パ
ターン２のＡｕ膜２３に金属間化合物が生成されること
がないため、Ｎｉ膜３１はその下面において導体パター
ン２に一体化された結合状態が確保され、結果として電
子部品４の部品接合強度の劣化、及び信頼性の低下が生
じることはない。
基板に、チップ状の電子部品を搭載した例を図２に示
す。同図のように、第２導体パターン３上にチップ状の
電子部品４を搭載し、その電極を錫半田、即ちＳｎ６３
共晶半田５により第２導体パターン３のＡｕ膜３２に接
続する。このとき、半田５はＡｕ膜３２とでＡｕ−Ｓｎ
系金属間化合物６を生成するが、Ａｕ膜３２が極めて薄
く形成されているために、この金属間化合物６の生成は
極僅かな膜厚内に制限される。また、Ａｕ膜３２の下側
にはＳｎとは金属間化合物を生成しないＮｉ膜３１が形
成されているため、このＮｉ膜３１がバリヤとなってＡ
ｕ−Ｓｎ系金属間化合物６がＮｉ膜３１及びその下側の
導体パターン２のＡｕ膜２３にまで拡大されることはな
い。これにより、電子部品４はＳｎ６３共晶半田５によ
りＡｕ膜３２及びＮｉ膜３１に接合される一方、導体パ
ターン２のＡｕ膜２３に金属間化合物が生成されること
がないため、Ｎｉ膜３１はその下面において導体パター
ン２に一体化された結合状態が確保され、結果として電
子部品４の部品接合強度の劣化、及び信頼性の低下が生
じることはない。
【０００８】ここで、前記実施例では導体パターン２が
Ｔａ2 Ｎ膜、Ｎｉ−Ｃｒ膜、Ａｕ膜で構成された例を示
しているが、最上層にＡｕ膜が形成されている導体パタ
ーンであれば、下側のＴａ2 Ｎ膜とＮｉ−Ｃｒ膜は他の
金属で形成されていてもよい。また、前記した各膜の膜
厚寸法は一例を示してものであり、半田付けする部品の
寸法や使用する半田の種類に応じて適宜変更することは
可能である。但し、第２導体パターン３のＡｕ膜３２の
膜厚は半田付けに支障が生じない範囲で可及的に薄く形
成することが好ましい。
Ｔａ2 Ｎ膜、Ｎｉ−Ｃｒ膜、Ａｕ膜で構成された例を示
しているが、最上層にＡｕ膜が形成されている導体パタ
ーンであれば、下側のＴａ2 Ｎ膜とＮｉ−Ｃｒ膜は他の
金属で形成されていてもよい。また、前記した各膜の膜
厚寸法は一例を示してものであり、半田付けする部品の
寸法や使用する半田の種類に応じて適宜変更することは
可能である。但し、第２導体パターン３のＡｕ膜３２の
膜厚は半田付けに支障が生じない範囲で可及的に薄く形
成することが好ましい。
【０００９】また、第２導体パターン３のＡｕ膜３２と
半田との金属間化合物を抑制するために、Ａｕ膜３２の
表面に予備半田層を形成しておいてもよい。この予備半
田層を形成しておけば、電子部品を半田付けする際に、
予備半田と部品接続用半田とが直ちに濡れて接続が行わ
れるため、Ａｕが半田に拡散されることが抑制され、Ａ
ｕ膜との間でＡｕ−Ｓｎ系金属間化合物を生成すること
が抑制される。なお、本発明はアルミナセラミック基板
以外の絶縁基板に導体パターンを形成する回路基板にお
いても同様に適用することが可能である。
半田との金属間化合物を抑制するために、Ａｕ膜３２の
表面に予備半田層を形成しておいてもよい。この予備半
田層を形成しておけば、電子部品を半田付けする際に、
予備半田と部品接続用半田とが直ちに濡れて接続が行わ
れるため、Ａｕが半田に拡散されることが抑制され、Ａ
ｕ膜との間でＡｕ−Ｓｎ系金属間化合物を生成すること
が抑制される。なお、本発明はアルミナセラミック基板
以外の絶縁基板に導体パターンを形成する回路基板にお
いても同様に適用することが可能である。
【００１０】
【発明の効果】以上説明したように本発明は、絶縁基板
に形成した導体パターンのＡｕ膜上に、Ｎｉ膜と薄いＡ
ｕ膜とを積層した第２導体パターンを形成しているの
で、薄いＡｕ膜に半田付けを行った際にＡｕ−Ｓｎ系金
属間化合物が生成されたとしても、Ａｕ膜が極めて薄い
ためにこの金属間化合物の生成は僅かであり、かつこの
金属間化合物がＮｉ膜によって下側の導体パターンのＡ
ｕ膜にまで到達されることがなく、半田付け部分の強度
劣化防止や信頼性の向上を図ることができる。また、第
２導体パターンのＡｕ膜の錫半田付け部の表面に予備半
田層を形成することで、半田と予備半田とが直ちに濡
れ、Ａｕが半田に拡散されることが抑制され、金属間化
合物が生成されることが防止される。
に形成した導体パターンのＡｕ膜上に、Ｎｉ膜と薄いＡ
ｕ膜とを積層した第２導体パターンを形成しているの
で、薄いＡｕ膜に半田付けを行った際にＡｕ−Ｓｎ系金
属間化合物が生成されたとしても、Ａｕ膜が極めて薄い
ためにこの金属間化合物の生成は僅かであり、かつこの
金属間化合物がＮｉ膜によって下側の導体パターンのＡ
ｕ膜にまで到達されることがなく、半田付け部分の強度
劣化防止や信頼性の向上を図ることができる。また、第
２導体パターンのＡｕ膜の錫半田付け部の表面に予備半
田層を形成することで、半田と予備半田とが直ちに濡
れ、Ａｕが半田に拡散されることが抑制され、金属間化
合物が生成されることが防止される。
【図１】本発明の絶縁回路基板の一実施例の断面図であ
る。
る。
【図２】本発明の絶縁回路基板に部品を搭載して半田付
けした状態の断面図である。
けした状態の断面図である。
【図３】従来の絶縁回路基板に部品を半田付けした状態
の断面図である。
の断面図である。
１ アルミナセラミック基板 ２ 導体パターン ２１ Ｔａ2 Ｎ膜，２２ Ｎｉ−Ｃｒ膜， ２３ Ａｕ
膜 ３ 第２導体パターン ３１ Ｎｉ膜， ３２ 薄いＡｕ膜 ４ 電子部品 ５ Ｓｎ６３共晶半田 ６ Ａｕ−Ｓｎ系金属間化合物
膜 ３ 第２導体パターン ３１ Ｎｉ膜， ３２ 薄いＡｕ膜 ４ 電子部品 ５ Ｓｎ６３共晶半田 ６ Ａｕ−Ｓｎ系金属間化合物
Claims (3)
- 【請求項１】 絶縁基板に導体パターンを形成し、この
導体パターンの上層がＡｕ膜で構成されてなる絶縁回路
基板において、少なくとも前記導体パターンの錫半田付
け部の表面にＮｉ膜と薄いＡｕ膜とを積層した第２導体
パターンを形成したことを特徴とする絶縁回路基板。 - 【請求項２】 アルミナセラミック基板上に、Ｔａ2 Ｎ
膜、Ｎｉ−Ｃｕ膜、Ａｕ膜を積層した導体パターンを形
成し、少なくとも前記導体パターンの表面の錫半田付け
部にＮｉ膜と薄いＡｕ膜とを積層した第２導体パターン
を形成してなる請求項１の絶縁回路基板。 - 【請求項３】 第２導体パターンのＡｕ膜の錫半田付け
部の表面に予備半田層を形成してなる請求項１または２
の絶縁回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9041093A JPH06283844A (ja) | 1993-03-26 | 1993-03-26 | 絶縁回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9041093A JPH06283844A (ja) | 1993-03-26 | 1993-03-26 | 絶縁回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06283844A true JPH06283844A (ja) | 1994-10-07 |
Family
ID=13997821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9041093A Pending JPH06283844A (ja) | 1993-03-26 | 1993-03-26 | 絶縁回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06283844A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7902681B2 (en) | 2005-08-22 | 2011-03-08 | Rohm Co., Ltd. | Semiconductor device, production method for the same, and substrate |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5850421A (ja) * | 1981-09-22 | 1983-03-24 | Tokico Ltd | 流量計用回転体を製造する方法 |
| JPH03291991A (ja) * | 1990-04-09 | 1991-12-24 | Fujitsu Ltd | 半田接続用パッドとその形成方法 |
| JPH04101488A (ja) * | 1990-08-20 | 1992-04-02 | Kyocera Corp | 薄膜配線基板 |
-
1993
- 1993-03-26 JP JP9041093A patent/JPH06283844A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5850421A (ja) * | 1981-09-22 | 1983-03-24 | Tokico Ltd | 流量計用回転体を製造する方法 |
| JPH03291991A (ja) * | 1990-04-09 | 1991-12-24 | Fujitsu Ltd | 半田接続用パッドとその形成方法 |
| JPH04101488A (ja) * | 1990-08-20 | 1992-04-02 | Kyocera Corp | 薄膜配線基板 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7902681B2 (en) | 2005-08-22 | 2011-03-08 | Rohm Co., Ltd. | Semiconductor device, production method for the same, and substrate |
| US8368234B2 (en) | 2005-08-22 | 2013-02-05 | Rohm Co., Ltd. | Semiconductor device, production method for the same, and substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10256429A (ja) | 半導体パッケージ | |
| JPH10270288A (ja) | 複合型電子部品 | |
| US5532031A (en) | I/O pad adhesion layer for a ceramic substrate | |
| JP3520540B2 (ja) | 多層基板 | |
| JP2021027195A (ja) | 電子部品および実装構造体 | |
| JP3175503B2 (ja) | チップ型圧電共振部品 | |
| JPH09139324A (ja) | チップ型電子部品 | |
| JP2515944B2 (ja) | セラミックパッケ―ジおよびその製造方法 | |
| TWI868700B (zh) | 電路板及電路板的製備方法 | |
| WO2015004952A1 (ja) | 回路基板 | |
| JPH0684916A (ja) | 多層バンプ | |
| JP2968969B2 (ja) | 配線基板 | |
| JP2581253B2 (ja) | 混成集積回路基板 | |
| JP2516606Y2 (ja) | 表面実装型電子部品 | |
| JP2000294674A (ja) | 半導体装置及びその製造方法 | |
| JPH10242322A (ja) | 半導体パッケージ | |
| JP2697343B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5943734Y2 (ja) | 半導体装置 | |
| JP2813094B2 (ja) | 配線基板 | |
| JPH06151618A (ja) | 半導体素子収納用パッケージ | |
| JP3808358B2 (ja) | 配線基板 | |
| JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
| JPS60198761A (ja) | ろう付け方法 | |
| JPH01214196A (ja) | 混成集積回路 | |
| JPH09330991A (ja) | リードレスセラミック多層基板 |