JPH03291991A - 半田接続用パッドとその形成方法 - Google Patents
半田接続用パッドとその形成方法Info
- Publication number
- JPH03291991A JPH03291991A JP9352990A JP9352990A JPH03291991A JP H03291991 A JPH03291991 A JP H03291991A JP 9352990 A JP9352990 A JP 9352990A JP 9352990 A JP9352990 A JP 9352990A JP H03291991 A JPH03291991 A JP H03291991A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- thin film
- conductive layer
- solder
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半田の溶着が行われる導電材より成るパッドの形成方法
に関し、 パッドが半田によって溶食されることを防ぐことを目的
とし。
に関し、 パッドが半田によって溶食されることを防ぐことを目的
とし。
基板の上面に所定の厚みで形成された導電層と、該導電
層の側面が露出されることのないよう該導電層の全体を
覆うように積層されるニッケルメッキによる第１の薄膜
と、該第１の薄膜の上層に、更に積層される金メッキに
よる第２のｆＨＩｌとによってパッドを形成し、溶着す
べき半田が該第２の薄膜の上層に形成されるように構成
する。
層の側面が露出されることのないよう該導電層の全体を
覆うように積層されるニッケルメッキによる第１の薄膜
と、該第１の薄膜の上層に、更に積層される金メッキに
よる第２のｆＨＩｌとによってパッドを形成し、溶着す
べき半田が該第２の薄膜の上層に形成されるように構成
する。
本発明は半田の溶着が行われる導電材より成るパッドの
形成方法に関する。
形成方法に関する。
電子機器に用いられるプリント基板では、実装される半
導体素子などの電子部品は、−船釣に、電子部品のリー
ド端子をパッドに半田付けすることで行われる。
導体素子などの電子部品は、−船釣に、電子部品のリー
ド端子をパッドに半田付けすることで行われる。
このように電子部品がパッドに半田付けされることで電
気信号の入出力が行われる。
気信号の入出力が行われる。
したがって、このような半田付けは、電気信号の入出力
に際して、電気特性に影響することのないよう信頼性の
高いことが望まれる。
に際して、電気特性に影響することのないよう信頼性の
高いことが望まれる。
従来は第４図の従来の説明図に示すように構成されてい
た。第４図の（ａ）は側面図、 （ｂ） （ｃ）はパタ
ーンの要部拡大図である。
た。第４図の（ａ）は側面図、 （ｂ） （ｃ）はパタ
ーンの要部拡大図である。
第４図の（ａ）に示すように、基板１の上面に配設され
たパッド１１に電子部品１０のリード端子１０Ａを位置
決めし、鉛錫合金Ｐｂ−５ｎまたはインジウム錫合金Ｉ
ｎ−５ｎから戒る半田５を溶融させることでリード端子
１０＾をパッド１１に固着することが行われている。
たパッド１１に電子部品１０のリード端子１０Ａを位置
決めし、鉛錫合金Ｐｂ−５ｎまたはインジウム錫合金Ｉ
ｎ−５ｎから戒る半田５を溶融させることでリード端子
１０＾をパッド１１に固着することが行われている。
このパッド１１は、（ｂ）に示すように、クロームＣｒ
およびチタンＴｉをスパッタによって形威した金属層１
１Ｃに銅Ｃｕによる導電層１１Ｂを積層し、導電層１１
Ｂの上層には半田５の濡れ性を良くするためのニッケル
Ｎｉによるニッケルメッキ層１１Ａが施されることで形
威されている。
およびチタンＴｉをスパッタによって形威した金属層１
１Ｃに銅Ｃｕによる導電層１１Ｂを積層し、導電層１１
Ｂの上層には半田５の濡れ性を良くするためのニッケル
Ｎｉによるニッケルメッキ層１１Ａが施されることで形
威されている。
したがって、リード端子１０Ａをパッド１１にボンディ
ングする場合、ニッケルメッキ層１１Ａによって半田５
が確実に溶着されるように配慮されていた。
ングする場合、ニッケルメッキ層１１Ａによって半田５
が確実に溶着されるように配慮されていた。
このような金属層１１Ｃ１導電層１１Ｂ、およびニッケ
ルメッキ層１１Ａを積層することで形威されたパッドに
半田５を溶着した場合は、半田５によって溶解され、第
４図の（ｃ）に示すように、金属層１１Ｃを残した状態
で、導電層１１Ｂの銅ＣｕおよびニッケルＮｉが半田５
に溶は込み、パッド１１が痩せ細る問題を有していた。
ルメッキ層１１Ａを積層することで形威されたパッドに
半田５を溶着した場合は、半田５によって溶解され、第
４図の（ｃ）に示すように、金属層１１Ｃを残した状態
で、導電層１１Ｂの銅ＣｕおよびニッケルＮｉが半田５
に溶は込み、パッド１１が痩せ細る問題を有していた。
尚、このような銅ＣｕおよびニッケルＮｉが半田５に溶
食されることは、パッド１１に溶着された半田５を所定
の日数を経過後、半田５をＣｕ−Ｘ線マツプおよびＮ１
−Ｘ線マツプによって撮影することで、銅Ｃｕおよびニ
ッケルＮｉが溶は込むことが確認されている。
食されることは、パッド１１に溶着された半田５を所定
の日数を経過後、半田５をＣｕ−Ｘ線マツプおよびＮ１
−Ｘ線マツプによって撮影することで、銅Ｃｕおよびニ
ッケルＮｉが溶は込むことが確認されている。
また、このＣｕ−Ｘ線マツプおよびＮ１−Ｘ線マツプに
よる溶は込み状態は、銅Ｃｕ粒子が密集することで分布
され、ニッケルＮｉは繊維状になっていることから、導
電層１１Ｂの側面１１０に於ける銅Ｃｕの溶食によって
ニッケルメッキ層１１ＡのニッケルＮｉが半田５に取り
込まれることになると推察される。
よる溶は込み状態は、銅Ｃｕ粒子が密集することで分布
され、ニッケルＮｉは繊維状になっていることから、導
電層１１Ｂの側面１１０に於ける銅Ｃｕの溶食によって
ニッケルメッキ層１１ＡのニッケルＮｉが半田５に取り
込まれることになると推察される。
そこで、本発明では、パッドが半田によって溶食される
ことを防ぐことを目的とする。
ことを防ぐことを目的とする。
（課題を解決するための手段〕
第１図は本発明の原理説明図である。
第１図に示すように、基板１の上面１Ａに所定の厚みｔ
で形威された導電層２と、該導電層２の側面２Ａが露出
されることのないよう該導電層２の全体を覆うように積
層されるニッケルメッキによる第１の薄膜３と、該第１
の薄ＩＩ３の上層に、更に積層される金メッキによる第
２のＩｍ！４とによってパッド６を形威し、溶着すべき
半田５が該第２の薄膜４の上層に形威されるように構成
する。
で形威された導電層２と、該導電層２の側面２Ａが露出
されることのないよう該導電層２の全体を覆うように積
層されるニッケルメッキによる第１の薄膜３と、該第１
の薄ＩＩ３の上層に、更に積層される金メッキによる第
２のＩｍ！４とによってパッド６を形威し、溶着すべき
半田５が該第２の薄膜４の上層に形威されるように構成
する。
このように構成することによって前述の課題は解決され
る。
る。
即ち、基板１の表面１Ａに形威された導電Ｎ２の側面２
Ａが露出されないように導電層２の全体をニッケルメッ
キによる第１の薄膜３と、金メッキによる第２の薄膜４
と積層することでパッド６を形威し、半田５の溶着を第
２の薄ｌｌＩ４の上層に行うようにしたものである。
Ａが露出されないように導電層２の全体をニッケルメッ
キによる第１の薄膜３と、金メッキによる第２の薄膜４
と積層することでパッド６を形威し、半田５の溶着を第
２の薄ｌｌＩ４の上層に行うようにしたものである。
そこで、半田５の溶着が第２の薄膜４に行われることに
なるため、第１と第２の薄膜３．４がバリヤとなり、パ
ッド６の溶食が避けられる。
なるため、第１と第２の薄膜３．４がバリヤとなり、パ
ッド６の溶食が避けられる。
したがって、従来のようにパッドが痩せ細ることがなく
なり、安定したパッドを形成することができ、信頼性の
向上が図れる。
なり、安定したパッドを形成することができ、信頼性の
向上が図れる。
以下本発明を第２図および第３図を参考に詳細に説明す
る。第２図は本発明による一実施例の斜視図、第３図の
（ａ） 〜（ｈ） 、 （ｃｌ） （ｅｌ） （ｈｌ）
は本発明の製造工程図である。全図を通じて、同一符号
は同一対象物を示す。
る。第２図は本発明による一実施例の斜視図、第３図の
（ａ） 〜（ｈ） 、 （ｃｌ） （ｅｌ） （ｈｌ）
は本発明の製造工程図である。全図を通じて、同一符号
は同一対象物を示す。
第２図に示すように、基板１の表面１Ａに所定の形状に
よって形威された厚みｔの導電層２を覆うように第１の
薄膜３を積層し、更に、第１の１膜３を覆うように第２
の薄膜４の積層を行うことでパッド６が形威されるよう
にしたものである。
よって形威された厚みｔの導電層２を覆うように第１の
薄膜３を積層し、更に、第１の１膜３を覆うように第２
の薄膜４の積層を行うことでパッド６が形威されるよう
にしたものである。
そこで、パッド６に溶着される半田５の固着は第２の薄
膜４の上層４＾に行われるようにし、導電層２が直接半
田５に接触することのないようにしたものである。
膜４の上層４＾に行われるようにし、導電層２が直接半
田５に接触することのないようにしたものである。
この場合、導電層２の側面２Ａも第１の薄膜３と第２の
薄膜４とによって覆われ、側面２Ａが露出されないよう
にすることが重要である。
薄膜４とによって覆われ、側面２Ａが露出されないよう
にすることが重要である。
したがって、半田５の溶着に際して、半田５が流れ出て
も、導電層２に半田５に接触すことがなく、前述のよう
な導電層２が溶食されることを防ぐことができる。
も、導電層２に半田５に接触すことがなく、前述のよう
な導電層２が溶食されることを防ぐことができる。
また、このような構成は、第３図の製造工程図によって
形成することができる。
形成することができる。
第３図の（ａ）に示すように、基板１の上面１Ａにクロ
ームＣｒおよびチタンＴｉをスパッタによって形威した
金属層に電気メッキにより銅Ｃｏを積層することで厚み
ｔの導電層２の形威を行い、形威された導電層２には（
ｂ）に示すように、感光レジスト７の積層を行い、エツ
チングによって所定個所の感光レジスト７および導電層
２を除去し、（ｃ）に示す溝８を形成する。この溝８は
（ｃｌ）に示すように、正方形に形威された場合は、一
つのコーナ部が切れ、導電層２が繋がるように形成する
。
ームＣｒおよびチタンＴｉをスパッタによって形威した
金属層に電気メッキにより銅Ｃｏを積層することで厚み
ｔの導電層２の形威を行い、形威された導電層２には（
ｂ）に示すように、感光レジスト７の積層を行い、エツ
チングによって所定個所の感光レジスト７および導電層
２を除去し、（ｃ）に示す溝８を形成する。この溝８は
（ｃｌ）に示すように、正方形に形威された場合は、一
つのコーナ部が切れ、導電層２が繋がるように形成する
。
このような溝８を形成後は、（ｄ）に示すように感光レ
ジスト７の除去を行う。
ジスト７の除去を行う。
次に、（ｅ）に示すように、溝８によって囲まれたＡ部
の個所を除いて、感光レジスト７の積層を行う。この場
合、（ｅｌ）に示すように、感光レジスト７の積層は溝
８の幅のほぼ中間まで達するように行う、したがって、
導電層２が繋がった個所では、Ｂ部に示す感光レジスト
７の積層はテーバ状の端面となる。
の個所を除いて、感光レジスト７の積層を行う。この場
合、（ｅｌ）に示すように、感光レジスト７の積層は溝
８の幅のほぼ中間まで達するように行う、したがって、
導電層２が繋がった個所では、Ｂ部に示す感光レジスト
７の積層はテーバ状の端面となる。
このようにして露出されたＡ部に対しては、導電層２を
電極として電気メッキを施し、（ｆ）に示すように、ニ
ッケルＮｉによる第１の薄Ｉｎ！３の積層を行い、第１
の薄膜３の積層された上層には同様に導電層２を電極と
して、更に、（ｇ）に示すように、電気メッキを施し、
金Ａｇによる第２の薄膜４の積層を行う。
電極として電気メッキを施し、（ｆ）に示すように、ニ
ッケルＮｉによる第１の薄Ｉｎ！３の積層を行い、第１
の薄膜３の積層された上層には同様に導電層２を電極と
して、更に、（ｇ）に示すように、電気メッキを施し、
金Ａｇによる第２の薄膜４の積層を行う。
この場合は、導電層２の側面２Ａにも第１と第２のＩＦ
５．４がそれぞれ積層されことにり、また、メッキは、
無電解メッキによることでも可能であるが、膜厚の管理
、および粒子の密度を考慮すると電気メッキの方が良い
。
５．４がそれぞれ積層されことにり、また、メッキは、
無電解メッキによることでも可能であるが、膜厚の管理
、および粒子の密度を考慮すると電気メッキの方が良い
。
最後に、エツチングにより、（ｈ）に示すように、感光
レジスト７および第２の薄膜４の積層が行われた個所以
外の導電層２を除去する。この除去によって（ｈｌ）に
示す形状のパッド６の形威が行われる。
レジスト７および第２の薄膜４の積層が行われた個所以
外の導電層２を除去する。この除去によって（ｈｌ）に
示す形状のパッド６の形威が行われる。
このようにしてパッド６を構成すると、導電層２の銅Ｃ
ｕがパッド６の外周に露出される個所は、コーナ部のＢ
部に示す端面の個所だけとなり、その他は全て第１と第
２のは薄膜３．４によって覆われることになり、半田５
の溶着が行われても、第１と第２の薄膜３，４がバリヤ
となり、銅Ｃｕが半田５に溶は込むことが防げる。
ｕがパッド６の外周に露出される個所は、コーナ部のＢ
部に示す端面の個所だけとなり、その他は全て第１と第
２のは薄膜３．４によって覆われることになり、半田５
の溶着が行われても、第１と第２の薄膜３，４がバリヤ
となり、銅Ｃｕが半田５に溶は込むことが防げる。
尚、第２の薄膜は本発明では、金メッキによって形威す
ることで説明したが、白金ｐｔを用いることでも同様の
効果が得られる。
ることで説明したが、白金ｐｔを用いることでも同様の
効果が得られる。
以上説明したように、本発明によれば、基板の上面に形
威された導電層に、電気メッキによって第１と第２の薄
膜を積層することでパッドを形威し、導電層の全体を第
１と第２の薄膜によって覆うことで、導電層が半田によ
って溶食されることのないようにすることができる。
威された導電層に、電気メッキによって第１と第２の薄
膜を積層することでパッドを形威し、導電層の全体を第
１と第２の薄膜によって覆うことで、導電層が半田によ
って溶食されることのないようにすることができる。
したがって、従来のよなパッドが痩せ細ることがなくな
り、パッドに入出力される電気信号に悪影響を及ぼすこ
とが防げることになり、信頼性の向上が図れ、実用的効
果は大である。
り、パッドに入出力される電気信号に悪影響を及ぼすこ
とが防げることになり、信頼性の向上が図れ、実用的効
果は大である。
第１図は本発明の原理説明図。
第２図は本発明による一実施例の斜視図。
第３図の（ａ） 〜（ｈ） 、 （ｃｌ） （ｅｌ）
（ｈｌ）は本発明の製造工程図。 第４図は従来の説明図で、（ａ）は側面図、 （ｂ）
（ｃ）はパターンの要部拡大図を示す。 図において、 ｌは基板、 ２は導電層。 ３は第１の薄膜、 ４は第２の薄膜。 ５は半田、 ６はパッド。 １Ａは上面、 ２Ａは側面を示す。 本発明による一大施例の糾規図 第 ２ 図 本発明の原理現明図 夷 １ 図 木発Ｕ月のＭ遣−Ｔ−程図 算３図（℃の１） ３第１の薄膜 本発明 のｌ直工程回 亮３苗（での２） 従来 の 説 明 凶 夷 図
（ｈｌ）は本発明の製造工程図。 第４図は従来の説明図で、（ａ）は側面図、 （ｂ）
（ｃ）はパターンの要部拡大図を示す。 図において、 ｌは基板、 ２は導電層。 ３は第１の薄膜、 ４は第２の薄膜。 ５は半田、 ６はパッド。 １Ａは上面、 ２Ａは側面を示す。 本発明による一大施例の糾規図 第 ２ 図 本発明の原理現明図 夷 １ 図 木発Ｕ月のＭ遣−Ｔ−程図 算３図（℃の１） ３第１の薄膜 本発明 のｌ直工程回 亮３苗（での２） 従来 の 説 明 凶 夷 図
Claims (1)
- 基板（１）の上面（１Ａ）に所定の厚み（ｔ）で形成さ
れた導電層（２）と、該導電層（２）の側面（２Ａ）が
露出されることのないよう該導電層（２）の全体を覆う
ように積層されるニッケルメッキによる第１の薄膜（３
）と、該第１の薄膜（３）の上層に、更に積層される金
メッキによる第２の薄膜（４）とによってパッド（６）
を形成し、溶着すべき半田（５）が該第２の薄膜（４）
の上層に形成されることを特徴とするパッドの形成方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2093529A JP2762672B2 (ja) | 1990-04-09 | 1990-04-09 | 半田接続用パッドとその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2093529A JP2762672B2 (ja) | 1990-04-09 | 1990-04-09 | 半田接続用パッドとその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03291991A true JPH03291991A (ja) | 1991-12-24 |
| JP2762672B2 JP2762672B2 (ja) | 1998-06-04 |
Family
ID=14084836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2093529A Expired - Lifetime JP2762672B2 (ja) | 1990-04-09 | 1990-04-09 | 半田接続用パッドとその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2762672B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0575246A (ja) * | 1990-09-12 | 1993-03-26 | Macdermid Inc | プリント回路の作成法 |
| JPH06283844A (ja) * | 1993-03-26 | 1994-10-07 | Nec Corp | 絶縁回路基板 |
| WO1998056217A1 (en) * | 1997-06-04 | 1998-12-10 | Ibiden Co., Ltd. | Soldering member for printed wiring boards |
| FR2799337A1 (fr) * | 1999-10-05 | 2001-04-06 | St Microelectronics Sa | Procede de realisation de connexions electriques sur la surface d'un boitier semi-conducteur a gouttes de connexion electrique |
| EP1080823A3 (en) * | 1999-09-03 | 2004-01-21 | Nec Corporation | High-strength solder joint |
| JP2023182378A (ja) * | 2022-06-14 | 2023-12-26 | キオクシア株式会社 | 配線基板、半導体装置及び半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62232189A (ja) * | 1986-04-01 | 1987-10-12 | 日本電気株式会社 | 配線基板の突起状端子構造 |
| JPS63288795A (ja) * | 1987-05-21 | 1988-11-25 | 日本電気株式会社 | Ｉｃカ−ドの製造方法 |
| JPH02185094A (ja) * | 1989-01-12 | 1990-07-19 | Hitachi Chem Co Ltd | ピングリツド・アレイパツケージ用配線板の製造法 |
-
1990
- 1990-04-09 JP JP2093529A patent/JP2762672B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62232189A (ja) * | 1986-04-01 | 1987-10-12 | 日本電気株式会社 | 配線基板の突起状端子構造 |
| JPS63288795A (ja) * | 1987-05-21 | 1988-11-25 | 日本電気株式会社 | Ｉｃカ−ドの製造方法 |
| JPH02185094A (ja) * | 1989-01-12 | 1990-07-19 | Hitachi Chem Co Ltd | ピングリツド・アレイパツケージ用配線板の製造法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0575246A (ja) * | 1990-09-12 | 1993-03-26 | Macdermid Inc | プリント回路の作成法 |
| JPH06283844A (ja) * | 1993-03-26 | 1994-10-07 | Nec Corp | 絶縁回路基板 |
| WO1998056217A1 (en) * | 1997-06-04 | 1998-12-10 | Ibiden Co., Ltd. | Soldering member for printed wiring boards |
| US6358630B1 (en) | 1997-06-04 | 2002-03-19 | Ibiden Co., Ltd. | Soldering member for printed wiring boards |
| EP1080823A3 (en) * | 1999-09-03 | 2004-01-21 | Nec Corporation | High-strength solder joint |
| US6919137B2 (en) | 1999-09-03 | 2005-07-19 | Nec Corporation | High-strength solder joint |
| FR2799337A1 (fr) * | 1999-10-05 | 2001-04-06 | St Microelectronics Sa | Procede de realisation de connexions electriques sur la surface d'un boitier semi-conducteur a gouttes de connexion electrique |
| EP1091627A1 (fr) * | 1999-10-05 | 2001-04-11 | STMicroelectronics SA | Procédé de réalisation de connexions électriques sur la surface d'un boítier semi-conducteur à gouttes de connexion électrique |
| JP2023182378A (ja) * | 2022-06-14 | 2023-12-26 | キオクシア株式会社 | 配線基板、半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2762672B2 (ja) | 1998-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS599952A (ja) | パツケ−ジング基板 | |
| JPS6231819B2 (ja) | ||
| JPS61296800A (ja) | 設計変更用電極 | |
| JPH10261507A (ja) | サーミスタ素子 | |
| US4797648A (en) | Chip inductor | |
| JPH03291991A (ja) | 半田接続用パッドとその形成方法 | |
| JP2005244033A (ja) | 電極パッケージ及び半導体装置 | |
| US5061552A (en) | Multi-layer ceramic substrate assembly and a process for manufacturing same | |
| KR20010025069A (ko) | 전자 부품용 다중 프린트 기판 및 상기 다중 프린트기판에 범프, 납땜 프레임, 스페이서 등을 형성하기 위한방법 | |
| JP2886317B2 (ja) | 配線基板およびその製造方法 | |
| JPH0513933A (ja) | プリント配線板の導体パターン及びその形成方法 | |
| JP2005150417A (ja) | 半導体装置用基板及びその製造方法並びに半導体装置 | |
| JP3118509B2 (ja) | チップ抵抗器 | |
| JP4715000B2 (ja) | チップ型電子部品の製造方法 | |
| JP3838560B2 (ja) | 低い抵抗値を有するチップ抵抗器とその製造方法 | |
| US20260076263A1 (en) | Method of assembling an electroacoustic component to an electronic circuit by reflow soldering | |
| JP2003124773A (ja) | チップ型圧電共振部品 | |
| JPH06252310A (ja) | リードフレームならびにその製造方法 | |
| WO2020116240A1 (ja) | モジュールおよびその製造方法 | |
| JP3016305B2 (ja) | リードフレームの製造方法と半導体装置の製造方法 | |
| JPS6126282A (ja) | 多層配線基板 | |
| JPS5811113B2 (ja) | 電子回路装置 | |
| JP2001077519A (ja) | 電子回路用基板とその基板への電子部品実装方法 | |
| JP2819321B2 (ja) | 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 | |
| JP3632719B2 (ja) | リードフレーム及びリードフレームの製造方法 |