JPH0628388B2 - 映像信号ホワイトクリップ回路 - Google Patents
映像信号ホワイトクリップ回路Info
- Publication number
- JPH0628388B2 JPH0628388B2 JP59245924A JP24592484A JPH0628388B2 JP H0628388 B2 JPH0628388 B2 JP H0628388B2 JP 59245924 A JP59245924 A JP 59245924A JP 24592484 A JP24592484 A JP 24592484A JP H0628388 B2 JPH0628388 B2 JP H0628388B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- video signal
- level
- circuit
- white clip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Electronic Switches (AREA)
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
- Amplitude Modulation (AREA)
Description
【発明の詳細な説明】 [技術分野] 本発明は映像信号ホワイトクリップ回路に関し、とくに
良好なリニアリティが要求される映像信号のRFコンバ
ータに用いて有効なものである。
良好なリニアリティが要求される映像信号のRFコンバ
ータに用いて有効なものである。
[背景技術] たとえばVTR(ビデオテープレコーダ)においては、
再生された映像信号を通常のテレビジョン受像機に供給
して再生させるために、RFコンバータを用いてVHF
帯の無線信号に変調することが行なわれる。この場合、
過変調による側波帯の広がりや画質の劣化などを防ぐた
め、映像信号のホワイトレベルを基準レベルに制限す
る、いわゆるホワイトクリップ処理が行なわれる(たと
えば、日本放送出版協会発行「ホビーエレクトロニクス
ホームビデオ」51〜53頁参照)。
再生された映像信号を通常のテレビジョン受像機に供給
して再生させるために、RFコンバータを用いてVHF
帯の無線信号に変調することが行なわれる。この場合、
過変調による側波帯の広がりや画質の劣化などを防ぐた
め、映像信号のホワイトレベルを基準レベルに制限す
る、いわゆるホワイトクリップ処理が行なわれる(たと
えば、日本放送出版協会発行「ホビーエレクトロニクス
ホームビデオ」51〜53頁参照)。
この映像信号のホワイトクリップ処理を行なう手段とし
て、本発明者等は、一対のトランジスタを定電流回路に
共通接続することによって形成される差動型スイッチン
グ回路の利用を検討した。
て、本発明者等は、一対のトランジスタを定電流回路に
共通接続することによって形成される差動型スイッチン
グ回路の利用を検討した。
すなわち、一対のトランジスタを定電流回路に共通接続
して相補的に導通させるとともに、上記一対のトランジ
スタの一方に映像信号を入力させ、他方にホワイトクリ
ップレベルの基準レベルを入力させることにより、上記
映像信号と上記基準レベルを上記映像信号のレベルに応
じて上記定電流回路側の共通接続点から切替出力させる
ことを検討した。
して相補的に導通させるとともに、上記一対のトランジ
スタの一方に映像信号を入力させ、他方にホワイトクリ
ップレベルの基準レベルを入力させることにより、上記
映像信号と上記基準レベルを上記映像信号のレベルに応
じて上記定電流回路側の共通接続点から切替出力させる
ことを検討した。
これによれば、上記映像信号が上記基準レベル以下のと
きは、一方のトランジスタが導通することにより、その
一方のトランジスタに入力された映像信号が上記共通接
続点にそのままリニア伝達して出力されるが、上記映像
信号が上記基準レベルを越えると、一方のトランジスタ
に代わって他方のトランジスタが導通することにより、
その他方のトランジスタに入力されている基準レベルが
上記映像信号に代わって上記共通接続点に出力されるよ
うになり、映像信号のホワイトクリップ処理を行なわせ
ることができる。
きは、一方のトランジスタが導通することにより、その
一方のトランジスタに入力された映像信号が上記共通接
続点にそのままリニア伝達して出力されるが、上記映像
信号が上記基準レベルを越えると、一方のトランジスタ
に代わって他方のトランジスタが導通することにより、
その他方のトランジスタに入力されている基準レベルが
上記映像信号に代わって上記共通接続点に出力されるよ
うになり、映像信号のホワイトクリップ処理を行なわせ
ることができる。
しかしながら、上述した技術には、次のような問題を生
ずることが本発明者らによってあきらかとされた。
ずることが本発明者らによってあきらかとされた。
すなわち、上述した映像信号ホワイトクリップ回路に使
われるスイッチング回路の伝達特性は、理想的には完全
に直線性(リニアリティ)を呈することだが、現実に
は、直線性部分だけではなく、湾曲部分も少なからず含
まれている。
われるスイッチング回路の伝達特性は、理想的には完全
に直線性(リニアリティ)を呈することだが、現実に
は、直線性部分だけではなく、湾曲部分も少なからず含
まれている。
これに関し、本件発明者らが検討したところによると、
トランジスタの等価抵抗によって現れる湾曲部分によ
り、入力信号すなわち映像信号が小レベルの時と大レベ
ルの時とで、トランジスタの伝達特性が異なってしま
い、これに起因して出力信号すなわちホワイドクリップ
処理された映像信号に、再生画質を低下させるような非
直線歪みを生じることが明らかになった。
トランジスタの等価抵抗によって現れる湾曲部分によ
り、入力信号すなわち映像信号が小レベルの時と大レベ
ルの時とで、トランジスタの伝達特性が異なってしま
い、これに起因して出力信号すなわちホワイドクリップ
処理された映像信号に、再生画質を低下させるような非
直線歪みを生じることが明らかになった。
とくに、第2図中に破線で示すように、映像信号のレベ
ルがホワイトレベルに近付いたときに現れる波形のなま
りは、カラー再生に重要な役割をなす微分利得や微分位
相を悪化させることが明らかになった。
ルがホワイトレベルに近付いたときに現れる波形のなま
りは、カラー再生に重要な役割をなす微分利得や微分位
相を悪化させることが明らかになった。
[発明の目的] 本発明の目的は、映像信号の伝達特性、とくにホワイト
レベル付近での直線性を改善して、良好な映像再生を可
能にする映像信号ホワイトクリップ回路を提供すること
にある。
レベル付近での直線性を改善して、良好な映像再生を可
能にする映像信号ホワイトクリップ回路を提供すること
にある。
本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろ
う。
明細書の記述および添付図面から明らかになるであろ
う。
[発明の概要] 本願において開示される発明の概要を簡単に述べれば、
下記の通りである。
下記の通りである。
すなわち、映像信号のホワイトクリップを行なう差動型
のスイッチング回路のトランジスタ対の導通が一方から
他方へ切り替わるときに、他方のトランジスタにおいて
直流正帰還を生じさせることにより、映像信号から基準
レベルへの出力切替時の伝達特性を改善する。
のスイッチング回路のトランジスタ対の導通が一方から
他方へ切り替わるときに、他方のトランジスタにおいて
直流正帰還を生じさせることにより、映像信号から基準
レベルへの出力切替時の伝達特性を改善する。
これにより、映像信号の伝達特性、とくにホワイトレベ
ル付近での直線性を改善して、良好な映像再生を可能に
する、という目的を達成するものである。
ル付近での直線性を改善して、良好な映像再生を可能に
する、という目的を達成するものである。
[実施例] 以下、本発明の技術が適用された映像信号ホワイトクリ
ップ回路の実施例を第1図および第2図を参照しながら
説明する。
ップ回路の実施例を第1図および第2図を参照しながら
説明する。
第1図において、1はRFモジュレータ、1′はホワイ
トクリップ回路、Q1〜Q8,Q10〜Q16,Q20
〜Q23はバイポーラ・トランジスタ、CS1〜CS
4,CS11,CS12,CS21〜CS23は定電流
回路、R1〜R3,R11,RL1,RL2は抵抗、V
REF1〜VREF3は基準レベル、Vinは映像信号である。
トクリップ回路、Q1〜Q8,Q10〜Q16,Q20
〜Q23はバイポーラ・トランジスタ、CS1〜CS
4,CS11,CS12,CS21〜CS23は定電流
回路、R1〜R3,R11,RL1,RL2は抵抗、V
REF1〜VREF3は基準レベル、Vinは映像信号である。
まず、ホワイトクリップ回路1′では、一対のトランジ
スタQ3,Q4の各エミッタ(第2被制御端子)を定電
流回路CS2に共通接続するとともに、その定電流回路
cs2側の共通接続点から選択出力を取り出すようにし
た差動型のスイッチング回路が使用されている。この差
動型スイッチング回路はアナログ信号の切替選択を行な
うことができる一種のアナログ・スイッチング回路であ
る。
スタQ3,Q4の各エミッタ(第2被制御端子)を定電
流回路CS2に共通接続するとともに、その定電流回路
cs2側の共通接続点から選択出力を取り出すようにし
た差動型のスイッチング回路が使用されている。この差
動型スイッチング回路はアナログ信号の切替選択を行な
うことができる一種のアナログ・スイッチング回路であ
る。
このスイッチング回路を構成する一対のトランジスタQ
3,Q4の一方(Q3)のベース(制御端子)に映像信
号Vinを入力させ、他方(Q4)のベース(制御端
子)にホワイトクリップの基準レベルVREF2を入力させ
ることにより、上記一対のトランジスタQ3,Q4を上
記映像信号Vinのレベルに応じて相補的に導通させ、
これにより上記映像信号Vinと上記基準レベルVREF2
を上記映像信号Vinのレベルに応じて切替出力させる
ようにしている。
3,Q4の一方(Q3)のベース(制御端子)に映像信
号Vinを入力させ、他方(Q4)のベース(制御端
子)にホワイトクリップの基準レベルVREF2を入力させ
ることにより、上記一対のトランジスタQ3,Q4を上
記映像信号Vinのレベルに応じて相補的に導通させ、
これにより上記映像信号Vinと上記基準レベルVREF2
を上記映像信号Vinのレベルに応じて切替出力させる
ようにしている。
トランジスタQ3とQ4はpnpバイポーラ・トランジ
スタであって、電源電位Vcc側から共通エミッタに流
れる電流Ioを、定電流回路CS2で一定に制限するこ
とにより、基準電位に対するベース入力レベルの低い方
のトランジスタが導通し、この導通した方のトランジス
タがリニア伝達動作して、そのベースに入力された信号
またはレベルを上記共通エミッタへ出力するようになっ
ている。
スタであって、電源電位Vcc側から共通エミッタに流
れる電流Ioを、定電流回路CS2で一定に制限するこ
とにより、基準電位に対するベース入力レベルの低い方
のトランジスタが導通し、この導通した方のトランジス
タがリニア伝達動作して、そのベースに入力された信号
またはレベルを上記共通エミッタへ出力するようになっ
ている。
さらに、一方のトランジスタQ3から他方のトランジス
タQ4へ導通が切り替わるときに、他方のトランジスタ
Q4において局所的な直流正帰還を生じさせるようにし
てある。
タQ4へ導通が切り替わるときに、他方のトランジスタ
Q4において局所的な直流正帰還を生じさせるようにし
てある。
この直流正帰還は、他方のトランジスタQ4のコレクタ
(第1被制御端子)側に結合されることにより、そのコ
レクタに流れる電流をカレントミラーによって検出する
回路(R1,R2)と、この検出電流によって他方のト
ランジスタQ4の入力レベルを、その他方のトランジス
タQ4の導通を付勢する方向に偏寄させる回路(Q7,
R3)により、上記他方のトランジスタQ4だけにて行
なわれるようになっている。
(第1被制御端子)側に結合されることにより、そのコ
レクタに流れる電流をカレントミラーによって検出する
回路(R1,R2)と、この検出電流によって他方のト
ランジスタQ4の入力レベルを、その他方のトランジス
タQ4の導通を付勢する方向に偏寄させる回路(Q7,
R3)により、上記他方のトランジスタQ4だけにて行
なわれるようになっている。
次に、動作について説明する。
第1図において、VTRなどからの映像機器から入力さ
れるコンポジット映像信号Vinは、トランジスタQ2
のエミッタフォロワによってリニア伝達され、トランジ
スタQ3のベースに入力される。このとき、トランジス
タ基準電圧VREF1とトランジスタQ1は、トランジスタ
Q2のベースに安定したバイアス電圧を供給する。
れるコンポジット映像信号Vinは、トランジスタQ2
のエミッタフォロワによってリニア伝達され、トランジ
スタQ3のベースに入力される。このとき、トランジス
タ基準電圧VREF1とトランジスタQ1は、トランジスタ
Q2のベースに安定したバイアス電圧を供給する。
上記映像信号Vinのホワイトクリップを設定する基準
レベルVREF2は、トランジスタQ9のエミッタフォロワ
によってリニア伝達され、抵抗R1およびトランジスタ
Q7を介して、トランジスタQ4のベースに入力され
る。
レベルVREF2は、トランジスタQ9のエミッタフォロワ
によってリニア伝達され、抵抗R1およびトランジスタ
Q7を介して、トランジスタQ4のベースに入力され
る。
映像信号Vinが入力されるトランジスタQ3と基準レ
ベルVREF2が入力されるトランジスタQ4は、映像信号
Vinと基準レベルVREF2の大小関係によって相補的に
導通させられる。そして、導通させられた方のトランジ
スタQ3/Q4に入力されている信号/レベルがリニア
伝達されて、そのトランジスタQ3とQ4の共通エミッ
タに出力される。
ベルVREF2が入力されるトランジスタQ4は、映像信号
Vinと基準レベルVREF2の大小関係によって相補的に
導通させられる。そして、導通させられた方のトランジ
スタQ3/Q4に入力されている信号/レベルがリニア
伝達されて、そのトランジスタQ3とQ4の共通エミッ
タに出力される。
すなわち、映像信号Vinのレベルが基準レベルVREF2
よりも小さい場合は、トランジスタQ3がオンで、トラ
ンジスタQ4がオフになる。このとき、トランジスタQ
3に入力されている映像信号Vinが選択されてQ3,
Q4の共通エミッタに出力される。
よりも小さい場合は、トランジスタQ3がオンで、トラ
ンジスタQ4がオフになる。このとき、トランジスタQ
3に入力されている映像信号Vinが選択されてQ3,
Q4の共通エミッタに出力される。
一方、映像信号Vinのレベルが大きくなって、基準レ
ベルVREF2で設定されるホワイトクリップレベル以上に
なると、上記とは反対に、トランジスタQ3がオフで、
トランジスタQ4がオンになる。このとき、トランジス
タQ4に入力されている基準レベルVREF2が選択されて
Q3,Q4の共通エミッタに出力される。
ベルVREF2で設定されるホワイトクリップレベル以上に
なると、上記とは反対に、トランジスタQ3がオフで、
トランジスタQ4がオンになる。このとき、トランジス
タQ4に入力されている基準レベルVREF2が選択されて
Q3,Q4の共通エミッタに出力される。
このようにして、映像信号Vinと基準レベルVREF2が
映像信号Vinのレベルに応じて切り替え出力されるこ
とにより、映像信号Vinの最大レベルが基準レベルV
REF2によって定められるホワイトクリップレベルに制限
される。
映像信号Vinのレベルに応じて切り替え出力されるこ
とにより、映像信号Vinの最大レベルが基準レベルV
REF2によって定められるホワイトクリップレベルに制限
される。
ここで、トランジスタQ3がオンで、トランジスタQ4
がオフの状態にて、映像信号Vinのレベルが上記基準
レベルVREF2に近付いた場合、トランジスタQ3,Q4
からなる差動型のスイッチング回路の裸の伝達特性は、
第2図中の破線で示すように、非直線性の歪みを有して
いるが、この歪みは次のようにして是正される。
がオフの状態にて、映像信号Vinのレベルが上記基準
レベルVREF2に近付いた場合、トランジスタQ3,Q4
からなる差動型のスイッチング回路の裸の伝達特性は、
第2図中の破線で示すように、非直線性の歪みを有して
いるが、この歪みは次のようにして是正される。
すなわち、映像信号Vinのレベルが上記基準レベルV
REF2に下方から近付いて、今までオフ状態にあったトラ
ンジスタQ4がオン状態になりかけると、このオン状態
になりかけたトランジスタQ4によって、トランジスタ
Q5および抵抗R1に若干の電流が流れはじめる。この
流れはじめた電流は、トランジスタQ6および抵抗R2
の電流経路にカレントミラーによって転写される。これ
により、トランジスタQ6は、トランジスタQ5および
抵抗R1に流れるのと同じ電流をトランジスタ7と抵抗
R3の間から吸い込むようになる。
REF2に下方から近付いて、今までオフ状態にあったトラ
ンジスタQ4がオン状態になりかけると、このオン状態
になりかけたトランジスタQ4によって、トランジスタ
Q5および抵抗R1に若干の電流が流れはじめる。この
流れはじめた電流は、トランジスタQ6および抵抗R2
の電流経路にカレントミラーによって転写される。これ
により、トランジスタQ6は、トランジスタQ5および
抵抗R1に流れるのと同じ電流をトランジスタ7と抵抗
R3の間から吸い込むようになる。
抵抗R3は、基準レベルVREF2を他方のトランジスタQ
4にエミッタフォロワ伝達するトランジスタQ8とQ7
の間に直列に介在させられている。
4にエミッタフォロワ伝達するトランジスタQ8とQ7
の間に直列に介在させられている。
このため、抵抗R3から電流が吸い込まれると、トラン
ジスタQ7のベース電位が低下し、これ伴ってトランジ
スタQ4のベース電位も低下する。
ジスタQ7のベース電位が低下し、これ伴ってトランジ
スタQ4のベース電位も低下する。
そして、このQ4のベース電位の低下がQ4のオン化傾
向をさらに加速する。つまり、他方のトランジスタQ4
に流れる電流が検出されると、この検出電流によって他
方のトランジスタQ4の導通を付勢するような直流正帰
還が、その他方のトランジスタQ4において局部的に生
じる。
向をさらに加速する。つまり、他方のトランジスタQ4
に流れる電流が検出されると、この検出電流によって他
方のトランジスタQ4の導通を付勢するような直流正帰
還が、その他方のトランジスタQ4において局部的に生
じる。
これにより、第2図に実線で示すように、映像信号Vi
nから基準レベルVREF2への切り替えが、同図の破線で
示すような非直線部分を経ることなく、非常に迅速かつ
円滑に行なわれるようになる。
nから基準レベルVREF2への切り替えが、同図の破線で
示すような非直線部分を経ることなく、非常に迅速かつ
円滑に行なわれるようになる。
この結果、映像信号Vinから基準レベルVREF2への出
力切替時の伝達特性が補正される。したがって、入力信
号である映像信号Vinは、再生画像を劣化させるよう
な非直線歪みを生じることなく、所定の基準レベルVRE
F2によるホワイトクリップレベルを設定されてリニア伝
達される。このような補正効果をもたらす直流正帰還
は、特定のトランジスタQ4に対してだけ局部的に限定
して行なわれため、ホワイトクリップ回路1′の動作全
体が上記直流正帰還によって不安定になるようなことは
ない。
力切替時の伝達特性が補正される。したがって、入力信
号である映像信号Vinは、再生画像を劣化させるよう
な非直線歪みを生じることなく、所定の基準レベルVRE
F2によるホワイトクリップレベルを設定されてリニア伝
達される。このような補正効果をもたらす直流正帰還
は、特定のトランジスタQ4に対してだけ局部的に限定
して行なわれため、ホワイトクリップ回路1′の動作全
体が上記直流正帰還によって不安定になるようなことは
ない。
また、上述したような直流正帰還をかけられるトランジ
スタQ4は、そのオン/オフの切り替わり時に適度のヒ
ステリシス特性を呈するようになる。このヒステリシス
により、上記トランジスタQ4を用いたスイッチング回
路が、映像信号Vin中に含まれやすいリンギングや雑
音成分によって無用な切り替え動作を行なうのを阻止す
る効果も併せて得ることができる。
スタQ4は、そのオン/オフの切り替わり時に適度のヒ
ステリシス特性を呈するようになる。このヒステリシス
により、上記トランジスタQ4を用いたスイッチング回
路が、映像信号Vin中に含まれやすいリンギングや雑
音成分によって無用な切り替え動作を行なうのを阻止す
る効果も併せて得ることができる。
映像信号Vinは非常に広帯域の周波数成分を有してお
り、したがってその映像信号Vinの伝送経路も非常に
広帯域であることが要求されるが、このような広帯域の
伝送経路では、リンギングや雑音の影響を受けやすい。
一方、そのリンギングや雑音は、再生画像の質に大きく
影響し、これらの影響を回避することも良好な再生画質
を得る上できわめて重要である。
り、したがってその映像信号Vinの伝送経路も非常に
広帯域であることが要求されるが、このような広帯域の
伝送経路では、リンギングや雑音の影響を受けやすい。
一方、そのリンギングや雑音は、再生画像の質に大きく
影響し、これらの影響を回避することも良好な再生画質
を得る上できわめて重要である。
以上のようにして、トランジスタQ4に固有の特性すな
わち等価抵抗に依存していた伝達特性、とくに映像信号
Vinがホワイトレベル付近にあるときの直線性が改善
され、これにより良好な映像再生が可能になる。
わち等価抵抗に依存していた伝達特性、とくに映像信号
Vinがホワイトレベル付近にあるときの直線性が改善
され、これにより良好な映像再生が可能になる。
上述したホワイトクリップ回路1′によって所定のホワ
イトレベルを持たせられた映像信号は、トランジスタQ
10のエミッタフォロワを介してRFモジレータ1に変
調信号として入力される。
イトレベルを持たせられた映像信号は、トランジスタQ
10のエミッタフォロワを介してRFモジレータ1に変
調信号として入力される。
RFモジュレータ1は、トランジスタQ11〜Q16の
複合差動回路による平衡変調回路を用いて構成され、変
調入力信号である映像信号によって振幅変調されたRF
映像信号Voutを出力する。
複合差動回路による平衡変調回路を用いて構成され、変
調入力信号である映像信号によって振幅変調されたRF
映像信号Voutを出力する。
このRFモジュレータ1において、トランジスタQ1
1,Q12は差動対をなし、その一方(Q11)には、
ホワイトクリップ回路1′からの映像信号が入力される
とともに、その他方(Q12)には、基準レベルVREF3
にもとづく一定のベース電圧VBが与えられるようにな
っている。
1,Q12は差動対をなし、その一方(Q11)には、
ホワイトクリップ回路1′からの映像信号が入力される
とともに、その他方(Q12)には、基準レベルVREF3
にもとづく一定のベース電圧VBが与えられるようにな
っている。
トランジスタQ13とQ14,Q15とQ16はそれぞ
れに差動対をなし、Q13とQ16、Q14とQ15は
それぞれ、2番端子と3番端子から注入されるVHF帯
のRF(無線周波数)搬送波信号によって交互にオン/
オフさせられる。
れに差動対をなし、Q13とQ16、Q14とQ15は
それぞれ、2番端子と3番端子から注入されるVHF帯
のRF(無線周波数)搬送波信号によって交互にオン/
オフさせられる。
Q13とQ15の共通コレクタおよびQ14とQ16の
共通コレクタにはそれぞれ、負荷抵抗RL1およびRL
2が接続され、その一方の負荷抵抗RL1から6番端子
にRF映像信号Voutが取り出されるようになってい
る。
共通コレクタにはそれぞれ、負荷抵抗RL1およびRL
2が接続され、その一方の負荷抵抗RL1から6番端子
にRF映像信号Voutが取り出されるようになってい
る。
ここで、差動対をなすトランジスタQ11とQ12の一
方(Q11)のベース電圧は他方(Q12)のベース電
圧VBよりも低くなるように設定されている。これによ
り、Q11のベースに入力される映像信号のレベルが小
さいほどRF搬送波信号の振幅が大きくなるような負変
調が行なわれるようになっている。
方(Q11)のベース電圧は他方(Q12)のベース電
圧VBよりも低くなるように設定されている。これによ
り、Q11のベースに入力される映像信号のレベルが小
さいほどRF搬送波信号の振幅が大きくなるような負変
調が行なわれるようになっている。
以上のようにして得られるRF映像信号は、そのホワイ
トクリップレベルを定める際の非直線歪みが少ないこと
により、普通のテレビジョン受像機にもきわめて良好な
画質の映像を映し出させることができる。
トクリップレベルを定める際の非直線歪みが少ないこと
により、普通のテレビジョン受像機にもきわめて良好な
画質の映像を映し出させることができる。
[効果] 本願において開示される発明の効果うち、代表的なもの
の概要を簡単に説明すれば、下記のとおりである。
の概要を簡単に説明すれば、下記のとおりである。
差動型スイッチング回路の一方のトランジスタから他方
のトランジスタへ導通が切り替わるときに、他方のトラ
ンジスタにおいて直流正帰還をかけ、映像信号から基準
レベルへの出力切替時の伝達特性を補正するようにした
ことにより、映像信号の伝達特性、とくにホワイトレベ
ル付近での直線性を改善して、映像信号がホワイトレベ
ルに近いレベルであっても、良好な映像再生を可能にす
る、という効果が得られる。
のトランジスタへ導通が切り替わるときに、他方のトラ
ンジスタにおいて直流正帰還をかけ、映像信号から基準
レベルへの出力切替時の伝達特性を補正するようにした
ことにより、映像信号の伝達特性、とくにホワイトレベ
ル付近での直線性を改善して、映像信号がホワイトレベ
ルに近いレベルであっても、良好な映像再生を可能にす
る、という効果が得られる。
以上、本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
たとえば、バイポーラ・トランジスタに代えて電解効果
型トランジスタを用いてもよい。
型トランジスタを用いてもよい。
[利用分野] 以上の説明では、主として本発明者によってなされた発
明をその背景となつた利用分野であるRFコンバータへ
の応用について説明したが、それに限定されるものでは
ない。
明をその背景となつた利用分野であるRFコンバータへ
の応用について説明したが、それに限定されるものでは
ない。
たとえば、RF映像信号から復調された映像信号のホワ
イトレベル補正にも利用することができる。
イトレベル補正にも利用することができる。
第1図は本発明の一実施例を示す映像信号ホワイトクリ
ップ回路の回路図、 第2図は上記ホワイトクリップ回路の伝達特性を示す特
性図である。 1……RFモジュレータ、1′……映像信号ホワイトク
リップ回路、Vin……映像信号、Q3,Q4……差動
型のスイッチング回路を構成するトランジスタ、Q5,
Q6,Q7,R1,R2,R3……直流正帰還を生じさ
せるトランジスタおよび抵抗、Vout……RF変調信
号
ップ回路の回路図、 第2図は上記ホワイトクリップ回路の伝達特性を示す特
性図である。 1……RFモジュレータ、1′……映像信号ホワイトク
リップ回路、Vin……映像信号、Q3,Q4……差動
型のスイッチング回路を構成するトランジスタ、Q5,
Q6,Q7,R1,R2,R3……直流正帰還を生じさ
せるトランジスタおよび抵抗、Vout……RF変調信
号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 豆田 順一 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内
Claims (1)
- 【請求項1】それぞれ制御端子と第1および第2の被制
御端子とを持ち、制御端子と第2被制御端子との間に加
わる入力信号に応じて第1被制御端子と第2被制御端子
との間に流れる電流が制御される一対のトランジスタの
かかる第2被制御端子を定電流回路に共通接続して相補
的に導通させるとともに、上記一対のトランジスタの一
方の制御端子に映像信号を入力させ、他方の制御端子に
ホワイトクリップレベルの基準レベルを入力させること
により、上記映像信号と上記基準レベルを上記映像信号
のレベルに応じて上記定電流回路側の共通接続点から切
替出力させる差動型のスイッチング回路と、上記他方の
トランジスタの第1被制御端子に結合されて上記他方の
トランジスタに流れる電流を検出する回路と、この検出
電流によって上記他方のトランジスタの入力レベルをそ
の他方のトランジスタの導通を付勢する方向に偏寄させ
る回路とを有し、導通が一方のトランジスタから他方の
トランジスタに切り替わるときに、その他方のトランジ
スタにおいて直流正帰還を生じさせるようにしたことを
特徴とする映像信号ホワイトクリップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59245924A JPH0628388B2 (ja) | 1984-11-22 | 1984-11-22 | 映像信号ホワイトクリップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59245924A JPH0628388B2 (ja) | 1984-11-22 | 1984-11-22 | 映像信号ホワイトクリップ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61125220A JPS61125220A (ja) | 1986-06-12 |
| JPH0628388B2 true JPH0628388B2 (ja) | 1994-04-13 |
Family
ID=17140869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59245924A Expired - Lifetime JPH0628388B2 (ja) | 1984-11-22 | 1984-11-22 | 映像信号ホワイトクリップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628388B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2929293B2 (ja) * | 1989-03-24 | 1999-08-03 | 株式会社日立製作所 | クリップ回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5769932A (en) * | 1980-10-21 | 1982-04-30 | Nec Corp | Current switching type logical circuit |
| JPS5885815U (ja) * | 1981-12-04 | 1983-06-10 | ソニー株式会社 | リニアクリツプ回路 |
| JPS58136138A (ja) * | 1982-02-08 | 1983-08-13 | Nippon Telegr & Teleph Corp <Ntt> | 半導体論理回路 |
| JPS59134914A (ja) * | 1983-01-21 | 1984-08-02 | Toshiba Corp | 振幅制限回路 |
-
1984
- 1984-11-22 JP JP59245924A patent/JPH0628388B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61125220A (ja) | 1986-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4039981A (en) | Variable impedance circuit | |
| US4363033A (en) | Video switch circuit | |
| US4344043A (en) | Variable load impedance gain-controlled amplifier | |
| JPH0134501B2 (ja) | ||
| KR0157482B1 (ko) | 클리퍼 회로 | |
| JPH0628388B2 (ja) | 映像信号ホワイトクリップ回路 | |
| US4031547A (en) | Noise reducing circuit for video signals | |
| US4038681A (en) | Chroma-burst separator and amplifier | |
| US4343018A (en) | Chrominance signal processing circuit | |
| CA1038048A (en) | Controllable gain signal amplifier | |
| US4812908A (en) | Automatic gain control circuit having a control loop including a current threshold circuit | |
| US3673505A (en) | Synchronous demodulator employing a common-base transistor amplifier | |
| US4388648A (en) | Frequency selective DC coupled video signal control system insensitive to video signal DC components | |
| US4393354A (en) | Crossover circuit for use in automatic gain control systems | |
| US5266853A (en) | Peak clipper with an expanded linear characteristic region for video signals | |
| JPH0452994B2 (ja) | ||
| US3679982A (en) | Synchronous demodulator employing transistor base-emitter clamping action | |
| US4163989A (en) | Detector circuit for color television receivers | |
| US4388647A (en) | Predictably biased DC coupled video signal peaking control system | |
| US3679981A (en) | Synchronous demodulator employing common base transistor amplifier input and base-emitter clamping action | |
| JPH1041750A (ja) | 利得制御周波数変換回路 | |
| KR910005774Y1 (ko) | 제어신호 증폭 재생회로 | |
| JPH0533080Y2 (ja) | ||
| US5734440A (en) | White clip circuit | |
| JP3300514B2 (ja) | ピーククリップ回路 |