JPH06289409A - 薄膜トランジスタパネル - Google Patents

Abstract

(57)【要約】 【目的】同じデータラインに対応する各画素電極をジグ
ザグに配列し、データラインをジグザグに配列している
画素電極列に対応させて蛇行配線したものでありなが
ら、画素電極の面積を大きくして、液晶表示素子の開口
率を向上させる。 【構成】蛇行配線するデータラインＬｄの横行ライン部
Ｌｄｘを、ゲートラインＬｇと上下に対向させて配線
し、各画素電極２Ｒ，２Ｇ，２Ｂの行間に確保する配線
スペースを１つの配線分にした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリック
ス液晶表示素子に用いられる薄膜トランジスタパネル
（以下、ＴＦＴパネルという）に関するものである。

【０００２】

【従来の技術】薄膜トランジスタ（ＴＦＴ）を能動素子
とするアクティブマトリックス液晶表示素子は、透明基
板上に画素電極群と複数のゲートラインおよびデータラ
インと各画素電極にそれぞれ対応する複数の薄膜トラン
ジスタとを設けたＴＦＴパネルと、透明基板上に前記画
素電極群に対向する対向電極を設けた対向パネルとの間
に液晶を封入したもので、フルカラー画像等の多色カラ
ー画像を表示する液晶表示素子では、対向パネルまたは
ＴＦＴパネルに、各画素電極に対応させて赤，緑，青の
カラーフィルタを設けている。

【０００３】ところで、上記アクティブマトリックス液
晶表示素子における画素の配列パターンには種々の方式
があり、その一つの方式として、画素をモザイク状の配
列パターンで表示するものがある。

【０００４】この方式は、主に、多色カラーあるいはフ
ルカラー画像を表示する液晶表示素子に採用されてお
り、赤，緑，青の画素をモザイク状の配列パターンで表
示する方式の液晶表示素子は、色混ざりの良いカラーを
表現できるという利点をもっている。

【０００５】上記赤，緑，青の画素をモザイク状の配列
パターンで表示する方式のアクティブマトリックス液晶
表示素子に用いられるＴＦＴパネルは、従来、次のよう
な構成とされている。図４は従来のＴＦＴパネルの一部
分の平面図である。なお、このＴＦＴパネルは、対向パ
ネルに赤，緑，青のカラーフィルタを設けている液晶表
示素子に用いられるものである。

【０００６】このＴＦＴパネルは、ガラス等からなる透
明基板１の上に、複数の画素電極２Ｒ，２Ｇ，２Ｂを行
方向（図において横方向）および列方向（図において縦
方向）に配列した画素電極群と、この画素電極群の各画
素電極にそれぞれ接続された複数の薄膜トランジスタ３
と、前記画素電極群の各画素電極行にそれぞれ対応させ
て配線され前記薄膜トランジスタ３にゲート信号を供給
する複数のゲートラインＬｇと、前記画素電極群の各画
素電極列にそれぞれ対応させて配線され前記薄膜トラン
ジスタ３にデータ信号を供給する複数のデータラインＬ
ｄとを形成したものである。

【０００７】まず、画素電極群について説明すると、こ
の画素電極群の各画素電極２Ｒ，２Ｇ，２ＢはＩＴＯ等
の透明導電膜で形成されている。これら画素電極２Ｒ，
２Ｇ，２Ｂのうち、２Ｒは赤色画素を表示するための画
素電極（対向パネル側の赤色カラーフィルタが対応する
電極）、２Ｇは緑色画素を表示するための画素電極（対
向パネル側の緑色カラーフィルタが対応する電極）、２
Ｂは青色画素を表示するための画素電極（対向パネル側
の青色カラーフィルタが対応する電極）であり、これら
画素電極２Ｒ，２Ｇ，２Ｂは、行方向（図において横方
向）には交互に並べて直線状に配列され、列方向には、
同色の画素を表示するための画素電極同士、つまり同じ
データラインＬｄに対応する画素電極同士を、各行ごと
に約１．５ピッチずつ一方向と他方向（図において左方
向と右方向）とに交互にずらしてジグザグに配列されて
いる。

【０００８】また、上記画素電極群の各画素電極２Ｒ，
２Ｇ，２Ｂにそれぞれ対応する薄膜トランジスタ３は、
基板１上に形成したゲート電極ｇと、このゲート電極ｇ
を覆うＳi Ｎ（窒化シリコン）等からなるゲート絶縁膜
４と、このゲート絶縁膜４の上に前記ゲート電極ｇと対
向させて形成されたａ−Ｓi （アモルファスシリコン）
からなるｉ型半導体膜５と、このｉ型半導体膜５の上に
ｎ型不純物をドープしたａ−Ｓi からなるｎ型半導体膜
（図示せず）を介して形成されたソース電極ｓおよびド
レイン電極ｄとで構成されている。

【０００９】一方、上記画素電極群の各画素電極行にそ
れぞれ対応するゲートラインＬｇは、前記画素電極行に
沿わせて基板１上に配線されており、各薄膜トランジス
タ３のゲート電極ｇは、前記ゲートラインＬｇにその一
側に張出させて一体に形成され、ソース電極ｓとドレイ
ン電極ｄは、ゲートラインＬｇに沿う方向に配置されて
いる。

【００１０】また、上記薄膜トランジスタ３のゲート絶
縁膜４は、ゲートラインＬｇも覆って基板１のほぼ全面
に形成されており、各画素電極２Ｒ，２Ｇ，２Ｂは前記
ゲート絶縁膜４の上に形成され、その縁部において前記
薄膜トランジスタ３のソース電極ｓに接続されている。

【００１１】一方、上記画素電極群の同色の画素を表示
するための各画素電極列にそれぞれ対応するデータライ
ンＬｄは、上記ゲート絶縁膜４の上に形成したＳi Ｎ等
からなる層間絶縁膜（図示せず）の上に、ジグザグに配
列している画素電極列に対応させて蛇行配線されてお
り、このデータラインＬｄは、前記層間絶縁膜に設けた
コンタクト孔において上記薄膜トランジスタ３のドレイ
ン電極ｄに接続されている。

【００１２】このデータラインＬｄの配線状態を、赤色
画素を表示するための画素電極列に対応するデータライ
ンについて説明すると、このデータラインＬｄは、ジグ
ザグに配列している各画素電極２Ｒのうち、左方向にず
れている画素電極２Ｒの右側縁と、右方向にずれている
画素電極２Ｒの左側縁とに沿わせて蛇行配線されてい
る。すなわち、このデータラインＬｄは、列方向に沿う
縦行ライン部Ｌｄｙと、この縦行ライン部Ｌｄｙから行
方向に沿って屈曲する横行ライン部Ｌｄｘとが交互に連
続するように配線されている。

【００１３】なお、データラインＬｄを、左方向にずれ
ている画素電極２Ｒの右側縁と右方向にずれている画素
電極２Ｒの左側縁とに沿わせて配線しているのは、行方
向に沿う横行ライン部Ｌｄｘの長さを短くし、データラ
インＬｄの引き回しを簡単にするためである。

【００１４】ただし、上記のようにデータラインＬｄを
配線すると、左方向にずれている画素電極２Ｒに対応す
る薄膜トランジスタ３に対するデータラインＬｄの位置
と、右方向にずれている画素電極２Ｒに対応する薄膜ト
ランジスタ３に対するデータラインＬｄの位置とが互い
に逆になってしまう。

【００１５】そこで、このＴＦＴパネルでは、左方向に
ずれている画素電極２Ｒに対応する薄膜トランジスタ３
と、右方向にずれている画素電極２Ｒに対応する薄膜ト
ランジスタ３とのソース，ドレイン電極ｓ，ｄの位置関
係を互いに逆にし、これら薄膜トランジスタ３のソース
電極ｓに画素電極２Ｒを接続し、ドレイン電極ｄにデー
タラインＬｄを接続している。

【００１６】上記データラインＬｄの配線状態は、緑色
画素を表示するための画素電極列に対応するデータライ
ンおよび青色画素を表示するための画素電極列に対応す
るデータラインにおいても同様であり、また、緑色画素
を表示するための画素電極２Ｇに対応する薄膜トランジ
スタ３も、青色画素を表示するための画素電極２Ｂに対
応する薄膜トランジスタ３も、左方向にずれている画素
電極に対応するものと右方向にずれている画素電極に対
応するものとでソース，ドレイン電極ｓ，ｄの位置関係
を互いに逆にして、そのソース電極ｓに画素電極２Ｇ，
２Ｂを接続し、ドレイン電極ｄにデータラインＬｄを接
続している。

【００１７】また、上記データラインＬｄの横行ライン
部Ｌｄｘは、上記ゲートラインＬｇの上を避けてその側
方に配線されており、各画素電極２Ｒ，２Ｇ，２Ｂは、
その列間にデータラインＬｄの縦行ライン部Ｌｄｙの配
線スペースを確保し、行間にデータラインＬｄの横行ラ
イン部ＬｄｘとゲートラインＬｇとの２つの配線スペー
スを確保して配列されている。

【００１８】また、図４において、Ｌｃは、各画素電極
２Ｒ，２Ｇ，２Ｂの電位を保持するための補償容量（ス
トレージキャパシタ）を構成するキャパシタラインであ
り、このキャパシタラインＬｃは、各画素電極行にそれ
ぞれ対応させて配線されている。

【００１９】このキャパシタラインＬｃは、基板１上
に、各行の画素電極２Ｒ，２Ｇ，２Ｂの一端縁部（ゲー
トラインＬｇの配線側とは反対側の縁部）に対向させて
配線されており、上記補償容量は、画素電極２Ｒ，２
Ｇ，２Ｂと前記キャパシタラインＬｃとその間のゲート
絶縁膜４とで構成されている。

【００２０】なお、図４に示したＴＦＴパネルでは、十
分な容量値の補償容量を形成するため、キャパシタライ
ンＬｃに画素電極２Ｒ，２Ｇ，２Ｂの両側縁部に対向す
る突出部を形成して、キャパシタラインＬｃと画素電極
２Ｒ，２Ｇ，２Ｂとの対向面積を大きくしている。

【００２１】また、上記キャパシタラインＬｃは、一般
には薄膜トランジスタ３のゲート電極ｇおよびゲートラ
インＬｇと同じ不透明金属膜で形成されるが、このキャ
パシタラインＬｃはＩＴＯ等の透明導電膜で形成される
こともある。

【００２２】

【発明が解決しようとする課題】しかしながら、上記従
来のＴＦＴパネルは、蛇行配線するゲートラインＬｇの
横行ライン部Ｌｄｘを、ゲートラインＬｇの上を避けて
その側方に配線しているため、各画素電極２Ｒ，２Ｇ，
２Ｂを、その行間にデータラインＬｄの横行ライン部Ｌ
ｄｘとゲートラインＬｇとの２つの配線スペースを確保
して配列しなければならず、そのためには画素電極２
Ｒ，２Ｇ，２Ｂの面積（キャパシタラインＬｃを不透明
金属膜で形成した場合はキャパシタラインＬｃと対向す
る部分を除く面積）を小さくしなければならないから、
液晶表示素子の開口率が低下するという問題をもってい
た。

【００２３】本発明は、同じデータラインに対応する各
画素電極をジグザグに配列し、前記データラインをジグ
ザグに配列している画素電極列に対応させて蛇行配線し
たものでありながら、画素電極の面積を大きくして、液
晶表示素子の開口率を向上させることができるＴＦＴパ
ネルを提供することを目的としたものである。

【００２４】

【課題を解決するための手段】本発明のＴＦＴパネル
は、透明基板上に、複数の画素電極を行方向および列方
向に配列した画素電極群と、この画素電極群の各画素電
極にそれぞれ接続された複数の薄膜トランジスタと、前
記画素電極群の各画素電極行にそれぞれ対応させて配線
され前記薄膜トランジスタにゲート信号を供給する複数
のゲートラインと、前記画素電極群の各画素電極列にそ
れぞれ対応させて配線され前記薄膜トランジスタにデー
タ信号を供給する複数のデータラインとを形成してな
り、かつ、同じデータラインに対応する各画素電極を、
各行ごとに一方向と他方向とに交互にずらしてジグザグ
に配列し、前記データラインを、ジグザグに配列してい
る画素電極列に対応させて蛇行配線するとともに、前記
データラインの行方向に沿って屈曲する横行ライン部
を、前記ゲートラインと上下に対向させて配線したこと
を特徴とするものである。

【００２５】

【作用】本発明のＴＦＴパネルにおいては、蛇行配線す
るデータラインの横行ライン部をゲートラインと上下に
対向させて配線しているため、各画素電極の行間に確保
する配線スペースは１つの配線分でよく、したがって、
画素電極の面積を大きくして、液晶表示素子の開口率を
向上させることができる。

【００２６】

【実施例】以下、本発明の一実施例を、赤，緑，青の画
素をモザイク状の配列パターンで表示する方式のアクテ
ィブマトリックス液晶表示素子に用いられるＴＦＴパネ
ルについて図１〜図３を参照し説明する。

【００２７】図１はＴＦＴパネルの一部分の平面図、図
２は図１のII−II線に沿う拡大断面図、図３は図１の I
II−III 線に沿う拡大断面図である。なお、図におい
て、図４に示した従来のＴＦＴパネルに対応するものに
は同符号を付し、従来のＴＦＴパネルと同じ部分につい
てはその説明を省略する。

【００２８】このＴＦＴパネルは、基板１上に、複数の
画素電極２Ｒ，２Ｇ，２Ｂを行方向および列方向に配列
した画素電極群と、この画素電極群の各画素電極２Ｒ，
２Ｇ，２Ｂにそれぞれ接続された複数の薄膜トランジス
タ３と、前記画素電極群の各画素電極行にそれぞれ対応
させて配線され前記薄膜トランジスタ３にゲート信号を
供給する複数のゲートラインＬｇと、前記画素電極群の
各画素電極列にそれぞれ対応させて配線され前記薄膜ト
ランジスタ３にデータ信号を供給する複数のデータライ
ンＬｄと、前記各画素電極２Ｒ，２Ｇ，２Ｂとの間に補
償容量を形成するキャパシタラインＬｃとを形成したも
ので、各画素電極２Ｒ，２Ｇ，２Ｂは従来のＴＦＴパネ
ルと同様に、各行ごとに一方向と他方向とに１．５ピッ
チずつ交互にずらしてジグザグに配列され、またゲート
ラインＬｇとキャパシタラインＬｃも従来のＴＦＴパネ
ルと同様に配線されている。

【００２９】一方、このＴＦＴパネルでは、上記画素電
極群の各画素電極２Ｒ，２Ｇ，２Ｂにそれぞれ対応する
薄膜トランジスタ３を次のような構造とするとともに、
ジグザグに配列している画素電極列に対応させて蛇行配
線するデータラインＬｄを、その横行ライン部Ｌｄｘを
ゲートラインＬｇと上下に対向させて配線している。

【００３０】まず、上記薄膜トランジスタ３の構造を説
明すると、この薄膜トランジスタ３は、図１および図３
に示すように、上記ゲートラインＬｇにその一側に張出
させて一体に形成されたゲート電極ｇと、このゲート電
極ｇを覆うＳi Ｎ等からなるゲート絶縁膜４と、このゲ
ート絶縁膜４の上に前記ゲート電極ｇと対向させて形成
されたａ−Ｓi からなるｉ型半導体膜５と、このｉ型半
導体膜５の上にｎ型不純物をドープしたａ−Ｓi からな
るｎ型半導体膜６を介して形成されたソース電極ｓおよ
びドレイン電極ｄとで構成されている。

【００３１】そして、このＴＦＴパネルにおいては、上
記薄膜トランジスタ３を、ソース電極ｓとドレイン電極
ｄとを、従来のＴＦＴパネルの薄膜トランジスタとは９
０°異なる向きに形成した構造としている。すなわち、
図４に示した従来のＴＦＴパネルでは、薄膜トランジス
タ３を、ソース電極ｓとドレイン電極ｄとをゲートライ
ンＬｇに沿う方向に配置した構造としているが、この実
施例のＴＦＴパネルでは、薄膜トランジスタ３のソース
電極ｓとドレイン電極ｄとを、ゲートラインＬｇと直交
する方向に配置している。

【００３２】なお、図１および図３では、薄膜トランジ
スタ３のゲート電極ｇをｉ型半導体膜５の面積より若干
大きく形成しているが、ゲート電極ｇの面積は、ｉ型半
導体膜５と同じにしてもよいし、また、ｉ型半導体膜５
のチャンネル領域より小さくならない範囲でｉ型半導体
膜５より小さくしてもよい。

【００３３】また、上記薄膜トランジスタ３のゲート絶
縁膜４は、従来のＴＦＴパネルと同様に、ゲートライン
Ｌｇも覆って基板１のほぼ全面に形成されており、各画
素電極２Ｒ，２Ｇ，２Ｂは前記ゲート絶縁膜４の上に形
成され、その縁部において前記薄膜トランジスタ３のソ
ース電極ｓに接続されている。

【００３４】次に、上記データラインＬｄの配線状態
を、赤色画素を表示するための画素電極列に対応するデ
ータラインについて説明すると、このデータラインＬｄ
は、その横行ライン部Ｌｄｘの長さを短くしてデータラ
インＬｄの引き回しを簡単にするために、ジグザグに配
列している各画素電極２Ｒのうち、左方向にずれている
画素電極２Ｒの右側縁と、右方向にずれている画素電極
２Ｒの左側縁とに沿わせて蛇行配線されている。すなわ
ち、このデータラインＬｄは、列方向に沿う縦行ライン
部Ｌｄｙと、この縦行ライン部Ｌｄｙから行方向に沿っ
て屈曲する横行ライン部Ｌｄｘとが交互に連続するよう
に配線されている。

【００３５】なお、このようにデータラインＬｄを配線
すると、左方向にずれている画素電極２Ｒに対応する薄
膜トランジスタ３に対するデータラインＬｄの位置と、
右方向にずれている画素電極２Ｒに対応する薄膜トラン
ジスタ３に対するデータラインＬｄの位置とが互いに逆
になってしまうが、このＴＦＴパネルでは、上記薄膜ト
ランジスタ３を、ソース電極ｓとドレイン電極ｄとをゲ
ートラインＬｇと直交する方向に配置した構造としてい
るため、従来のＴＦＴパネルのように、各列の薄膜トラ
ンジスタ３のソース，ドレイン電極ｓ，ｄの位置関係を
互いに逆にする必要はない。

【００３６】上記データラインＬｄの配線状態は、緑色
画素を表示するための画素電極列に対応するデータライ
ンおよび青色画素を表示するための画素電極列に対応す
るデータラインにおいても同様である。

【００３７】また、上記データラインＬｄには、各薄膜
トランジスタ３にそれぞれ対応させて突出部Ｌｄａが一
体に形成されており、このデータラインＬｄは、前記突
出部Ｌｄａにおいて薄膜トランジスタ３のドレイン電極
ｄに接続されている。

【００３８】なお、データラインＬｄは、図２に示すよ
うに、上記ゲート絶縁膜４の上に形成したＳi Ｎ等から
なる層間絶縁膜７（図１では省略している）の上に配線
されている。この層間絶縁膜７は、データラインＬｄの
配線部だけでなく、図３に示したように薄膜トランジス
タ３も覆って形成されており、データラインＬｄの突出
部Ｌｄａは、前記層間絶縁膜７に設けたコンタクト孔８
において薄膜トランジスタ３のドレイン電極ｄに接続さ
れている。

【００３９】そして、上記データラインＬｄの行方向に
沿って屈曲する横行ライン部Ｌｄｘは、ゲートラインＬ
ｇの真上にこのゲートラインＬｇと平行に配線されてお
り、このデータラインＬｄの横行ライン部Ｌｄｘとゲー
トラインＬｇとの間は、上記ゲート絶縁膜４と層間絶縁
膜７との二層の絶縁膜によって絶縁されている。

【００４０】すなわち、上記ＴＦＴパネルは、同じデー
タラインＬｄに対応する各画素電極２Ｒ，２Ｇ，２Ｂ
を、各行ごとに一方向と他方向とに交互にずらしてジグ
ザグに配列し、前記データラインＬｄを、ジグザグに配
列している画素電極列に対応させて蛇行配線するととも
に、このデータラインＬｄの横行ライン部Ｌｄｘを、ゲ
ートラインＬｇと上下に対向させて配線したものであ
る。

【００４１】このＴＦＴパネルにおいては、蛇行配線す
るデータラインＬｄの横行ライン部Ｌｄｘをゲートライ
ンＬｇと上下に対向させて配線しているため、各画素電
極２Ｒ，２Ｇ，２Ｂの行間に確保する配線スペースは１
つの配線分でよい。なお、各画素電極２Ｒ，２Ｇ，２Ｂ
の列間には、従来のＴＦＴパネルと同様に、データライ
ンＬｄの縦行ライン部Ｌｄｙの配線スペースを確保すれ
ばよい。

【００４２】したがって、上記ＴＦＴパネルによれば、
同じデータラインＬｄに対応する各画素電極２Ｒ，２
Ｇ，２Ｂをジグザグに配列し、前記データラインＬｄを
ジグザグに配列している画素電極列に対応させて蛇行配
線したものでありながら、画素電極２Ｒ，２Ｇ，２Ｂの
面積を大きくして、液晶表示素子の開口率を向上させる
ことができる。

【００４３】ただし、このＴＦＴパネルでは、データラ
インＬｄの横行ライン部ＬｄｘとゲートラインＬｇとが
ゲート絶縁膜４と層間絶縁膜７とを介して上下に対向し
ているために、データラインＬｄの横行ライン部Ｌｄｘ
とゲートラインＬｇとの間に寄生容量が形成され、この
寄生容量が、ゲートラインＬｇおよびデータラインＬｄ
での電圧降下の要因となる。

【００４４】なお、図４に示した従来のＴＦＴパネルに
おいても、データラインＬｄの縦行ライン部Ｌｄｙとゲ
ートラインＬｇとの交差部に上記寄生容量が形成される
が、上記実施例のＴＦＴパネルでは、データラインＬｄ
の横行ライン部ＬｄｘがゲートラインＬｇと対向してい
るため、その間に形成される寄生容量の値は従来のＴＦ
Ｔパネルより大きい。

【００４５】そして、ゲートラインＬｇに印加されるゲ
ート信号の電圧は十分高いため、ゲートラインＬｇでの
電圧降下はほとんど問題にならないが、データラインＬ
ｄに印加されるデータ信号は画像データに応じた電圧の
信号であるため、データラインＬｄにおいてデータ信号
の電圧が降下すると、データラインＬｄの末端側（デー
タ信号の印加側に対して反対側）に近くなるほど、デー
タラインＬｄから薄膜トランジスタ３を介して画素電極
２Ｒ，２Ｇ，２Ｂに供給されるデータ信号の電圧が低く
なり、液晶表示素子に表示むらが発生する。

【００４６】しかし、上記実施例のＴＦＴパネルにおい
ても、データラインＬｄをＡl （アルミニウム）やＡl
系合金等の低抵抗金属で形成すれば、データラインＬｄ
での電圧降下を小さくして、液晶表示素子に表示むらの
ない良好な表示を行なわせることができる。

【００４７】すなわち、上記データラインＬｄの全長に
おける電圧降下量は、このデータラインＬｄの抵抗値
と、データラインＬｄ上に点在する上記寄生容量の合計
値との積によって決まるが、データラインＬｄをＡl や
Ａl 系合金等の低抵抗金属で形成すれば、上記寄生容量
の値がある程度大きくても、データラインＬｄでの電圧
降下量を小さくすることができる（理論上は、データラ
インＬｄの抵抗値が０であれば、寄生容量の値にかかわ
らず、データラインＬｄでの電圧降下量が０になる）。

【００４８】また、上記ＴＦＴパネルは、特に、中画面
や小画面の液晶表示素子に適しており、中画面や小画面
の液晶表示素子の場合は、データラインＬｄの長さが短
いために、このデータラインＬｄをＡl やＡl 系合金以
外の金属で形成してもその抵抗値は小さいし、また画素
数が少ないために、データラインＬｄ上に点在する上記
寄生容量の数も少ないから、データラインＬｄでの電圧
降下は小さく、したがって、液晶表示素子に表示むらが
発生することはない。

【００４９】なお、上記実施例では、薄膜トランジスタ
３を、ソース電極ｓとドレイン電極ｄとをゲートライン
Ｌｇと直交する方向に配置した構造としたが、この薄膜
トランジスタ３は、図４に示した従来のＴＦＴパネルの
薄膜トランジスタ３と同様に、ソース電極ｓとドレイン
電極ｄとをゲートラインＬｇに沿う方向に配置した構造
としてもよい。

【００５０】また、上記実施例のＴＦＴパネルは、赤，
緑，青の画素をモザイク状の配列パターンで表示する方
式のアクティブマトリックス液晶表示素子に用いられる
ものであるが、本発明は、同じデータラインに対応する
各画素電極を各行ごとに一方向と他方向とに交互にずら
してジグザグに配列し、前記データラインをジグザグに
配列している画素電極列に対応させて蛇行配線している
ものであれば、他の方式のアクティブマトリックス液晶
表示素子に用いるＴＦＴパネルにも適用することができ
る。

【００５１】

【発明の効果】本発明のＴＦＴパネルによれば、蛇行配
線するデータラインの横行ライン部をゲートラインと上
下に対向させて配線しているため、各画素電極の行間に
確保する配線スペースは１つの配線分でよく、したがっ
て、同じデータラインに対応する各画素電極をジグザグ
に配列し、前記データラインをジグザグに配列している
画素電極列に対応させて蛇行配線したものでありなが
ら、画素電極の面積を大きくして、液晶表示素子の開口
率を向上させることができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すＴＦＴパネルの一部分
の平面図。

【図２】図１のII−II線に沿う拡大断面図。

【図３】図１の III−III 線に沿う拡大断面図。

【図４】従来のＴＦＴパネルの一部分の平面図。

【符号の説明】

１…基板 ２Ｒ，２Ｇ，２Ｂ…画素電極 ３…薄膜トランジスタ ｇ…ゲート電極 ４…ゲート絶縁膜 ５…ｉ型半導体層 ６…ｎ型半導体層 ｓ…ソース電極 ｄ…ドレイン電極 Ｌｇ…ゲートライン Ｌｃ…キャパシタライン ７…層間絶縁膜 Ｌｄ…データライン Ｌｄｘ…横行ライン部

Claims (1)

【特許請求の範囲】
1. 【請求項１】透明基板上に、複数の画素電極を行方向お
   よび列方向に配列した画素電極群と、この画素電極群の
   各画素電極にそれぞれ接続された複数の薄膜トランジス
   タと、前記画素電極群の各画素電極行にそれぞれ対応さ
   せて配線され前記薄膜トランジスタにゲート信号を供給
   する複数のゲートラインと、前記画素電極群の各画素電
   極列にそれぞれ対応させて配線され前記薄膜トランジス
   タにデータ信号を供給する複数のデータラインとを形成
   してなり、 かつ、同じデータラインに対応する各画素電極を、各行
   ごとに一方向と他方向とに交互にずらしてジグザグに配
   列し、前記データラインを、ジグザグに配列している画
   素電極列に対応させて蛇行配線するとともに、 前記データラインの行方向に沿って屈曲する横行ライン
   部を、前記ゲートラインと上下に対向させて配線したこ
   とを特徴とする薄膜トランジスタパネル。