JPH0772507A - 薄膜トランジスタパネル - Google Patents

Abstract

(57)【要約】 【目的】補償容量の容量値を十分大きくし、しかも液晶
表示素子の開口率も十分に確保する。 【構成】各ゲートライン３０に、このゲートライン３０
が対応する各画素電極行の隣の行の画素電極２２に対し
その縁部の下面とゲート絶縁膜２５をはさんで対向する
張出し部３０ａを形成して、このゲートライン３０の張
出し部３０ａと画素電極２２とその間のゲート絶縁膜２
５とで第１の補償容量Ｃs1を形成し、画素電極２２の前
記縁部の上面側には層間絶縁膜３２をはさんで画素電極
２２と対向する容量形成用電極３４を設けて、この容量
形成用電極３４と画素電極２２とその間の層間絶縁膜３
２とで第２の補償容量Ｃs2を形成するとともに、前記容
量形成用電極３４を前記ゲートライン３０に接続して、
前記第１の補償容量Ｃs1と第２の補償容量Ｃs2とを並列
接続した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリック
ス液晶表示素子に用いられる薄膜トランジスタパネル
（以下、ＴＦＴパネルという）に関するものである。

【０００２】

【従来の技術】薄膜トランジスタ（ＴＦＴ）を能動素子
とするアクティブマトリックス液晶表示素子は、透明基
板上に画素電極群と複数のゲートラインおよびデータラ
インと各画素電極にそれぞれ対応する複数の薄膜トラン
ジスタとを設けたＴＦＴパネルと、透明基板上に前記画
素電極群に対向する対向電極を設けた対向パネルとを枠
状のシール材を介して接合し、この両パネルの前記シー
ル材で囲まれた領域に液晶を封入して構成されている。

【０００３】図７は上記アクティブマトリックス液晶表
示素子に用いられている従来のＴＦＴパネルの一部分の
平面図である。なお、ＴＦＴパネルの画素電極配列パタ
ーンには、画素電極を行方向および列方向にそれぞれ直
線状に配列したパターンや、画素電極を行方向には直線
状に配列し列方向にはジグザグに配列したモザイク状配
列パターンなど、種々のパターンがあるが、図７では、
画素電極を行方向および列方向にそれぞれ直線状に配列
したパターンのＴＦＴパネルを示している。

【０００４】このＴＦＴパネルは、ガラス等からなる透
明基板１の上に、行方向（図において横方向）および列
方向（図において縦方向）に配列された複数の画素電極
２と、これら各画素電極２にそれぞれ接続された複数の
薄膜トランジスタ３と、各画素電極行にそれぞれ対応さ
せて配線されその行の薄膜トランジスタ３にゲート信号
を供給する複数のゲートライン１０と、各画素電極列に
それぞれ対応させて配線されその列の薄膜トランジスタ
３にデータ信号を供給する複数のデータライン１１とを
形成したものである。

【０００５】上記薄膜トランジスタ３は、基板１上に形
成したゲート電極４と、このゲート電極４を覆うゲート
絶縁膜５と、このゲート絶縁膜５の上に前記ゲート電極
４と対向させて形成されたａ−Ｓi （アモルファス・シ
リコン）からなるｉ型半導体膜６と、このｉ型半導体膜
６の上に不純物をドープしたａ−Ｓi からなるｎ型半導
体膜（図示せず）を介して形成されたソース電極８およ
びドレイン電極９とで構成されている。

【０００６】なお、上記ゲートライン１０は、前記画素
電極行に沿わせて基板１上に配線されており、各薄膜ト
ランジスタ３のゲート電極４は、前記ゲートライン１０
にその一側に張出させて一体に形成されている。

【０００７】また、上記薄膜トランジスタ３のゲート絶
縁膜５は、Ｓi Ｎ（窒化シリコン）等からなる透明膜と
されており、このゲート絶縁膜５はゲートライン１０も
覆って基板１のほぼ全面に形成されている。

【０００８】そして、各画素電極２は、上記ゲート絶縁
膜５の上に形成されており、その端縁部において薄膜ト
ランジスタ３のソース電極８に接続されている。この画
素電極２は、ＩＴＯ等の透明導電膜によって形成されて
おり、薄膜トランジスタ３のソース電極８は、その端部
を画素電極２の端縁部の上に重ねて形成することによっ
て画素電極２と接続されている。

【０００９】一方、データライン１１は、上記薄膜トラ
ンジスタ３を覆って形成したＳi Ｎ等からなる層間絶縁
膜（透明膜）１２の上に配線されており、このデータラ
イン１１は、前記層間絶縁膜１２に設けたコンタクト孔
１３において薄膜トランジスタ３のドレイン電極９に接
続されている。なお、前記層間絶縁膜１２は、データラ
イン１１の配線部にその全長にわたって形成されてお
り、またこの層間絶縁膜１２の各画素電極２に対応する
部分には画素電極２のほぼ全体を露出させる開口が設け
られている。

【００１０】ところで、上記ＴＦＴパネルを用いるアク
ティブマトリックス液晶表示素子は、図示しない対向パ
ネルの対向電極に基準電位信号を印加し、上記ＴＦＴパ
ネルの各ゲートライン１０に順次ゲート信号（走査信
号）を印加するとともに各データライン１１に画像デー
タに応じた電圧のデータ信号を印加して表示駆動され
る。

【００１１】すなわち、上記アクティブマトリックス液
晶表示素子は、各行の画素の選択期間にその行の薄膜ト
ランジスタ３にゲート信号を印加し、それに同期させて
各列の薄膜トランジスタ３にデータ信号を印加して表示
駆動されており、選択期間にゲート信号の印加によって
薄膜トランジスタ３がＯＮすると、この薄膜トランジス
タ３を介して画素電極２と対向電極との間に前記データ
信号に応じた電圧が印加され、その電荷が画素電極２と
対向電極およびその間の液晶とで構成される画素容量に
蓄積される。

【００１２】そして、非選択期間になると、上記画素容
量に蓄積された電荷が薄膜トランジスタ３のＯＦＦによ
って画素容量に保持され、その電荷量に対応する電圧が
画素容量の保持電圧となって、この画素容量の保持電圧
に応じて液晶が立上り動作する。

【００１３】しかし、この場合、薄膜トランジスタ３が
ＯＦＦすると、画素電極２と対向電極との間にデータ信
号に応じて充電された電圧が、ゲート信号の電圧変化分
のうち画素容量と薄膜トランジスタ３のゲート・ソース
間容量（ゲート電極４とソース電極８との間の容量）と
の容量比に応じた電圧だけ低下する。この電圧低下分
は、ゲート・ソース間容量が画素容量に比べて大きいほ
ど大きい。

【００１４】このため、アクティブマトリックス液晶表
示素子では、上記ＴＦＴパネルに、画素容量に保持され
る電圧の低下を補償するための補償容量を設けて、画素
電極２と対向電極との間の保持電圧を十分に確保するよ
うにしている。

【００１５】図７において、Ｃs は上記補償容量であ
り、この補償容量Ｃs は、各画素電極行ごとに、その行
の画素電極２と、この画素電極行の隣の行（通常は前の
行）のゲートライン１０と、その間のゲート絶縁膜５と
によって形成されている。

【００１６】すなわち、各ゲートライン１０にはそれぞ
れ、このゲートライン１０が対応する各画素電極行の隣
の行の各画素電極２に対しその縁部の下面と上記ゲート
絶縁膜５をはさんで対向する張出し部１０ａが形成され
ており、このゲートライン１０の張出し部１０ａと前記
画素電極２とその間のゲート絶縁膜５とによって上記補
償容量Ｃs が形成されている。

【００１７】図８は上記ＴＦＴパネルの１つの画素部の
等価回路図であり、上記補償容量Ｃs は、画素電極２と
対向電極およびその間の液晶とで構成される画素容量Ｃ
LCに対して並列的に接続されている。

【００１８】この補償容量Ｃs を設けておけば、画素容
量ＣLCと補償容量Ｃs とを合成した容量が、薄膜トラン
ジスタ３のゲート・ソース間容量Ｃgsより十分大きくな
り、非選択期間になって薄膜トランジスタ３がＯＦＦし
たときの、ゲート信号の電圧変化に応じた画素容量ＣLC
の電圧変化が小さくなる。したがって、ゲート信号が低
電位に変化した後の非選択期間での画素容量ＣLCに保持
される電圧（保持電圧）を高く維持することができるの
で、液晶を、選択期間に印加された電圧（データ信号に
応じた電圧）に近い電圧で動作させることができる。

【００１９】

【発明が解決しようとする課題】しかしながら、上記従
来のＴＦＴパネルは、上記補償容量Ｃs の容量値を大き
くすると、液晶表示素子の開口率が小さくなって画面が
暗くなるという問題をもっていた。

【００２０】これは、ゲートライン１０が、Ｃr （クロ
ム）、Ａl （アルミニウム）、Ａl系合金等からなる低
抵抗金属膜で形成されており、これら金属膜は光を透過
させないため、ゲートライン１０の張出し部１０ａを画
素電極２に対向させて上記補償容量Ｃs を形成すると、
その分だけ画素の開口面積（光が透過し得る領域の面
積）が小さくなる。

【００２１】すなわち、図９は上記従来のＴＦＴパネル
における１つの画素の開口面積を示しており、この開口
面積は、画素電極２の面積から、ゲートライン１０の張
出し部１０ａを対向させた部分の面積（図においてハッ
チングを施した領域の面積）を除いた面積である。

【００２２】そして、従来のＴＦＴパネルでは、上記補
償容量Ｃs の容量値がゲートライン１０の張出し部１０
ａと画素電極２との対向面積によって決まるため、補償
容量Ｃs の容量値を大きくするには、ゲートライン１０
の張出し部１０ａと画素電極２との対向面積を大きくし
なければならず、したがって、補償容量Ｃs の容量値を
大きくすると、画素の開口面積つまり開口率が小さくな
って、画面が暗くなる。

【００２３】本発明は、補償容量の容量値を十分大きく
し、しかも液晶表示素子の開口率も十分に確保すること
ができるＴＦＴパネルを提供することを目的としたもの
である。

【００２４】

【課題を解決するための手段】本発明のＴＦＴパネル
は、透明基板の上に、行方向および列方向に配列された
複数の画素電極と、これら各画素電極にそれぞれ接続さ
れた複数の薄膜トランジスタと、各画素電極行にそれぞ
れ対応させて配線されその行の薄膜トランジスタにゲー
ト信号を供給する複数のゲートラインと、各画素電極列
にそれぞれ対応させて配線されその列の薄膜トランジス
タにデータ信号を供給する複数のデータラインとを形成
してなり、かつ、前記各ゲートラインには、このゲート
ラインが対応する各画素電極行の隣の行の画素電極に対
しその縁部の一面と絶縁膜をはさんで対向する張出し部
を形成して、このゲートラインの張出し部と前記画素電
極とその間の絶縁膜とで第１の補償容量を形成し、前記
画素電極の前記縁部の他面側には他の絶縁膜をはさんで
前記画素電極と対向する容量形成用電極を設けて、この
容量形成用電極と画素電極とその間の絶縁膜とで第２の
補償容量を形成するとともに、前記容量形成用電極を前
記ゲートラインに接続して、前記第１の補償容量と第２
の補償容量とを並列接続したことを特徴とするものであ
る。

【００２５】

【作用】本発明においては、各画素電極ごとに、隣の画
素電極行に対応するゲートラインの張出し部と画素電極
とその間の絶縁膜とで構成される第１の補償容量と、容
量形成用電極と画素電極とその間の絶縁膜とで構成され
る第２の補償容量とを設けて、これら２つの補償容量を
並列接続しているため、１つの画素に対する補償容量の
容量値は、前記２つの補償容量の容量値の和であり、し
たがって、第１の補償容量と第２の補償容量の個々の容
量値が小さくても、補償容量の容量値を十分大きくする
ことができる。

【００２６】また、本発明では、上記ゲートラインの張
出し部を画素電極の縁部の一面に対向させ、上記容量形
成用電極を画素電極の前記縁部の他面に対向させている
ため、上記第１の補償容量と第２の補償容量とは上下に
重なった状態にあり、したがって画素の開口面積は、画
素電極の面積より、ゲートラインの張出し部と容量形成
用電極とのうち画素電極との対向面積が大きい方の画素
電極対向面積分だけ小さくなるだけである。

【００２７】そして、上記第１の補償容量と第２の補償
容量の個々の容量値は小さくてよいため、ゲートライン
の張出し部および容量形成用電極と画素電極との対向面
積はいずれも小さくてよく、また、画素の開口面積は、
ゲートラインの張出し部と容量形成用電極とのうち画素
電極との対向面積が大きい方の画素電極対向面積分だけ
小さくなるだけであるため、本発明によれば、補償容量
の容量値を十分大きくし、しかも液晶表示素子の開口率
も十分に確保することができる。

【００２８】

【実施例】以下、本発明の一実施例を図１〜図６を参照
し説明する。なお、この実施例のＴＦＴパネルは、画素
電極を行方向および列方向にそれぞれ直線状に配列した
ものである。

【００２９】図１はＴＦＴパネルの一部分の平面図、図
２は図１のII−II線に沿う拡大断面図、図３は図１の I
II−III 線に沿う拡大断面図、図４は図１のIV−IV線に
沿う拡大断面図である。

【００３０】このＴＦＴパネルは、ガラス等からなる透
明基板２１の上に、行方向（図において横方向）および
列方向（図において縦方向）に配列された複数の画素電
極２２と、これら各画素電極２２にそれぞれ接続された
複数の薄膜トランジスタ２３と、各画素電極行にそれぞ
れ対応させて配線されその行の薄膜トランジスタ２３に
ゲート信号を供給する複数のゲートライン３０と、各画
素電極列にそれぞれ対応させて配線されその列の薄膜ト
ランジスタ３０にデータ信号を供給する複数のデータラ
イン３１とを形成したものである。

【００３１】上記薄膜トランジスタ２３は、図１および
図２に示すように、基板２１上に形成したゲート電極２
４と、このゲート電極２４を覆うゲート絶縁膜２５と、
このゲート絶縁膜２５の上に前記ゲート電極２４と対向
させて形成されたａ−Ｓi からなるｉ型半導体膜２６
と、このｉ型半導体膜２６の上に不純物をドープしたａ
−Ｓi からなるｎ型半導体膜２７を介して形成されたソ
ース電極２８およびドレイン電極２９とで構成されてい
る。

【００３２】なお、上記ゲートライン３０は、Ｃr 、Ａ
l 、Ａl 系合金等からなる低抵抗金属膜で形成されてお
り、このゲートライン３０は、前記画素電極行に沿わせ
て基板２１上に配線され、各薄膜トランジスタ２３のゲ
ート電極２４は、前記ゲートライン３０にその一側に張
出させて一体に形成されている。

【００３３】また、上記薄膜トランジスタ２３のゲート
絶縁膜２５は、Ｓi Ｎ等からなる透明膜とされており、
このゲート絶縁膜２５はゲートライン３０も覆って基板
２１のほぼ全面に形成されている。

【００３４】そして、各画素電極２２は、上記ゲート絶
縁膜２５の上に形成されており、その端縁部において薄
膜トランジスタ２３のソース電極２８に接続されてい
る。この画素電極２２は、ＩＴＯ等の透明導電膜によっ
て形成されており、薄膜トランジスタ２３のソース電極
２８は、その端部を画素電極２２の端縁部の上に重ねて
形成することによって画素電極２２と接続されている。

【００３５】さらに、データライン３１は、Ｃr 、Ａl
、Ａl 系合金等からなる低抵抗金属膜で形成されてお
り、このデータライン３１は、上記薄膜トランジスタ２
３を覆って形成したＳi Ｎ等からなる層間絶縁膜（透明
膜）３２の上に配線され、この層間絶縁膜３２に設けた
コンタクト孔３３において薄膜トランジスタ２３のドレ
イン電極２９に接続されている。なお、前記層間絶縁膜
３２は、データライン３１の配線部にその全長にわたっ
て形成されており、またこの層間絶縁膜３２の各画素電
極２２に対応する部分には画素電極２２のほぼ全体を露
出させる開口が設けられている。

【００３６】一方、図１、図３および図４において、Ｃ
s1は第１の補償容量であり、この補償容量Ｃs1は、各画
素電極行ごとに、その行の画素電極２２と、この画素電
極行の隣の行（この実施例では前の行）のゲートライン
３０と、その間のゲート絶縁膜２５とによって形成され
ている。

【００３７】すなわち、各ゲートライン３０にはそれぞ
れ、このゲートライン３０が対応する各画素電極行の隣
の行の各画素電極２２に対しその縁部の下面と上記ゲー
ト絶縁膜２５をはさんで対向する張出し部３０ａが形成
されており、このゲートライン３０の張出し部３０ａと
前記画素電極２２とその間のゲート絶縁膜２５とによっ
て上記第１の補償容量Ｃs1が形成されている。

【００３８】さらに、図１、図３および図４において、
Ｃs2は各画素電極２２ごとに形成された第２の補償容量
であり、この補償容量Ｃs2は、画素電極２２の上記縁部
（ゲートライン３０の張出し部３０ａを対向させた縁
部）の上面側に、上記層間絶縁膜３２をはさんで画素電
極２２と対向する容量形成用電極３４を設けることによ
り、この容量形成用電極３４と画素電極２２とその間の
層間絶縁膜３２とで形成されている。

【００３９】なお、このために、層間絶縁膜３２は、画
素電極２２の上記縁部を覆うように形成（画素電極２２
を露出させる開口をこのような形状に形成）されてい
る。また、上記容量形成用電極３４は、層間絶縁膜３２
の上に配線するデータライン３１と同じ金属膜で形成さ
れている。

【００４０】また、画素電極２２の上記縁部は、その両
端部を切欠した形状に形成されており、上記容量形成用
電極３４の両端部は、画素電極２２の切欠部に対応させ
て層間絶縁膜３２およびゲート絶縁膜２５に形成したコ
ンタクト孔３５においてゲートライン３０の張出し部３
０ａに接続されている。このため、上記第１の補償容量
Ｃs1と第２の補償容量Ｃs2とは並列接続されている。

【００４１】図５は上記ＴＦＴパネルの１つの画素部の
等価回路図であり、ゲートライン３０の張出し部３０ａ
と画素電極２２とその間のゲート絶縁膜２５とで形成さ
れた第１の補償容量Ｃs1は、画素電極２２と図示しない
対向パネルの対向電極およびその間の液晶とで構成され
る画素容量ＣLCに対して並列的に接続され、上記容量形
成用電極３４と画素電極２２とその間の層間絶縁膜３２
とで形成された第２の補償容量Ｃs2は前記第１の補償容
量Ｃs1に並列に接続されている。すなわち、これらの補
償容量Ｃs1，Ｃs2はそれぞれ、前記画素容量ＣLCと並列
的に接続されている。

【００４２】なお、この実施例では、ゲートライン３０
の張出し部３０ａと画素電極２２との対向面積と、容量
形成用電極３４と画素電極２２との対向面積とをほぼ等
しくするとともに、ゲートライン３０の張出し部３０ａ
と画素電極２２との間のゲート絶縁膜２５の膜厚と、容
量形成用電極３４と画素電極２２との間の層間絶縁膜３
２の膜厚とをほぼ同じ膜厚に形成して、上記第１の補償
容量Ｃs1の容量値と、第２の補償容量Ｃs2の容量値とを
ほぼ等しくしている。

【００４３】すなわち、上記ＴＦＴパネルは、各画素電
極２２ごとにそれぞれ第１の補償容量Ｃs1と第２の補償
容量Ｃs2との２つの補償容量を設けたものであり、この
ＴＦＴパネルでは、画素容量ＣLCと補償容量Ｃs1，Ｃs2
との合成容量が、薄膜トランジスタ２３のゲート・ソー
ス間容量Ｃgsより十分大きいので、ゲート信号の電圧変
化に応じて画素電極２２の電圧が低下する割合が小さく
なり、非選択期間での画素容量ＣLCに保持される保持電
圧の低下を小さくすることができる。

【００４４】そして、上記ＴＦＴパネルにおいては、各
画素電極２２ごとに、隣の画素電極行に対応するゲート
ライン３０の張出し部３０ａと画素電極２２とその間の
ゲート絶縁膜２５とで構成される第１の補償容量Ｃs1
と、容量形成用電極３４と画素電極２２とその間の層間
絶縁膜３２とで構成される第２の補償容量Ｃs2とを設け
て、これら２つの補償容量Ｃs1，Ｃs2を並列接続してい
るため、１つの画素に対する補償容量の容量値は、前記
２つの補償容量Ｃs1，Ｃs2の容量値の和であり、したが
って、第１の補償容量Ｃs1と第２の補償容量Ｃs2の個々
の容量値が小さくても、補償容量の容量値を十分大きく
することができる。

【００４５】また、上記ＴＦＴパネルでは、上記ゲート
ライン３０の張出し部３０ａを画素電極２２の縁部の一
面に対向させ、上記容量形成用電極３４を画素電極２２
の前記縁部、つまりゲートライン３０の張出し部３０ａ
を対向させた縁部の他面に対向させているため、上記第
１の補償容量Ｃs1と第２の補償容量Ｃs2とは上下に重な
った状態にあり、したがって画素の開口面積は、画素電
極２２の面積より、ゲートライン３０の張出し部３０ａ
と容量形成用電極３４とのいずれか一方と画素電極２２
との対向面積分だけ小さくなるだけであるため、上記Ｔ
ＦＴパネルによれば、補償容量の容量値を十分大きく
し、しかも液晶表示素子の開口率も十分に確保すること
ができる。

【００４６】すなわち、図６は、上記ＴＦＴパネルにお
ける１つの画素の開口面積を示しており、この実施例で
は、ゲートライン３０の張出し部３０ａと画素電極２２
との対向面積と、容量形成用電極３４と画素電極２２と
の対向面積とをほぼ等しくしているため、画素電極２２
の面積に対する画素の開口面積の減少分は、ゲートライ
ン３０の張出し部３０ａと容量形成用電極３４とのいず
れか一方、例えばゲートライン３０の張出し部３０ａと
画素電極２２との対向面積（図においてハッチングを施
した領域の面積）分だけですむ。なお、この開口面積の
減少分は、上記２つの補償容量Ｃs1，Ｃs2の容量値の和
が図７〜図９に示した従来のＴＦＴパネルの補償容量Ｃ
s の容量値と同じ場合で、従来のＴＦＴパネルにおける
開口面積減少分のほぼ１／２である。

【００４７】そして、上述したように、第１の補償容量
Ｃs1と第２の補償容量Ｃs2の個々の容量値は小さくてよ
いため、ゲートライン３０の張出し部３０ａおよび容量
形成用電極３４と画素電極２２との対向面積はいずれも
小さくてよく、また、画素の開口面積は、ゲートライン
３０の張出し部３０ａと容量形成用電極３４とのいずれ
か一方と画素電極２２との対向面積分だけ小さくなるだ
けであるため、上記ＴＦＴパネルによれば、補償容量の
容量値を十分大きくし、しかも液晶表示素子の開口率も
十分に確保することができる。

【００４８】また、上記実施例では、画素電極２２との
間に第２の補償容量Ｃs2を形成するための容量形成用電
極３４をデータライン３１と同じ金属膜で形成している
ため、前記容量形成用電極３４はデータライン３１の形
成工程を利用して形成できるし、また、容量形成用電極
３４と画素電極２２との間の絶縁膜に、薄膜トランジス
タ２３を覆ってデータライン配線部に形成した層間絶縁
膜３２を用いているため、第１の補償容量Ｃs1に加えて
第２の補償容量Ｃs2を設けたものでありながら、ＴＦＴ
パネルを少ない工程数で製造することができる。

【００４９】なお、上記実施例では、ゲートライン３０
の張出し部３０ａと画素電極２２との対向面積と、容量
形成用電極３４と画素電極２２との対向面積とをほぼ等
しくしているが、ゲートライン３０の張出し部３０ａの
画素電極対向面積と容量形成用電極３４の画素電極対向
面積とは互いに異なっらせてもよく、その場合でも、画
素の開口面積は、ゲートライン３０の張出し部３０ａと
容量形成用電極３４とのうち画素電極２２との対向面積
が大きい方の画素電極対向面積分だけ小さくなるだけで
ある。

【００５０】また、上記実施例では、容量形成用電極３
４をその両端部においてゲートライン３０の張出し部３
０ａに接続しているが、この容量形成用電極３４はゲー
トライン３０の他の箇所に接続してもよいし、またその
接続箇所数も任意でよい。

【００５１】さらに、上記実施例のＴＦＴパネルは、画
素電極２２を行方向および列方向にそれぞれ直線状に配
列したものであるが、本発明は、画素電極を行方向には
直線状に配列し列方向にはジグザグに配列したモザイク
状配列パターンなど、種々の画素電極配列パターンのＴ
ＦＴパネルに広く適用することができる。

【００５２】

【発明の効果】本発明のＴＦＴパネルによれば、各ゲー
トラインに、このゲートラインが対応する各画素電極行
の隣の行の画素電極に対しその縁部の一面と絶縁膜をは
さんで対向する張出し部を形成して、このゲートライン
の張出し部と画素電極とその間の絶縁膜とで第１の補償
容量を形成し、前記画素電極の前記縁部の他面側には他
の絶縁膜をはさんで前記画素電極と対向する容量形成用
電極を設けて、この容量形成用電極と画素電極とその間
の絶縁膜とで第２の補償容量を形成するとともに、前記
容量形成用電極を前記ゲートラインに接続して、前記第
１の補償容量と第２の補償容量とを並列接続しているた
め、補償容量の容量値を十分大きくし、しかも液晶表示
素子の開口率も十分に確保することができる。

【図面の簡単な説明】

【図１】本発明の一実施例によるＴＦＴパネルの一部分
の平面図。

【図２】図１のII−II線に沿う拡大断面図。

【図３】図１の III−III 線に沿う拡大断面図。

【図４】図１のIV−IV線に沿う拡大断面図。

【図５】本発明の一実施例によるＴＦＴパネルの１つの
画素部の等価回路図。

【図６】本発明の一実施例によるＴＦＴパネルの１つの
画素の開口面積を示す図。

【図７】従来のＴＦＴパネルの一部分の平面図。

【図８】従来のＴＦＴパネルの１つの画素部の等価回路
図。

【図９】従来のＴＦＴパネルの１つの画素の開口面積を
示す図。

【符号の説明】

２１…基板 ２２…画素電極 ２３…薄膜トランジスタ ２４…ゲート電極 ２５…ゲート絶縁膜 ２６…ｉ型半導体層 ２７…ｎ型半導体層 ２８…ソース電極 ２９…ドレイン電極 ３０…ゲートライン ３０ａ…張出し部 ３１…データライン ３２…層間絶縁膜 ３４…容量形成用電極 Ｃs1…第１の補償容量 Ｃs2…第２の補償容量

Claims (1)

【特許請求の範囲】
1. 【請求項１】透明基板の上に、行方向および列方向に配
   列された複数の画素電極と、これら各画素電極にそれぞ
   れ接続された複数の薄膜トランジスタと、各画素電極行
   にそれぞれ対応させて配線されその行の薄膜トランジス
   タにゲート信号を供給する複数のゲートラインと、各画
   素電極列にそれぞれ対応させて配線されその列の薄膜ト
   ランジスタにデータ信号を供給する複数のデータライン
   とを形成してなり、かつ、前記各ゲートラインには、こ
   のゲートラインが対応する各画素電極行の隣の行の画素
   電極に対しその縁部の一面と絶縁膜をはさんで対向する
   張出し部を形成して、このゲートラインの張出し部と前
   記画素電極とその間の絶縁膜とで第１の補償容量を形成
   し、前記画素電極の前記縁部の他面側には他の絶縁膜を
   はさんで前記画素電極と対向する容量形成用電極を設け
   て、この容量形成用電極と画素電極とその間の絶縁膜と
   で第２の補償容量を形成するとともに、前記容量形成用
   電極を前記ゲートラインに接続して、前記第１の補償容
   量と第２の補償容量とを並列接続したことを特徴とする
   薄膜トランジスタパネル。