JPH06290112A - Ｅｅｐｒｏｍによるビットデータ記憶装置 - Google Patents
Ｅｅｐｒｏｍによるビットデータ記憶装置Info
- Publication number
- JPH06290112A JPH06290112A JP18372592A JP18372592A JPH06290112A JP H06290112 A JPH06290112 A JP H06290112A JP 18372592 A JP18372592 A JP 18372592A JP 18372592 A JP18372592 A JP 18372592A JP H06290112 A JPH06290112 A JP H06290112A
- Authority
- JP
- Japan
- Prior art keywords
- data
- page
- bit data
- match
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 本発明は多重記憶されるＥＥＰＲＯＭの書き
込み・消去中の電源断による不一致ビットデータを補正
することを目的とする。 【構成】 ＥＥＰＲＯＭによるビットデータ記憶装置
に、３ページに重ね順番に記憶するＥＥＰＲＯＭ１０６
の全ページデータ一致判定手段４と、第１及び２ページ
データ一致判定手段５と、一致しない場合にはビットデ
ータを無効する第２及び３ページデータ一致判定手段６
と、第３ページの前記ビットデータを一致ビットデータ
に補正する第３ベージ記憶データ補正手段７と、第１ペ
ージの前記ビットデータを一致ビットデータに補正する
第１ページ記憶データ補正手段８と、カウントデータで
あるデータの消去をする場合のカウントアップデータ用
補正手段９とを設ける。
込み・消去中の電源断による不一致ビットデータを補正
することを目的とする。 【構成】 ＥＥＰＲＯＭによるビットデータ記憶装置
に、３ページに重ね順番に記憶するＥＥＰＲＯＭ１０６
の全ページデータ一致判定手段４と、第１及び２ページ
データ一致判定手段５と、一致しない場合にはビットデ
ータを無効する第２及び３ページデータ一致判定手段６
と、第３ページの前記ビットデータを一致ビットデータ
に補正する第３ベージ記憶データ補正手段７と、第１ペ
ージの前記ビットデータを一致ビットデータに補正する
第１ページ記憶データ補正手段８と、カウントデータで
あるデータの消去をする場合のカウントアップデータ用
補正手段９とを設ける。
Description
【０００１】
【産業上の利用分野】本発明は制御対象の故障診断項目
のビットデータを多重に記憶するＥＥＰＲＯＭであっ
て、特に本発明では書き込み・消去中の電源切れによる
不一致ビットデータを補正して記憶させるＥＥＰＲＯＭ
によるビットデータ記憶装置に関する。
のビットデータを多重に記憶するＥＥＰＲＯＭであっ
て、特に本発明では書き込み・消去中の電源切れによる
不一致ビットデータを補正して記憶させるＥＥＰＲＯＭ
によるビットデータ記憶装置に関する。
【０００２】
【従来の技術】従来このような分野の技術として、自動
車用マイクロコンピュータ搭載装置では、イグニッショ
ンスイッチ（ＩＧ．ＳＷ）を切っても一部のデータを記
憶しておくためは、スタンバイＲＡＭ(Random Access M
emory)を使用するのが一般的であったが、バッテリをは
ずすと記憶が消える等の欠点があるため、近年ＥＥＰＲ
ＯＭ(Electrically Erasable Programmable ROM)による
記憶が使用され始めている。
車用マイクロコンピュータ搭載装置では、イグニッショ
ンスイッチ（ＩＧ．ＳＷ）を切っても一部のデータを記
憶しておくためは、スタンバイＲＡＭ(Random Access M
emory)を使用するのが一般的であったが、バッテリをは
ずすと記憶が消える等の欠点があるため、近年ＥＥＰＲ
ＯＭ(Electrically Erasable Programmable ROM)による
記憶が使用され始めている。
【０００３】ところで、ＲＡＭと比較すると、代表的な
ＥＥＰＲＯＭには、次のような扱いにくさがある。第１
には、ビットを“１”→“０”に変更することは、１ス
テップで可能であるが、“０”→“１”に書き換える場
合には、最初に最小単位（例えば１バイト）をすべて消
去（オール１となる）した後に最小単位全体を書き換え
るという２ステップ動作が必要となる。
ＥＥＰＲＯＭには、次のような扱いにくさがある。第１
には、ビットを“１”→“０”に変更することは、１ス
テップで可能であるが、“０”→“１”に書き換える場
合には、最初に最小単位（例えば１バイト）をすべて消
去（オール１となる）した後に最小単位全体を書き換え
るという２ステップ動作が必要となる。
【０００４】第２には書き込み、消去とも１０ｍｓ程度
の時間がかかる（ＲＡＭは数μｓ以下である）。また、
データの損傷時の使用を防止するメモリ方式としては、
ミラーメモリ、チェックサム、３ページ記憶による多数
決等が知られている。ミラーメモリは、記憶されたデー
タにこれと反転したデータを記憶するものでデータの損
傷を発見するものである。チェックサムは全データを合
計し合計値が一致するかどうかで故障を検出するもので
ある。
の時間がかかる（ＲＡＭは数μｓ以下である）。また、
データの損傷時の使用を防止するメモリ方式としては、
ミラーメモリ、チェックサム、３ページ記憶による多数
決等が知られている。ミラーメモリは、記憶されたデー
タにこれと反転したデータを記憶するものでデータの損
傷を発見するものである。チェックサムは全データを合
計し合計値が一致するかどうかで故障を検出するもので
ある。
【０００５】なお上記データの損傷の原因は主として、
マイクロコンピュータ暴走による書き込みやＥＥＰＲＯ
Ｍ自体の劣化などにより生じる。
マイクロコンピュータ暴走による書き込みやＥＥＰＲＯ
Ｍ自体の劣化などにより生じる。
【０００６】
【発明が解決しようとする課題】しかしながら、ＥＥＰ
ＲＯＭの書き込み・消去には時間がかかるから、従来の
データ損傷時の使用を防止するメモリ方式ではいずれも
複数のメモリに記憶するため一連の書き込み作業中に電
源が切れて中途半端な形のデータを記憶する可能性が大
幅に増加するという問題が生じる。このような電源切れ
に対する新たな問題に対処するために、上記方式のうち
３ページ記憶による多数決法が適しているようであるが
さらに改良が必要とされる。
ＲＯＭの書き込み・消去には時間がかかるから、従来の
データ損傷時の使用を防止するメモリ方式ではいずれも
複数のメモリに記憶するため一連の書き込み作業中に電
源が切れて中途半端な形のデータを記憶する可能性が大
幅に増加するという問題が生じる。このような電源切れ
に対する新たな問題に対処するために、上記方式のうち
３ページ記憶による多数決法が適しているようであるが
さらに改良が必要とされる。
【０００７】したがって、本発明は上記問題点に鑑み電
源切れによるデータの書き込み・消去失敗に対して電源
立ち上げ時に補正し確実に記憶再生できるＥＥＰＲＯＭ
によるビットデータ記憶装置を提供することを目的とす
る。
源切れによるデータの書き込み・消去失敗に対して電源
立ち上げ時に補正し確実に記憶再生できるＥＥＰＲＯＭ
によるビットデータ記憶装置を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明は前記問題点を解
決するために、複数のビットデータを記憶するＥＥＰＲ
ＯＭによるビットデータ記憶装置に、全ページデータ一
致判定手段、第１及び２ページデータ一致判定手段、第
２及び３ページデータ一致判定手段、第３ベージ記憶デ
ータ補正手段、第１ページ記憶データ補正手段及びカウ
ントアップデータ用補正手段を設ける。
決するために、複数のビットデータを記憶するＥＥＰＲ
ＯＭによるビットデータ記憶装置に、全ページデータ一
致判定手段、第１及び２ページデータ一致判定手段、第
２及び３ページデータ一致判定手段、第３ベージ記憶デ
ータ補正手段、第１ページ記憶データ補正手段及びカウ
ントアップデータ用補正手段を設ける。
【０００９】前記全ページデータ一致判定手段は前記複
数のビットデータを３ページにして重ね記憶しかつ同一
ビットデータを第１ページ、第２ページ、第３ページの
順に記憶するＥＥＰＲＯＭから各ページの同一記憶ビッ
トデータを読み出し、全ビットデータが一致するかを判
定する。前記第１及び２ページデータ一致判定手段は前
記全ページデータ一致判定手段で全データが一致しない
場合に、第１及び２ページの同一記憶ビットデータを読
出し、このビットデータが一致するかを判定する。
数のビットデータを３ページにして重ね記憶しかつ同一
ビットデータを第１ページ、第２ページ、第３ページの
順に記憶するＥＥＰＲＯＭから各ページの同一記憶ビッ
トデータを読み出し、全ビットデータが一致するかを判
定する。前記第１及び２ページデータ一致判定手段は前
記全ページデータ一致判定手段で全データが一致しない
場合に、第１及び２ページの同一記憶ビットデータを読
出し、このビットデータが一致するかを判定する。
【００１０】前記第２及び３ページデータ一致判定手段
は前記第１及び２ページデータ一致判定手段で前記ビッ
トデータが一致しない場合に、第２及び３ページの同一
記憶ビットデータを読出し、このビットデータが一致す
るかを判定しかつ一致しない場合にはこれらのビットデ
ータを無効にする。前記第３ベージ記憶データ補正手段
は前記第１及び２ページデータ一致判定手段で前記ビッ
トデータが一致する場合に、前記第３ページの前記ビッ
トデータを一致ビットデータに補正する。
は前記第１及び２ページデータ一致判定手段で前記ビッ
トデータが一致しない場合に、第２及び３ページの同一
記憶ビットデータを読出し、このビットデータが一致す
るかを判定しかつ一致しない場合にはこれらのビットデ
ータを無効にする。前記第３ベージ記憶データ補正手段
は前記第１及び２ページデータ一致判定手段で前記ビッ
トデータが一致する場合に、前記第３ページの前記ビッ
トデータを一致ビットデータに補正する。
【００１１】前記第１ページ記憶データ補正手段は前記
第２及び３ページデータ一致判定手段で前記ビットデー
タが一致する場合に、前記第１ページの前記ビットデー
タを一致ビットデータに補正する。さらに前記カウント
アップデータ用補正手段は前記ビットデータによって構
成されるデータがカウントデータである場合に、前記第
２ページの全ビットデータが“１”であり、かつ第１の
ページのデータ値が第３ページのデータ値より１だけ大
きければ、第２及び３ページのビットデータを第１のペ
ージのビットデータに補正する。
第２及び３ページデータ一致判定手段で前記ビットデー
タが一致する場合に、前記第１ページの前記ビットデー
タを一致ビットデータに補正する。さらに前記カウント
アップデータ用補正手段は前記ビットデータによって構
成されるデータがカウントデータである場合に、前記第
２ページの全ビットデータが“１”であり、かつ第１の
ページのデータ値が第３ページのデータ値より１だけ大
きければ、第２及び３ページのビットデータを第１のペ
ージのビットデータに補正する。
【００１２】
【作用】本発明のＥＥＰＲＯＭによるビットデータ記憶
装置によれば、前記全ページデータ一致判定手段によっ
て前記複数のビットデータを３ページにして重ね記憶し
かつ同一ビットデータを第１ページ、第２ページ、第３
ページの順に記憶するＥＥＰＲＯＭから各ページの同一
記憶ビットデータが読み出され、全ビットデータが一致
するかが判定され、前記第１及び２ページデータ一致判
定手段によって前記全ページデータ一致判定手段で全デ
ータが一致しない場合に、第１及び２ページの同一記憶
ビットデータが読出され、このビットデータが一致する
かが判定され、前記第２及び３ページデータ一致判定手
段によって前記第１及び２ページデータ一致判定手段で
前記ビットデータが一致しない場合に、第２及び３ペー
ジの同一記憶ビットデータが読出され、このビットデー
タが一致するかが判定されかつ一致しない場合にはこれ
らのビットデータが無効とされ、前記第３ベージ記憶デ
ータ補正手段は前記第１及び２ページデータ一致判定手
段で前記ビットデータが一致する場合に、前記第３ペー
ジの前記ビットデータが一致ビットデータに補正され、
前記第１ページ記憶データ補正手段によって前記第２及
び３ページデータ一致判定手段で前記ビットデータが一
致する場合に、前記第１ページの前記ビットデータが一
致ビットデータに補正される。したがって、ＥＥＰＲＯ
Ｍにデータを書き込み中に電源切れがあって多重に記憶
されたビットデータが損傷されても確実に復元可能であ
る。
装置によれば、前記全ページデータ一致判定手段によっ
て前記複数のビットデータを３ページにして重ね記憶し
かつ同一ビットデータを第１ページ、第２ページ、第３
ページの順に記憶するＥＥＰＲＯＭから各ページの同一
記憶ビットデータが読み出され、全ビットデータが一致
するかが判定され、前記第１及び２ページデータ一致判
定手段によって前記全ページデータ一致判定手段で全デ
ータが一致しない場合に、第１及び２ページの同一記憶
ビットデータが読出され、このビットデータが一致する
かが判定され、前記第２及び３ページデータ一致判定手
段によって前記第１及び２ページデータ一致判定手段で
前記ビットデータが一致しない場合に、第２及び３ペー
ジの同一記憶ビットデータが読出され、このビットデー
タが一致するかが判定されかつ一致しない場合にはこれ
らのビットデータが無効とされ、前記第３ベージ記憶デ
ータ補正手段は前記第１及び２ページデータ一致判定手
段で前記ビットデータが一致する場合に、前記第３ペー
ジの前記ビットデータが一致ビットデータに補正され、
前記第１ページ記憶データ補正手段によって前記第２及
び３ページデータ一致判定手段で前記ビットデータが一
致する場合に、前記第１ページの前記ビットデータが一
致ビットデータに補正される。したがって、ＥＥＰＲＯ
Ｍにデータを書き込み中に電源切れがあって多重に記憶
されたビットデータが損傷されても確実に復元可能であ
る。
【００１３】さらに前記カウントアップデータ用補正手
段によって前記ビットデータによって構成されるデータ
がカウントデータである場合に、前記第２ページの全ビ
ットデータが“１”であり、かつ第１のページのデータ
値が第３ページのデータ値より１だけ大きければ、第２
及び３ページのビットデータが第１のページのビットデ
ータに補正される。したがってＥＥＰＲＯＭのデータを
消去中に電源切れが生じても多重に記憶されたビットデ
ータが損傷されても確実に復元可能である。
段によって前記ビットデータによって構成されるデータ
がカウントデータである場合に、前記第２ページの全ビ
ットデータが“１”であり、かつ第１のページのデータ
値が第３ページのデータ値より１だけ大きければ、第２
及び３ページのビットデータが第１のページのビットデ
ータに補正される。したがってＥＥＰＲＯＭのデータを
消去中に電源切れが生じても多重に記憶されたビットデ
ータが損傷されても確実に復元可能である。
【００１４】
【実施例】以下本発明の実施例について図面を参照して
説明する。図１は本発明の実施例の前提となる制御対象
の診断装置を示す図である。本図に示す制御対象の診断
装置は、例えば自動車に搭載されるエアバックを制御対
象１００として、該制御対象の診断項目を検出して、検
出信号を入力する入力回路１０１と、該入力回路からの
信号に基づき制御対象であるエアバックを動作させるべ
きかを判断する制御処理手段１０２と、該制御処理手段
１０２から指示で前記制御対象を動作させる出力回路１
０３と、前記制御処理手段１０２で正常な動作判断が行
われるように制御処理手段１０２から診断項目を検出す
る検出手段の故障判定をする故障判定手段１０４と、該
故障判定手段１０４での判定結果を表示する表示器１０
５と、前記故障判定手段１０４で判定した結果を記憶す
るＥＥＰＲＯＭ１０６と、該ＥＥＰＲＯＭ１０６のデー
タを分析し電源切れ等によるデータ書き換え・消去失敗
を発見しこれを補正する記憶データ補正手段１０７を含
む。
説明する。図１は本発明の実施例の前提となる制御対象
の診断装置を示す図である。本図に示す制御対象の診断
装置は、例えば自動車に搭載されるエアバックを制御対
象１００として、該制御対象の診断項目を検出して、検
出信号を入力する入力回路１０１と、該入力回路からの
信号に基づき制御対象であるエアバックを動作させるべ
きかを判断する制御処理手段１０２と、該制御処理手段
１０２から指示で前記制御対象を動作させる出力回路１
０３と、前記制御処理手段１０２で正常な動作判断が行
われるように制御処理手段１０２から診断項目を検出す
る検出手段の故障判定をする故障判定手段１０４と、該
故障判定手段１０４での判定結果を表示する表示器１０
５と、前記故障判定手段１０４で判定した結果を記憶す
るＥＥＰＲＯＭ１０６と、該ＥＥＰＲＯＭ１０６のデー
タを分析し電源切れ等によるデータ書き換え・消去失敗
を発見しこれを補正する記憶データ補正手段１０７を含
む。
【００１５】図２は本発明の実施例に係るＥＥＰＲＯＭ
によるビットデータ記憶装置を示す図である。本図に示
すように、ＥＥＰＲＯＭによるビットデータ記憶装置は
ＥＥＰＲＯＭ１０６と記憶データ補正手段１０７とを含
む。先ず前記ＥＥＰＲＯＭ１０６は三つの記憶部１、２
及び３からなり、以下にこれを説明する。図３はＥＥＰ
ＲＯＭでデータ記憶構成を示す図である。本図に示すよ
うに、前記ＥＥＰＲＯＭ１０６は、同一のデータを３重
にすなわち第１ページ（記憶部１）、第２ページ（記憶
部２）及び第３ページ（記憶部３）に記憶する構成であ
る。各ページは２バイト（最大１６診断項目の検出手段
の正常、故障を記憶）の例であり、各診断項目の正常を
“１”、故障を“０”と書き込まれる。前記故障判定手
段１０４からのデータは以下のようにして書き込まれ
る。書き込みの順序は第１ページ、第２ページ、第３ペ
ージの順である。そして書き込みは１診断項目単位とす
る。どこかのビットを“１”→“０”に変更するだけな
ので、消去の必要はない。
によるビットデータ記憶装置を示す図である。本図に示
すように、ＥＥＰＲＯＭによるビットデータ記憶装置は
ＥＥＰＲＯＭ１０６と記憶データ補正手段１０７とを含
む。先ず前記ＥＥＰＲＯＭ１０６は三つの記憶部１、２
及び３からなり、以下にこれを説明する。図３はＥＥＰ
ＲＯＭでデータ記憶構成を示す図である。本図に示すよ
うに、前記ＥＥＰＲＯＭ１０６は、同一のデータを３重
にすなわち第１ページ（記憶部１）、第２ページ（記憶
部２）及び第３ページ（記憶部３）に記憶する構成であ
る。各ページは２バイト（最大１６診断項目の検出手段
の正常、故障を記憶）の例であり、各診断項目の正常を
“１”、故障を“０”と書き込まれる。前記故障判定手
段１０４からのデータは以下のようにして書き込まれ
る。書き込みの順序は第１ページ、第２ページ、第３ペ
ージの順である。そして書き込みは１診断項目単位とす
る。どこかのビットを“１”→“０”に変更するだけな
ので、消去の必要はない。
【００１６】次に図２に戻り、記憶データ補正手段１０
７は、電源立ち上げ時にデータ書き換え中に電源切れが
あったかを検出するために、前記ＥＥＰＲＯＭ１０６か
らの第１ページ、第２ページ及び第３ページからのデー
タを読出しこれらのデータが一致するかを判定する全ペ
ージデータ一致判定手段４と、該全ページデータ一致判
定手段４でのデータに不一致が有る場合には、第１ペー
ジ及び第２ページからのデータを読出しこれらのデータ
が一致するかを判定する第１及び２ページデータ一致判
定手段５と、該第１及び２ページデータ一致判定手段５
でのデータに不一致がある場合には、第２ページ及び第
３ページからのデータを読出しこれらのデータが一致す
るかを判定する第２及び３ページデータ一致判定手段６
と、前記第１及び２ページデータ一致判定手段５でデー
タが一致した場合に前記第３ベージの記憶データを該一
致データに補正する第３ベージ記憶データ補正手段７
と、前記第２及び３ページデータ一致判定手段６でデー
タが一致した場合に前記第１ページの記憶データを該一
致データに補正する第１ページ記憶データ補正手段８と
を含む。以下に記憶データ補正手段１０７における補正
の具体例を説明する。
７は、電源立ち上げ時にデータ書き換え中に電源切れが
あったかを検出するために、前記ＥＥＰＲＯＭ１０６か
らの第１ページ、第２ページ及び第３ページからのデー
タを読出しこれらのデータが一致するかを判定する全ペ
ージデータ一致判定手段４と、該全ページデータ一致判
定手段４でのデータに不一致が有る場合には、第１ペー
ジ及び第２ページからのデータを読出しこれらのデータ
が一致するかを判定する第１及び２ページデータ一致判
定手段５と、該第１及び２ページデータ一致判定手段５
でのデータに不一致がある場合には、第２ページ及び第
３ページからのデータを読出しこれらのデータが一致す
るかを判定する第２及び３ページデータ一致判定手段６
と、前記第１及び２ページデータ一致判定手段５でデー
タが一致した場合に前記第３ベージの記憶データを該一
致データに補正する第３ベージ記憶データ補正手段７
と、前記第２及び３ページデータ一致判定手段６でデー
タが一致した場合に前記第１ページの記憶データを該一
致データに補正する第１ページ記憶データ補正手段８と
を含む。以下に記憶データ補正手段１０７における補正
の具体例を説明する。
【００１７】図４はＥＥＰＲＯＭに記憶されるデータの
補正を説明する図である。本図の説明では、説明の簡単
化のために診断項目を４つにし、すなわ４ビットデータ
を用いる。本図に示すように時刻ｔa に「１１０１」の
故障データが前記故障判定手段１０４により「１１０
０」に変化したとする。時刻ｔa に電源が切れればデー
タが変化できず第１ページ、第２ページ、第３ページで
は「１１０１」が記憶されている。時刻ｔb に電源が切
れたときに第１ページの記憶データ「１１００」、第２
ページの記憶データ「１１０１」、第３ページの記憶デ
ータ「１１０１」が記憶されているとする。時刻ｔc に
電源が切れたときに第１ページの記憶データ「１１０
０」、第２ページの記憶データ「１１００」、第３ペー
ジの記憶データ「１１０１」が記憶されているとする。
時刻ｔd に電源が切れたときに第１ページの記憶データ
「１１００」、第２ページの記憶データ「１１００」、
第３ページの記憶データ「１１００」が記憶されている
とする。
補正を説明する図である。本図の説明では、説明の簡単
化のために診断項目を４つにし、すなわ４ビットデータ
を用いる。本図に示すように時刻ｔa に「１１０１」の
故障データが前記故障判定手段１０４により「１１０
０」に変化したとする。時刻ｔa に電源が切れればデー
タが変化できず第１ページ、第２ページ、第３ページで
は「１１０１」が記憶されている。時刻ｔb に電源が切
れたときに第１ページの記憶データ「１１００」、第２
ページの記憶データ「１１０１」、第３ページの記憶デ
ータ「１１０１」が記憶されているとする。時刻ｔc に
電源が切れたときに第１ページの記憶データ「１１０
０」、第２ページの記憶データ「１１００」、第３ペー
ジの記憶データ「１１０１」が記憶されているとする。
時刻ｔd に電源が切れたときに第１ページの記憶データ
「１１００」、第２ページの記憶データ「１１００」、
第３ページの記憶データ「１１００」が記憶されている
とする。
【００１８】電源立ち上げ時に、全ページデータ一致判
定手段４によりＥＥＰＲＯＭ１０６からデータが読み出
され、前記電源切れ時刻ｔa 及びｔd のように各ページ
のデータに変化がない場合にはＥＥＰＲＯＭ１０６の記
憶データを補正しない。しかし電源切れ時刻ｔb のよう
に第１ページが「１１００」で、第２及び３ページのデ
ータがともに「１１０１」の場合には、第２及び３ペー
ジデータ一致判定手段６でこれを検出する。この検出さ
れたデータにおいて、第１ページのデータ「１１００」
が書き込み終了時で電源が切れた可能性が大であるが、
第１ページが何らかの他の原因で書き変わってしまった
可能性もある。したがってこの場合には第１ページ記憶
データ補正手段８により第１ページのデータを「１１０
１」に補正する。
定手段４によりＥＥＰＲＯＭ１０６からデータが読み出
され、前記電源切れ時刻ｔa 及びｔd のように各ページ
のデータに変化がない場合にはＥＥＰＲＯＭ１０６の記
憶データを補正しない。しかし電源切れ時刻ｔb のよう
に第１ページが「１１００」で、第２及び３ページのデ
ータがともに「１１０１」の場合には、第２及び３ペー
ジデータ一致判定手段６でこれを検出する。この検出さ
れたデータにおいて、第１ページのデータ「１１００」
が書き込み終了時で電源が切れた可能性が大であるが、
第１ページが何らかの他の原因で書き変わってしまった
可能性もある。したがってこの場合には第１ページ記憶
データ補正手段８により第１ページのデータを「１１０
１」に補正する。
【００１９】次に電源切れ時刻ｔc のように第１及び２
ページがともに「１１００」で、第３ページのデータが
「１１０１」の場合には、第１及び２ページデータ一致
判定手段５でこれを検出する。この検出されたデータに
おいて、第３ベージ記憶データ補正手段７により、第３
ページのデータ「１１０１」を「１１００」に補正す
る。この場合、第１及び２ページの書き込み終了時点で
電源が切れたとみなす。
ページがともに「１１００」で、第３ページのデータが
「１１０１」の場合には、第１及び２ページデータ一致
判定手段５でこれを検出する。この検出されたデータに
おいて、第３ベージ記憶データ補正手段７により、第３
ページのデータ「１１０１」を「１１００」に補正す
る。この場合、第１及び２ページの書き込み終了時点で
電源が切れたとみなす。
【００２０】なお上記以外の場合にはデータが何らかの
誤動作で書き変わったモードであるため、前記第２及び
３ページデータ一致判定手段６により前記故障判定回路
へその旨を出力しこれに該当する検出手段を故障として
扱うか又はその旨を表示器１０５に表示し再度故障判定
回路からデータを送り再チェックするようにしてもよ
い。すなわち従来の多数決方式では第１及び第３ページ
のデータが同一であれば、一致データを採用していた
が、書き換え中の電源切れによる場合には第１及び第３
ページのデータのみが同一であるということがないの
で、このようなデータ正常でないとして扱う。以上はビ
ットデータの書き込み（“１”から“０”への）中の電
源切れの場合であったが、カウントデータの場合には消
去（“０”から“１”への）が必要である。以下にこの
場合における電源切れによるデータの補正を説明する。
誤動作で書き変わったモードであるため、前記第２及び
３ページデータ一致判定手段６により前記故障判定回路
へその旨を出力しこれに該当する検出手段を故障として
扱うか又はその旨を表示器１０５に表示し再度故障判定
回路からデータを送り再チェックするようにしてもよ
い。すなわち従来の多数決方式では第１及び第３ページ
のデータが同一であれば、一致データを採用していた
が、書き換え中の電源切れによる場合には第１及び第３
ページのデータのみが同一であるということがないの
で、このようなデータ正常でないとして扱う。以上はビ
ットデータの書き込み（“１”から“０”への）中の電
源切れの場合であったが、カウントデータの場合には消
去（“０”から“１”への）が必要である。以下にこの
場合における電源切れによるデータの補正を説明する。
【００２１】次に本発明の別の実施例について説明す
る。図２に戻り本実施例では、前記実施例に追加してＥ
ＥＰＲＯＭ１０６から各ページのデータを電源立ち上げ
時に読み込み、以下に説明する補正を行うカウントアッ
プデータ用補正手段９が設けられる。図５は本発明の別
の実施例に係るＥＥＰＲＯＭに記憶されるカウントアッ
プデータの補正を説明する図である。本図に示すように
データが「０００１」から「００１０」に１だけカウン
トアップして変化したとする。この場合には「０００
１」→「１１１１」（消去）→「００１０」（書き込）
との過程を経てデータを形成することが必要である。当
初第１、２及び３ページでは「０００１」が記憶されて
いる。下記のような消去、書き込み中に電源切れが生じ
ることが考えられる。先ず第１ページについては、消去
後、書き込み後にそれぞれ電源切れが生じる場合があ
る。同様に第２ページについては、消去後、書き込み後
にそれぞれ電源切れが生じる場合がある。また第３ペー
ジについては、消去後、書き込み後にそれぞれ電源切れ
が生じる場合がある。第３ページの書き込み後の電源切
れはこれを全ページデータ一致判定手段４が検出する。
この場合には補正は正常なためなされない。第１ページ
の消去後、書き込み後の電源切れは第２及び３ページデ
ータ一致判定手段６により検出され、第１ページ記憶デ
ータ補正手段８により第１ページのデータは「０００
１」に補正される。第２ページの書き込み後、第３ペー
ジの消去後の電源切れは第１及び２ページデータ一致判
定手段５により検出され、第１ページ記憶データ補正手
段７により第３ページのデータは「００１０」に補正さ
れる。第２ページの消去後の電源切れはカウントアップ
データ用補正手段９により検出され補正される。この場
合第２ページのデータは全部異なるが、カウントアップ
データ用補正手段９により先ず第２ページのデータが
「１１１１」であることが検出され、さらに第１ページ
のデータ値Ａに対して第３ページのデータ値Ｃとの関係
がＡ＝Ｃ＋ｌの関係にあることが判断される。この場合
第２ページの消去中から書き込み以前の間に電源切れが
生じたものとみなす。そして、第２及び３ページのデー
タを「００１０」に補正する。
る。図２に戻り本実施例では、前記実施例に追加してＥ
ＥＰＲＯＭ１０６から各ページのデータを電源立ち上げ
時に読み込み、以下に説明する補正を行うカウントアッ
プデータ用補正手段９が設けられる。図５は本発明の別
の実施例に係るＥＥＰＲＯＭに記憶されるカウントアッ
プデータの補正を説明する図である。本図に示すように
データが「０００１」から「００１０」に１だけカウン
トアップして変化したとする。この場合には「０００
１」→「１１１１」（消去）→「００１０」（書き込）
との過程を経てデータを形成することが必要である。当
初第１、２及び３ページでは「０００１」が記憶されて
いる。下記のような消去、書き込み中に電源切れが生じ
ることが考えられる。先ず第１ページについては、消去
後、書き込み後にそれぞれ電源切れが生じる場合があ
る。同様に第２ページについては、消去後、書き込み後
にそれぞれ電源切れが生じる場合がある。また第３ペー
ジについては、消去後、書き込み後にそれぞれ電源切れ
が生じる場合がある。第３ページの書き込み後の電源切
れはこれを全ページデータ一致判定手段４が検出する。
この場合には補正は正常なためなされない。第１ページ
の消去後、書き込み後の電源切れは第２及び３ページデ
ータ一致判定手段６により検出され、第１ページ記憶デ
ータ補正手段８により第１ページのデータは「０００
１」に補正される。第２ページの書き込み後、第３ペー
ジの消去後の電源切れは第１及び２ページデータ一致判
定手段５により検出され、第１ページ記憶データ補正手
段７により第３ページのデータは「００１０」に補正さ
れる。第２ページの消去後の電源切れはカウントアップ
データ用補正手段９により検出され補正される。この場
合第２ページのデータは全部異なるが、カウントアップ
データ用補正手段９により先ず第２ページのデータが
「１１１１」であることが検出され、さらに第１ページ
のデータ値Ａに対して第３ページのデータ値Ｃとの関係
がＡ＝Ｃ＋ｌの関係にあることが判断される。この場合
第２ページの消去中から書き込み以前の間に電源切れが
生じたものとみなす。そして、第２及び３ページのデー
タを「００１０」に補正する。
【００２２】
【発明の効果】以上説明したように本発明によれば、多
重にして記憶されるＥＥＰＲＯＭの書き込み、消去中に
電源切れがあって多重に記憶されたビットデータが損傷
されても、記憶した順序から電源切れ前後のビットデー
タを検出して補正するので、確実に復元可能である。
重にして記憶されるＥＥＰＲＯＭの書き込み、消去中に
電源切れがあって多重に記憶されたビットデータが損傷
されても、記憶した順序から電源切れ前後のビットデー
タを検出して補正するので、確実に復元可能である。
【図１】本発明は実施例の前提となる制御対象の診断装
置を示す図である。
置を示す図である。
【図２】本発明の実施例に係るＥＥＰＲＯＭによるビッ
トデータ記憶装置を示す図である。
トデータ記憶装置を示す図である。
【図３】ＥＥＰＲＯＭのデータ記憶構成を示す図であ
る。
る。
【図４】ＥＥＰＲＯＭに記憶されるデータの補正を説明
する図である。
する図である。
【図５】本発明の別の実施例に係るＥＥＰＲＯＭに記憶
されるカウントアップデータの補正を説明する図であ
る。
されるカウントアップデータの補正を説明する図であ
る。
１…第１ページ ２…第２ページ ３…第３ページ ４…全ページデータ一致判定手段 ５…第１及び２ページデータ一致判定手段 ６…第２及び３ページデータ一致判定手段 ７…第３ベージ記憶データ補正手段 ８…第１ページ記憶データ補正手段 ９…カウントアップデータ用補正手段 １０６…ＥＥＰＲＯＭ １０７…記憶データ補正手段
Claims (2)
- 【請求項１】 複数のビットデータを記憶するＥＥＰＲ
ＯＭによるビットデータ記憶装置であって、 前記複数のビットデータを３ページにして重ね記憶しか
つ同一ビットデータを第１ページ、第２ページ、第３ペ
ージの順に記憶するＥＥＰＲＯＭ（１０６）から各ペー
ジの同一記憶ビットデータを読み出し、全ビットデータ
が一致するかを判定する全ページデータ一致判定手段
（４）と、 前記全ページデータ一致判定手段（４）で全データが一
致しない場合に、第１及び２ページの同一記憶ビットデ
ータを読出し、このビットデータが一致するかを判定す
る第１及び２ページデータ一致判定手段（５）と、 前記第１及び２ページデータ一致判定手段（５）で前記
ビットデータが一致しない場合に、第２及び３ページの
同一記憶ビットデータを読出し、このビットデータが一
致するかを判定しかつ一致しない場合にはこれらのビッ
トデータを無効する第２及び３ページデータ一致判定手
段（６）と、 前記第１及び２ページデータ一致判定手段（５）で前記
ビットデータが一致する場合に、前記第３ページの前記
ビットデータを一致ビットデータに補正する第３ベージ
記憶データ補正手段（７）と、 前記第２及び３ページデータ一致判定手段（６）で前記
ビットデータが一致する場合に、前記第１ページの前記
ビットデータを一致ビットデータに補正する第１ページ
記憶データ補正手段（８）とを備えるＥＥＰＲＯＭによ
るビットデータ記憶装置。 - 【請求項２】 複数のビットデータを記憶するＥＥＰＲ
ＯＭによるビットデータ記憶装置であって、 前記複数のビットデータを３ページにして重ね記憶しか
つ同一ビットデータを第１ページ、第２ページ、第３ペ
ージの順に記憶するＥＥＰＲＯＭ（１０６）から各ペー
ジの同一記憶ビットデータを読み出し、全ビットデータ
が一致するかを判定する全ページデータ一致判定手段
（４）と、 前記全ページデータ一致判定手段（４）で全データが一
致しない場合に、第１及び２ページの同一記憶ビットデ
ータを読出し、このビットデータが一致するかを判定す
る第１及び２ページデータ一致判定手段（５）と、 前記第１及び２ページデータ一致判定手段（５）で前記
ビットデータが一致しない場合に、第２及び３ページの
同一記憶ビットデータを読出し、このビットデータが一
致するかを判定しかつ一致しない場合にはこれらのビッ
トデータを無効する第２及び３ページデータ一致判定手
段（６）と、 前記第１及び２ページデータ一致判定手段（５）で前記
ビットデータが一致する場合に、前記第３ページの前記
ビットデータを一致ビットデータに補正する第３ベージ
記憶データ補正手段（７）と、 前記第２及び３ページデータ一致判定手段（６）で前記
ビットデータが一致する場合に、前記第１ページの前記
ビットデータを一致ビットデータに補正する第１ページ
記憶データ補正手段（８）と、 前記ビットデータによって構成されるデータがカウント
データである場合に、前記第２ページの全ビットデータ
が“１”であり、かつ第１のページのデータ値が第３ペ
ージのデータ値より１だけ大きければ、第２及び３ペー
ジのビットデータを第１のページのビットデータに補正
するカウントアップデータ用補正手段（９）とを備える
ＥＥＰＲＯＭによるビットデータ記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18372592A JPH06290112A (ja) | 1992-07-10 | 1992-07-10 | Ｅｅｐｒｏｍによるビットデータ記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18372592A JPH06290112A (ja) | 1992-07-10 | 1992-07-10 | Ｅｅｐｒｏｍによるビットデータ記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06290112A true JPH06290112A (ja) | 1994-10-18 |
Family
ID=16140876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18372592A Pending JPH06290112A (ja) | 1992-07-10 | 1992-07-10 | Ｅｅｐｒｏｍによるビットデータ記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06290112A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6035413A (en) * | 1996-04-26 | 2000-03-07 | Toyota Jidosha Kabushiki Kaisha | Data backup apparatus of a semiconductor memory |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6234260A (ja) * | 1985-08-07 | 1987-02-14 | Canon Inc | 不揮発性メモリアクセス方式 |
| JPS62213000A (ja) * | 1986-03-12 | 1987-09-18 | Hitachi Ltd | 測定方式 |
-
1992
- 1992-07-10 JP JP18372592A patent/JPH06290112A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6234260A (ja) * | 1985-08-07 | 1987-02-14 | Canon Inc | 不揮発性メモリアクセス方式 |
| JPS62213000A (ja) * | 1986-03-12 | 1987-09-18 | Hitachi Ltd | 測定方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6035413A (en) * | 1996-04-26 | 2000-03-07 | Toyota Jidosha Kabushiki Kaisha | Data backup apparatus of a semiconductor memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2146399C1 (ru) | Способ записи данных в энергонезависимое запоминающее устройство, способ использования устройства на интегральных схемах, устройство на интегральных схемах | |
| JP2990181B1 (ja) | フラッシュメモリ、フラッシュメモリを備えたマイクロコンピュータおよびフラッシュメモリへのプログラム格納方法 | |
| JP2830308B2 (ja) | 情報処理装置 | |
| JP2002351685A (ja) | 不揮発性メモリのデータ更新方法及び制御装置 | |
| US7925843B2 (en) | Memory controller having a plurality of memory regions for protection against power failure | |
| KR100378224B1 (ko) | Ｉｃ카드 | |
| US4888686A (en) | System for storing information with comparison of stored data values | |
| US7496822B2 (en) | Apparatus and method for responding to data retention loss in a non-volatile memory unit using error checking and correction techniques | |
| US7657795B2 (en) | Method and apparatus for writing to a target memory page of a memory | |
| JP3371682B2 (ja) | 半導体記憶装置 | |
| JPH07169298A (ja) | 冗長性半導体メモリの不良エレメントの検出方法 | |
| JPH06290112A (ja) | Ｅｅｐｒｏｍによるビットデータ記憶装置 | |
| JPH10124403A (ja) | ブロック消去型フラッシュメモリの書込み方法 | |
| JP4543317B2 (ja) | 不揮発性メモリのデータ制御方法 | |
| JPH08161234A (ja) | プロセッサにより処理される指令の線形シーケンス実行保護方法及び装置 | |
| JPH0973417A (ja) | 多重メモリ制御方法 | |
| JPH08153397A (ja) | Ｅｅｐｒｏｍのデータ再書込制御装置 | |
| JP2000194605A (ja) | フラッシュメモリのリフレッシュ装置、そのリフレッシュ方法及びフラッシュメモリ | |
| JP2697332B2 (ja) | 動作設定情報信頼性向上装置 | |
| JP3019346B2 (ja) | データ処理装置 | |
| JPH0341538A (ja) | 主記憶装置 | |
| KR100284044B1 (ko) | 연관 관계를 갖는 기능 기기들의 이상 동작 복구 방법 | |
| JP2006065384A (ja) | 半導体装置 | |
| JP2984126B2 (ja) | メモリカードの接触不良検出装置 | |
| JPH04293139A (ja) | データ保持方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19951128 |