JPS6234260A - 不揮発性メモリアクセス方式 - Google Patents
不揮発性メモリアクセス方式Info
- Publication number
- JPS6234260A JPS6234260A JP60172401A JP17240185A JPS6234260A JP S6234260 A JPS6234260 A JP S6234260A JP 60172401 A JP60172401 A JP 60172401A JP 17240185 A JP17240185 A JP 17240185A JP S6234260 A JPS6234260 A JP S6234260A
- Authority
- JP
- Japan
- Prior art keywords
- data
- block
- volatile memory
- address
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は書き込み可能な不揮発性メモリの書き込み読み
出しを行う不揮発性メモリアクセス方式％式％ ［従来の技術］ 昨今の電子技術の発達はめざましいものがあり、特にＩ
Ｃやメモリの高集積化等により極めて低価格で高性能の
電子機器１例えばパーソナルコンピュータ、ワードプロ
セッサ、プリンタ等が実現されるようになった。
出しを行う不揮発性メモリアクセス方式％式％ ［従来の技術］ 昨今の電子技術の発達はめざましいものがあり、特にＩ
Ｃやメモリの高集積化等により極めて低価格で高性能の
電子機器１例えばパーソナルコンピュータ、ワードプロ
セッサ、プリンタ等が実現されるようになった。
一方それに伴って、これらの電子機器が様々な分野に普
及し、それらの使われ方も各ユーザーの使用形態に応じ
て極めて多様化しつつある。
及し、それらの使われ方も各ユーザーの使用形態に応じ
て極めて多様化しつつある。
そのため、１つの電子機器に多種の機部が凝縮され、各
々のユーザが使用する際にはこれら多種の機能のうちか
ら所望の機能会動作方式を複雑な操作で選択してから実
際の動作を行わせるようにした機器も多く普及している
。
々のユーザが使用する際にはこれら多種の機能のうちか
ら所望の機能会動作方式を複雑な操作で選択してから実
際の動作を行わせるようにした機器も多く普及している
。
そこで、機器内部にいわゆるＥＥＦＲＯＭ（Ｅｌｅｃｔ
ｒｉｃＥｒａｓａｂｌ’ｅ Ｐｒｏｇｒａｓａｂｌｅ
Ｒｅｅｄ ０ｎｌｙ Ｍｅ＋５ｏｒｙ）等の不揮発性メ
モリを持ち、機器の各種の動作パラメータ（例えばプリ
ンタの印字文字ピッチ等）を同メモリ中に記憶しておく
ことによって、電源投入後のオペレータ操作を簡略化さ
せた機器も実現されるようになった。然しながら、従来
のこの種の機器の場合、マイクロプロセッサ等がたまた
まこの不揮発性メモリの、あるアドレスの内容を書きか
えようとしているタイミングの時に、オペレータがこの
機器の電源を遮断してしまうと、そのアドレスの内容が
正しく書きかえられずに全く別のデータとなってしまい
、その結果、その後電源を投入した際にこれまでとは全
く異なる動作モードで動き出してしまうという欠点があ
った。
ｒｉｃＥｒａｓａｂｌ’ｅ Ｐｒｏｇｒａｓａｂｌｅ
Ｒｅｅｄ ０ｎｌｙ Ｍｅ＋５ｏｒｙ）等の不揮発性メ
モリを持ち、機器の各種の動作パラメータ（例えばプリ
ンタの印字文字ピッチ等）を同メモリ中に記憶しておく
ことによって、電源投入後のオペレータ操作を簡略化さ
せた機器も実現されるようになった。然しながら、従来
のこの種の機器の場合、マイクロプロセッサ等がたまた
まこの不揮発性メモリの、あるアドレスの内容を書きか
えようとしているタイミングの時に、オペレータがこの
機器の電源を遮断してしまうと、そのアドレスの内容が
正しく書きかえられずに全く別のデータとなってしまい
、その結果、その後電源を投入した際にこれまでとは全
く異なる動作モードで動き出してしまうという欠点があ
った。
［発明が解決しようとする問題点］
そこで本発明は上記従来の欠点に鑑みなされたもので、
例えば不揮発性メモリの書き込み中に電源が遮断されて
メモリの内容を破壊してもメモリの復帰または更新を可
能にした不揮発性メモリアクセス方式を提供することに
ある。
例えば不揮発性メモリの書き込み中に電源が遮断されて
メモリの内容を破壊してもメモリの復帰または更新を可
能にした不揮発性メモリアクセス方式を提供することに
ある。
［問題点を解決するための手段Ｊ
この問題を解決する一手段として、例えば第１図に示す
実施例の不揮発性メモリアクセス方式は、ＣＰＵｌ０と
メモリ内部をブロック１、゛ブロック２、ブロック３に
分割した不揮発性メモリ１３を備える。
実施例の不揮発性メモリアクセス方式は、ＣＰＵｌ０と
メモリ内部をブロック１、゛ブロック２、ブロック３に
分割した不揮発性メモリ１３を備える。
［作用Ｊ
かかる第１図の構成において、ＣＰＵｌ０は不揮発性メ
モリ１３へのデータ書き込み時は、ブロック１〜３の相
対的に等しいアドレスに同一データを書き込み、不揮発
性メモリ１３の読み出し時には前記ブロック１〜３の相
対的に等しいアドレスのデータを読み出し、３つのデー
タを比較して記憶されていたデータの判定を行う。
モリ１３へのデータ書き込み時は、ブロック１〜３の相
対的に等しいアドレスに同一データを書き込み、不揮発
性メモリ１３の読み出し時には前記ブロック１〜３の相
対的に等しいアドレスのデータを読み出し、３つのデー
タを比較して記憶されていたデータの判定を行う。
［実施例］
以下、添付図面に従って本発明の実施例を詳細に説明す
る。
る。
［不揮発性メモリを内蔵した機器および不揮発性メモリ
のデータ構造の説明（第１図）］第１図は本発明の一実
施例の不揮発性メモリを有する電子機器の構造の一部を
示すブロック図である。
のデータ構造の説明（第１図）］第１図は本発明の一実
施例の不揮発性メモリを有する電子機器の構造の一部を
示すブロック図である。
ＣＰＵｌ０は例えばマイクロプロセッサ等のＣＰＵで、
機器全体の動作を制御するものであり、データバス１４
を介して各種メモリやＩ１０デバイスとデータのやりと
りを行う。
機器全体の動作を制御するものであり、データバス１４
を介して各種メモリやＩ１０デバイスとデータのやりと
りを行う。
ＲＯＭＩ １は、ＣＰＵｌ０の制御プログラムや各種の
固定的なテーブル等を記憶した読み出し専用メモリであ
り、またＲＡＭ１２はＣＰＵｌ０が動作する際に、一時
的に各種データを記憶させ随時読み出しするための書き
かえ可能メモリであって、機器の電源が遮断されるとそ
の内容が破壊されてしまう、いわゆる揮発性メモリであ
る。
固定的なテーブル等を記憶した読み出し専用メモリであ
り、またＲＡＭ１２はＣＰＵｌ０が動作する際に、一時
的に各種データを記憶させ随時読み出しするための書き
かえ可能メモリであって、機器の電源が遮断されるとそ
の内容が破壊されてしまう、いわゆる揮発性メモリであ
る。
不揮発性メモリ１３は機器の動作状態や手順等を決める
パラメータ、半固定のテーブル等を記憶させるためのメ
モリであって、機器の電源が遮断されてもその内容が保
持可能なものである。いわゆるＥＥＦＲＯＭ、ＮＶＲＡ
Ｍ（Ｍａｎ Ｖｏｌａｔｉｌｅ Ｒａｎｄｏｍ Ａｃｃ
ｅｓｓＭｅｍｏｒｙ）と称される素子、又はバッテリー
バックアップされたＲＡＭ等がこの種の不揮発性メモリ
に属する。
パラメータ、半固定のテーブル等を記憶させるためのメ
モリであって、機器の電源が遮断されてもその内容が保
持可能なものである。いわゆるＥＥＦＲＯＭ、ＮＶＲＡ
Ｍ（Ｍａｎ Ｖｏｌａｔｉｌｅ Ｒａｎｄｏｍ Ａｃｃ
ｅｓｓＭｅｍｏｒｙ）と称される素子、又はバッテリー
バックアップされたＲＡＭ等がこの種の不揮発性メモリ
に属する。
本実施例では、不揮発性メモリ１３に記憶させたい全情
報のバイト数はＮバイトであるが、メモリ８喰としては
その３倍である３Ｎバイトを有した不揮発性メモリ１３
を使用する（アドレス０〜アドレス３Ｎ−１）。
報のバイト数はＮバイトであるが、メモリ８喰としては
その３倍である３Ｎバイトを有した不揮発性メモリ１３
を使用する（アドレス０〜アドレス３Ｎ−１）。
その内部構造はブロック１（アドレス０〜アドレスＮ−
１）、ブロック２（アドレスＮルアドレス２Ｎ−１）、
ブロック３（アドレス２Ｎ〜アドレス３Ｎ−１）に分割
され、本実施例では通常ブロック１，２．３にはそれぞ
れ全く同じデータが記憶される。
１）、ブロック２（アドレスＮルアドレス２Ｎ−１）、
ブロック３（アドレス２Ｎ〜アドレス３Ｎ−１）に分割
され、本実施例では通常ブロック１，２．３にはそれぞ
れ全く同じデータが記憶される。
［不揮発性メモリへのデータ書き込み動作説明（第２図
）」 第２図はＲＯＭＩＩに格納されたＣＰＵｌ０が不揮発性
メモリ１３に、あるデータを書き込む際のプログラムの
フローチャートを示す。
）」 第２図はＲＯＭＩＩに格納されたＣＰＵｌ０が不揮発性
メモリ１３に、あるデータを書き込む際のプログラムの
フローチャートを示す。
まずステップＳ２０でブロック１のアドレスＡに所望の
データを書き込む、続いてステップＳ２１及びステップ
Ｓ２２にて、それぞれのブロック２のアドレス（Ｎ ＋
Ａ）及びブロック３のアドレス（２Ｎ＋Ａ）に同じデ
ータを書き込む、即ちＣＰＵｌ０が、ある１種のデータ
を不揮発性メモリ１３に書く際には、同一のデータを３
つのブロックのそれぞれ同じ相対アドレスの位置に３ス
テツプに分けて書き込む。
データを書き込む、続いてステップＳ２１及びステップ
Ｓ２２にて、それぞれのブロック２のアドレス（Ｎ ＋
Ａ）及びブロック３のアドレス（２Ｎ＋Ａ）に同じデ
ータを書き込む、即ちＣＰＵｌ０が、ある１種のデータ
を不揮発性メモリ１３に書く際には、同一のデータを３
つのブロックのそれぞれ同じ相対アドレスの位置に３ス
テツプに分けて書き込む。
従って、万一いずれかの書き込みステップ中に機器の電
源が遮断されると、書き込み実行中のブロック内のデー
タは不定となり得るが、他の２つのブロック内のデータ
は正しく書き込まれた後であるか、又は未だ書き変える
前の正しいデータが残っていることになる。
源が遮断されると、書き込み実行中のブロック内のデー
タは不定となり得るが、他の２つのブロック内のデータ
は正しく書き込まれた後であるか、又は未だ書き変える
前の正しいデータが残っていることになる。
［電源遮断タイミングとデータの関係の説明（第２図）
（第３図）］ 第３図は電源遮断タイミングと各ブロック内のデータの
関係を示した図である。
（第３図）］ 第３図は電源遮断タイミングと各ブロック内のデータの
関係を示した図である。
不揮発性メモリ１３へのデータの書き込みは常に第２図
の順番で行われるとすると、第３図に示したように書き
込みステップｌ（第３図のステップ３２０に相当する）
で電源遮断等が発生するとブロックｌのデータは不定と
なるが、ブロック２．３の相対的に等しいアドレスの内
容はもとの旧データのままである。同様にステップ２（
第３図のステップＳ２１に相当）で電源遮断が発生する
とブロック２のデータは不定になるが、ブロックｌは新
しく更新されたデータ、ブロック３は元のデータの状態
になる。ステップ３のときも同様にしてブロック３のデ
ータが不定になるが、ブロック１．２はすでに新しいデ
ータに更新されていると考えられる。
の順番で行われるとすると、第３図に示したように書き
込みステップｌ（第３図のステップ３２０に相当する）
で電源遮断等が発生するとブロックｌのデータは不定と
なるが、ブロック２．３の相対的に等しいアドレスの内
容はもとの旧データのままである。同様にステップ２（
第３図のステップＳ２１に相当）で電源遮断が発生する
とブロック２のデータは不定になるが、ブロックｌは新
しく更新されたデータ、ブロック３は元のデータの状態
になる。ステップ３のときも同様にしてブロック３のデ
ータが不定になるが、ブロック１．２はすでに新しいデ
ータに更新されていると考えられる。
［不揮発性メモリの読み出し動作説明
（第１図）（第３図）（第４図）］
第４図はＲＯＭＩＩに格納されているＣＰＵが不揮発性
メモリ１３よりあるデータを読み出すプログラムのフロ
ーチャートを示したもので、まずステップＳ４０で不揮
発性メモリ１３のブロックｌのアドレスＡよりデータを
読み込みＲＡＭ１２のＤｉに記憶し、このデータをＤｌ
とする。続いてステップ５４１で、同様にブロック２の
アドレス（Ｎ十Ａ）よりデータを読み込みＲＡＭ１２の
Ｄ２に記憶し、このデータをＤ２とする。ステップＳ４
２ではブロック３のアドレス（２Ｎ＋Ａ）よりデータを
読み込みＲＡＭ１２のＤ３に記憶し、このデータをＤ３
とする。
メモリ１３よりあるデータを読み出すプログラムのフロ
ーチャートを示したもので、まずステップＳ４０で不揮
発性メモリ１３のブロックｌのアドレスＡよりデータを
読み込みＲＡＭ１２のＤｉに記憶し、このデータをＤｌ
とする。続いてステップ５４１で、同様にブロック２の
アドレス（Ｎ十Ａ）よりデータを読み込みＲＡＭ１２の
Ｄ２に記憶し、このデータをＤ２とする。ステップＳ４
２ではブロック３のアドレス（２Ｎ＋Ａ）よりデータを
読み込みＲＡＭ１２のＤ３に記憶し、このデータをＤ３
とする。
ステップＳ４３では前述のデータＤＩとＤ２を比較して
等しい時はステップＳ４４に進む、ステップＳ４４では
Ｄ２とＤ３を比較し等しい時はステップＳ４５に進む。
等しい時はステップＳ４４に進む、ステップＳ４４では
Ｄ２とＤ３を比較し等しい時はステップＳ４５に進む。
この時は不揮発性メモリ１３の内容に異常がない場合で
あるため、正しいデータとしてＤｌを採用する。
あるため、正しいデータとしてＤｌを採用する。
ステップＳ４４でＤ２とＤ３が等しくない時はステップ
５４６に進む。この場合は第３図の書き込みステップ３
で電源断等が発生したと考えられるため、正しいデータ
としてブロックｌの新データＤ１を採用し、ブロック３
のアドレス（２Ｎ＋Ａ）にＤｉをＮき込む（ステップ５
４７）。
５４６に進む。この場合は第３図の書き込みステップ３
で電源断等が発生したと考えられるため、正しいデータ
としてブロックｌの新データＤ１を採用し、ブロック３
のアドレス（２Ｎ＋Ａ）にＤｉをＮき込む（ステップ５
４７）。
ステップＳ４３でＤｌとＤ２が等しい時はステップＳ４
９に進む、この場合は第３図の書き込みステップｌで電
源断等が発生したと考えられるため、正しいデータとし
てＤ２を採用し、ステップＳ５０でブロック１のアドレ
スＡにＤ２を書き込む。
９に進む、この場合は第３図の書き込みステップｌで電
源断等が発生したと考えられるため、正しいデータとし
てＤ２を採用し、ステップＳ５０でブロック１のアドレ
スＡにＤ２を書き込む。
一部ステップ３４８でＤ２とＤ３が異なると判断される
と、ブロック１とブロック２、ブロック３のいずれのデ
ータもが等しくないことになり、これは第３図の書き込
みステップ２で電源断等が発生したと考えられる。従っ
てステップＳ５１で正しいデータとしてブロック１の新
データのＤｌを採用し、ブロック２のアドレス（Ｎ＋Ａ
）にＤｌを書き込み、ステップＳ５３でブロック３のア
ドレス（２Ｎ＋Ａ）にＤｌを書き込む。
と、ブロック１とブロック２、ブロック３のいずれのデ
ータもが等しくないことになり、これは第３図の書き込
みステップ２で電源断等が発生したと考えられる。従っ
てステップＳ５１で正しいデータとしてブロック１の新
データのＤｌを採用し、ブロック２のアドレス（Ｎ＋Ａ
）にＤｌを書き込み、ステップＳ５３でブロック３のア
ドレス（２Ｎ＋Ａ）にＤｌを書き込む。
以上の読み出し及び修正アルゴリズムにより、万一不揮
発性メモリのいずれかのブロックに不定データが書き込
まれてしまっていても、書き込み直前又は直後の正しい
データを推定し、さらに全ブロックともそのデータに修
正しておくことができる。
発性メモリのいずれかのブロックに不定データが書き込
まれてしまっていても、書き込み直前又は直後の正しい
データを推定し、さらに全ブロックともそのデータに修
正しておくことができる。
本発明を実現する手段としては、以上に述べた実施例に
限定されるものではなく、他の構成にても同様の効果を
得ることができる。
限定されるものではなく、他の構成にても同様の効果を
得ることができる。
例えば、ブロックの書き込み読み出しの順序は本実施例
に限定されるものでなく、また不揮発性メモリ内を３つ
だけでなく４つ又は５つ或いはそれ以上のブロックに分
けておき、各ブロックより読み出したデータから多数決
方式で正しいデータを推定することも可能である。
に限定されるものでなく、また不揮発性メモリ内を３つ
だけでなく４つ又は５つ或いはそれ以上のブロックに分
けておき、各ブロックより読み出したデータから多数決
方式で正しいデータを推定することも可能である。
なお本実施例では電源断による異常発生について述べた
がこれに限定されるものでなく１例えばノイズ等による
異常書き込みの場合などにも適用可能なことはもちろん
である。
がこれに限定されるものでなく１例えばノイズ等による
異常書き込みの場合などにも適用可能なことはもちろん
である。
［発明の効果Ｊ
以上述べたように本発明によれば、万一不揮発性メモリ
の書き込み動作中に異常データが書き込まれてしまって
も、不揮発性メモリの読み出し時にそれを修正すること
が可能である。
の書き込み動作中に異常データが書き込まれてしまって
も、不揮発性メモリの読み出し時にそれを修正すること
が可能である。
ＮＩＪ１図は本実施例の不揮発性メモリの内部構造及び
不揮発性メモリを有する電子機器の一部を示すブロック
図、 第２図は本実施例における不揮発性メモリにデータを書
き込むフローチャート、 第３図は書き込み動作中の電源遮断による不揮発性メモ
リのデータの場合分けを示す図、第４図は、本実施例に
おける不揮発性メモリからデータを読み出すフローチャ
ートである。 図中、１０−ＣＰ Ｕ、１１ ・ ＲＯＭ、１２・・・
ＲＡＭ、１３・・・不揮発性メモリ、１４・・・データ
バスである。 第１図 第２図 第３図
不揮発性メモリを有する電子機器の一部を示すブロック
図、 第２図は本実施例における不揮発性メモリにデータを書
き込むフローチャート、 第３図は書き込み動作中の電源遮断による不揮発性メモ
リのデータの場合分けを示す図、第４図は、本実施例に
おける不揮発性メモリからデータを読み出すフローチャ
ートである。 図中、１０−ＣＰ Ｕ、１１ ・ ＲＯＭ、１２・・・
ＲＡＭ、１３・・・不揮発性メモリ、１４・・・データ
バスである。 第１図 第２図 第３図
Claims (1)
- メモリ空間を複数の領域に分割して前記複数の領域の各
々に同一情報を記憶し、前記複数の領域の各々から読み
出した複数の情報を比較して記憶された情報を推定する
ようにしたことを特徴とする不揮発性メモリアクセス方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60172401A JPS6234260A (ja) | 1985-08-07 | 1985-08-07 | 不揮発性メモリアクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60172401A JPS6234260A (ja) | 1985-08-07 | 1985-08-07 | 不揮発性メモリアクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6234260A true JPS6234260A (ja) | 1987-02-14 |
Family
ID=15941261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60172401A Pending JPS6234260A (ja) | 1985-08-07 | 1985-08-07 | 不揮発性メモリアクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6234260A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0244592A (ja) * | 1988-08-05 | 1990-02-14 | Matsushita Electric Ind Co Ltd | 磁気記録再生装置 |
| JPH0281150A (ja) * | 1988-09-16 | 1990-03-22 | Nippon Denso Co Ltd | バックアップメモリのデータ保護方法 |
| JPH02227756A (ja) * | 1989-02-28 | 1990-09-10 | Yokogawa Electric Corp | ディジタル演算装置 |
| JPH03241444A (ja) * | 1990-02-20 | 1991-10-28 | Nec Corp | データ保持方式 |
| JPH06290112A (ja) * | 1992-07-10 | 1994-10-18 | Fujitsu Ten Ltd | Ｅｅｐｒｏｍによるビットデータ記憶装置 |
| EP0753815A3 (de) * | 1995-07-11 | 1997-07-23 | Telefunken Microelectron | Verfahren zum selbsttätigen Erkennen und Korrigieren eines ungültigen Datensatzes und System zu seiner Durchführung |
| US6035413A (en) * | 1996-04-26 | 2000-03-07 | Toyota Jidosha Kabushiki Kaisha | Data backup apparatus of a semiconductor memory |
| JP2006163811A (ja) * | 2004-12-07 | 2006-06-22 | Denso Corp | 不揮発性メモリのデータ制御方法 |
-
1985
- 1985-08-07 JP JP60172401A patent/JPS6234260A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0244592A (ja) * | 1988-08-05 | 1990-02-14 | Matsushita Electric Ind Co Ltd | 磁気記録再生装置 |
| JPH0281150A (ja) * | 1988-09-16 | 1990-03-22 | Nippon Denso Co Ltd | バックアップメモリのデータ保護方法 |
| JPH02227756A (ja) * | 1989-02-28 | 1990-09-10 | Yokogawa Electric Corp | ディジタル演算装置 |
| JPH03241444A (ja) * | 1990-02-20 | 1991-10-28 | Nec Corp | データ保持方式 |
| JPH06290112A (ja) * | 1992-07-10 | 1994-10-18 | Fujitsu Ten Ltd | Ｅｅｐｒｏｍによるビットデータ記憶装置 |
| EP0753815A3 (de) * | 1995-07-11 | 1997-07-23 | Telefunken Microelectron | Verfahren zum selbsttätigen Erkennen und Korrigieren eines ungültigen Datensatzes und System zu seiner Durchführung |
| US5812565A (en) * | 1995-07-11 | 1998-09-22 | Temic Telefunken Micro-Electric Gmbh | Method for automatic recognition and correction of an invalid data set and system for carrying out the method |
| US6035413A (en) * | 1996-04-26 | 2000-03-07 | Toyota Jidosha Kabushiki Kaisha | Data backup apparatus of a semiconductor memory |
| JP2006163811A (ja) * | 2004-12-07 | 2006-06-22 | Denso Corp | 不揮発性メモリのデータ制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6883060B1 (en) | Microcomputer provided with flash memory and method of storing program into flash memory | |
| JPH0412863B2 (ja) | ||
| JP3830867B2 (ja) | シングルチップマイクロコンピュータおよびそのブート領域切り替え方法 | |
| JPS6234260A (ja) | 不揮発性メモリアクセス方式 | |
| JPS6022438B2 (ja) | 不揮発性メモリのリフレッシュ方式 | |
| JPH10240629A (ja) | メモリ内情報更新方法 | |
| CN112379843B (zh) | Eeprom数据处理方法、系统、存储介质及终端 | |
| JPH05225076A (ja) | 共通情報管理方法及びシステム | |
| JP3924568B2 (ja) | フラッシュメモリにおけるデータアクセス制御方法、データアクセス制御プログラム | |
| KR100894251B1 (ko) | 다중화된 에스피디 롬을 가지는 메모리 모듈 시스템 및 그부팅 방법 | |
| JP2002244932A (ja) | 制御装置 | |
| JP2007094921A (ja) | メモリカードとその制御方法 | |
| JP4031693B2 (ja) | 不揮発性メモリおよびこれを有したデータ記憶装置 | |
| US20050068842A1 (en) | Electronic device, nonvolatile memory and method of overwriting data in nonvolatile memory | |
| JPS6234262A (ja) | 不揮発性メモリアクセス方式 | |
| JPH07281962A (ja) | 電気的書換可能な不揮発性メモリのアクセス方法 | |
| JP4580724B2 (ja) | 不揮発性メモリの制御方法 | |
| JP2005128613A (ja) | 画像形成装置 | |
| JPH07122087A (ja) | Ｅｅｐｒｏｍエラーチェック方式 | |
| JPH10161942A (ja) | 情報記憶方法及び情報記憶装置及び情報処理装置 | |
| JPH07191842A (ja) | ワンタイムメモリの活用方法 | |
| JPH0624884Y2 (ja) | プログラマブルコントロ−ラ | |
| JP3480957B2 (ja) | メモリのプログラミング装置 | |
| JP4146581B2 (ja) | フラッシュメモリ | |
| JP3741535B2 (ja) | 不揮発性記憶装置 |