JPH06290703A - 電子放射素子及びその製造方法 - Google Patents
電子放射素子及びその製造方法Info
- Publication number
- JPH06290703A JPH06290703A JP5073993A JP7399393A JPH06290703A JP H06290703 A JPH06290703 A JP H06290703A JP 5073993 A JP5073993 A JP 5073993A JP 7399393 A JP7399393 A JP 7399393A JP H06290703 A JPH06290703 A JP H06290703A
- Authority
- JP
- Japan
- Prior art keywords
- mask layer
- emitter
- layer
- etching
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【目的】ゲート電極1と離間対向する微小突起状のエミ
ッタ電極22を至近距離に設置することによってエミッ
タ電極に掛ける負電圧を少なく設定できる電子放射素子
を得ることにある。 【構成】多数の貫通孔1aを有するゲート電極1と、貫
通孔1aと対向する部位に微小突起状のエミッタ電極2
2を有するエミッタ基板20とを絶縁層2を介して積層
した電子放射素子であって、微小突起状のエミッタ電極
22の突起先端部22aが貫通孔1aの内周縁部の下側
相当部に沿うように複数設けられている電子放射素子及
び電子放射素子の製造方法。
ッタ電極22を至近距離に設置することによってエミッ
タ電極に掛ける負電圧を少なく設定できる電子放射素子
を得ることにある。 【構成】多数の貫通孔1aを有するゲート電極1と、貫
通孔1aと対向する部位に微小突起状のエミッタ電極2
2を有するエミッタ基板20とを絶縁層2を介して積層
した電子放射素子であって、微小突起状のエミッタ電極
22の突起先端部22aが貫通孔1aの内周縁部の下側
相当部に沿うように複数設けられている電子放射素子及
び電子放射素子の製造方法。
Description
【0001】
【産業上の利用分野】本発明は電界放出現象を利用した
電子源に関し、画像表示素子、光プリンタ、照明ランプ
等に応用される電子放射素子に関するものである。
電子源に関し、画像表示素子、光プリンタ、照明ランプ
等に応用される電子放射素子に関するものである。
【0002】
【従来の技術】通常の状態において物体表面から電子を
取り出すためには、その物体の仕事関数に相当するエネ
ルギーを与える必要がある。これは、仕事関数分のエネ
ルギー障壁が存在するためである。
取り出すためには、その物体の仕事関数に相当するエネ
ルギーを与える必要がある。これは、仕事関数分のエネ
ルギー障壁が存在するためである。
【0003】そこで、上記エネルギー障壁を打破するた
めに、物体表面に対して強電界をかけると、その障壁の
幅が狭くなり、トンネル現象によって電子が放出され
る。これが電界放出現象である。
めに、物体表面に対して強電界をかけると、その障壁の
幅が狭くなり、トンネル現象によって電子が放出され
る。これが電界放出現象である。
【0004】電場はポアソンの方程式に支配されている
ため、突起があるとその先端部分に電子が集中する。即
ち、突起形状を用いれば、比較的低電圧で電子の電界放
出を起こすことができ、電子源として利用できる。
ため、突起があるとその先端部分に電子が集中する。即
ち、突起形状を用いれば、比較的低電圧で電子の電界放
出を起こすことができ、電子源として利用できる。
【0005】従来、電界放出現象を利用した電子放射素
子の例としては、ジャーナル・オブ・アプライド・フィ
ズィックス第47巻12号(1976 年12月)5248 〜5263ペ
ージ(Journal of Applied Physics,Vol.47,Number12(D
ecember1976)5248〜5263)に示されたものがある。
子の例としては、ジャーナル・オブ・アプライド・フィ
ズィックス第47巻12号(1976 年12月)5248 〜5263ペ
ージ(Journal of Applied Physics,Vol.47,Number12(D
ecember1976)5248〜5263)に示されたものがある。
【0006】この電子放射素子は、図3の側断面図に示
すように、貫通孔1a(上面から見て円形状の小孔)を
持つゲート電極1と、微小突起状の先端部22aを有す
るコーン(Cone;円錐)形のエミッタ電極22を備
えたエミッタ基板20とを絶縁層2を介して組み合わせ
たものであり、例えばこの電子放射素子を用いて、蛍光
体を塗布したアノード電極(陽極)を、該素子のゲート
電極1側に対向させた画像表示素子等が開発されてい
る。(Japan Display '86 512 〜515 ページ)
すように、貫通孔1a(上面から見て円形状の小孔)を
持つゲート電極1と、微小突起状の先端部22aを有す
るコーン(Cone;円錐)形のエミッタ電極22を備
えたエミッタ基板20とを絶縁層2を介して組み合わせ
たものであり、例えばこの電子放射素子を用いて、蛍光
体を塗布したアノード電極(陽極)を、該素子のゲート
電極1側に対向させた画像表示素子等が開発されてい
る。(Japan Display '86 512 〜515 ページ)
【0007】
【発明が解決しようとする課題】しかしながら上記従来
の電子放射素子においては、図3に示すように、エミッ
タ電極22の先端部22aとゲート電極1の貫通孔1a
内周縁部との間に、比較的離間距離があり、この離間距
離の程度によっては、電子放射素子の電気的特性に少な
からず影響を与えるものであり、素子の良好な動作を得
るためには、エミッタ電極22に掛ける負電圧(ゲート
電極1の電位に対して負電圧)を、離間距離に見合う相
応の量の電圧に設定する必要がある。
の電子放射素子においては、図3に示すように、エミッ
タ電極22の先端部22aとゲート電極1の貫通孔1a
内周縁部との間に、比較的離間距離があり、この離間距
離の程度によっては、電子放射素子の電気的特性に少な
からず影響を与えるものであり、素子の良好な動作を得
るためには、エミッタ電極22に掛ける負電圧(ゲート
電極1の電位に対して負電圧)を、離間距離に見合う相
応の量の電圧に設定する必要がある。
【0008】また、上記従来の電子放射素子の製造にお
いては、ゲート電極1に孔設した貫通孔1aを用いてそ
の内部に向かって、ゲート電極1側から例えばMo(モ
リブデン)等のエミッタ材料を蒸着し、貫通孔1a内の
エミッタ基板20(通電領域が形成されている)上にコ
ーン形(円錐状)のエミッタ電極22を形成するもので
あって、エミッタ電極22として精度のある微小突起状
の先端部22aを形成するためには、ゲート電極1の貫
通孔1aを1μm程度になるべく小さくかつ精度よく形
成することが必要であり、また、高精度のフォトリソグ
ラフィ処方を必要としていた。
いては、ゲート電極1に孔設した貫通孔1aを用いてそ
の内部に向かって、ゲート電極1側から例えばMo(モ
リブデン)等のエミッタ材料を蒸着し、貫通孔1a内の
エミッタ基板20(通電領域が形成されている)上にコ
ーン形(円錐状)のエミッタ電極22を形成するもので
あって、エミッタ電極22として精度のある微小突起状
の先端部22aを形成するためには、ゲート電極1の貫
通孔1aを1μm程度になるべく小さくかつ精度よく形
成することが必要であり、また、高精度のフォトリソグ
ラフィ処方を必要としていた。
【0009】本発明は、エミッタ電極に掛ける負電圧を
少なく設定できるとともに、高精度のリソグラフィを必
要としない電子源および画像表示素子を提供することを
課題とするものである。
少なく設定できるとともに、高精度のリソグラフィを必
要としない電子源および画像表示素子を提供することを
課題とするものである。
【0010】
【課題を解決するための手段】本発明は、多数の貫通孔
1aを有するゲート電極1と、貫通孔1aと対向する部
位に微小突起状のエミッタ電極22を有するエミッタ基
板20とを絶縁層2を介して積層した電子放射素子であ
って、微小突起状のエミッタ電極22の突起先端部22
aが前記貫通孔1aの内周縁部の下側相当部に沿うよう
に複数設けられていることを特徴とする電子放射素子で
ある。
1aを有するゲート電極1と、貫通孔1aと対向する部
位に微小突起状のエミッタ電極22を有するエミッタ基
板20とを絶縁層2を介して積層した電子放射素子であ
って、微小突起状のエミッタ電極22の突起先端部22
aが前記貫通孔1aの内周縁部の下側相当部に沿うよう
に複数設けられていることを特徴とする電子放射素子で
ある。
【0011】また、本発明は、エミッタ基板上に第1マ
スク層を多数の円形ドットパターン状にパターニングす
る第1マスク層形成工程と、第1マスク層を介してエミ
ッタ基板表面を異方性エッチング法にてエッチングして
正四角錐台形を形成する異方性エッチング工程と、該エ
ミッタ基板表面に絶縁層とゲート電極層と第2マスク層
とをこの順に製膜する製膜工程と、前記第1マスク層上
の第2マスク層のみを除去するために第3マスク層を形
成する第3マスク層形成工程と、貫通孔を形成するため
にドライエッチングにより第1マスク層上の第2マスク
層のみを部分エッチング除去する第2マスク層部分エッ
チング除去工程と、除去された第2マスク層部分のエミ
ッタ基板を垂直方向にドライエッチングして貫通孔を孔
設し且つエミッタ基板に微小突起状の複数の先端部を備
えたエミッタ電極を形成するエミッタ電極形成工程と、
孔設した貫通孔内周側の絶縁層のみを部分エッチング除
去してゲート電極層とエミッタ電極との間を離間させる
絶縁層部分エッチング除去工程を含むことを特徴とする
電子放射素子の製造方法である。
スク層を多数の円形ドットパターン状にパターニングす
る第1マスク層形成工程と、第1マスク層を介してエミ
ッタ基板表面を異方性エッチング法にてエッチングして
正四角錐台形を形成する異方性エッチング工程と、該エ
ミッタ基板表面に絶縁層とゲート電極層と第2マスク層
とをこの順に製膜する製膜工程と、前記第1マスク層上
の第2マスク層のみを除去するために第3マスク層を形
成する第3マスク層形成工程と、貫通孔を形成するため
にドライエッチングにより第1マスク層上の第2マスク
層のみを部分エッチング除去する第2マスク層部分エッ
チング除去工程と、除去された第2マスク層部分のエミ
ッタ基板を垂直方向にドライエッチングして貫通孔を孔
設し且つエミッタ基板に微小突起状の複数の先端部を備
えたエミッタ電極を形成するエミッタ電極形成工程と、
孔設した貫通孔内周側の絶縁層のみを部分エッチング除
去してゲート電極層とエミッタ電極との間を離間させる
絶縁層部分エッチング除去工程を含むことを特徴とする
電子放射素子の製造方法である。
【0012】
【実施例】本発明の電子放射素子を実施例に従って以下
に詳細に説明すれば、図1(a)は、本発明の電子放射
素子の一実施例における側断面図、図1(b)はその部
分斜視図、図1(c)は他の実施例における部分斜視図
である。
に詳細に説明すれば、図1(a)は、本発明の電子放射
素子の一実施例における側断面図、図1(b)はその部
分斜視図、図1(c)は他の実施例における部分斜視図
である。
【0013】本発明の一実施例における電子放射素子
は、図1(a)に示すように、ゲート電極1とエミッタ
基板20とが、その間に絶縁層2を介在させて、互いに
対向するように積層されているものである。
は、図1(a)に示すように、ゲート電極1とエミッタ
基板20とが、その間に絶縁層2を介在させて、互いに
対向するように積層されているものである。
【0014】また、図1(a)に示すように、ゲート電
極1には、多数の微細な貫通孔1aが孔設されており、
各々貫通孔1a内におけるエミッタ基板20上の該貫通
孔1aと対向する部位には、該貫通孔1aの内周縁部の
下側相当部に沿って微小突起状の複数の先端部22aを
導電状態(通電可能な状態)に備えたエミッタ電極22
が設けられている。
極1には、多数の微細な貫通孔1aが孔設されており、
各々貫通孔1a内におけるエミッタ基板20上の該貫通
孔1aと対向する部位には、該貫通孔1aの内周縁部の
下側相当部に沿って微小突起状の複数の先端部22aを
導電状態(通電可能な状態)に備えたエミッタ電極22
が設けられている。
【0015】ゲート電極1を基準として、エミッタ電極
22(導電領域21)側に、該電極22が負電位となる
向きに電圧を印加すると、エミッタ電極22の微小突起
状の先端部22aから電子が放出されるものである。
22(導電領域21)側に、該電極22が負電位となる
向きに電圧を印加すると、エミッタ電極22の微小突起
状の先端部22aから電子が放出されるものである。
【0016】エミッタ電極22の複数の先端部22aは
貫通孔1aの内周縁部下側相当部に沿って設けられ、エ
ミッタ電極22の各先端部22aは、ゲート電極1に対
して十分に接近した離間距離をもって設置されており、
その離間距離が減少するほど、所定印加電圧に対する突
起状の各先端部22a近傍の電界強度が上がり、先端部
22aからの電子放射開始電圧の閾値が低下方向に向か
い、また所定印加電圧に対する電子放射量が増大の方向
に向かう。
貫通孔1aの内周縁部下側相当部に沿って設けられ、エ
ミッタ電極22の各先端部22aは、ゲート電極1に対
して十分に接近した離間距離をもって設置されており、
その離間距離が減少するほど、所定印加電圧に対する突
起状の各先端部22a近傍の電界強度が上がり、先端部
22aからの電子放射開始電圧の閾値が低下方向に向か
い、また所定印加電圧に対する電子放射量が増大の方向
に向かう。
【0017】本発明の電子放射素子における図1(a)
に図示した一実施例にけるエミッタ電極22の具体的な
外観形状の一例としては、図1(b)に示すようなもの
であり、エミッタ基板20の導電領域21上に設けられ
た正多角錐台形、例えば正四角錐台形の正四角形上面の
内接円より大きく、且つ該正四角錐台形の正四角形底面
各辺の内接円より小さい直径を有する円周の内部をくり
抜いた形状であって、その四つの稜線の上端部が微小突
起状の先端部22aとなっているものである。なお、導
電領域21は、公知のフォトリソグラフ法にて導電材を
パターン形成したもの、若しくはイオン注入法にてエミ
ッタ基板20及びエミッタ電極22に導電性を付与した
ものである。
に図示した一実施例にけるエミッタ電極22の具体的な
外観形状の一例としては、図1(b)に示すようなもの
であり、エミッタ基板20の導電領域21上に設けられ
た正多角錐台形、例えば正四角錐台形の正四角形上面の
内接円より大きく、且つ該正四角錐台形の正四角形底面
各辺の内接円より小さい直径を有する円周の内部をくり
抜いた形状であって、その四つの稜線の上端部が微小突
起状の先端部22aとなっているものである。なお、導
電領域21は、公知のフォトリソグラフ法にて導電材を
パターン形成したもの、若しくはイオン注入法にてエミ
ッタ基板20及びエミッタ電極22に導電性を付与した
ものである。
【0018】図1(b)に図示するものは、正四角錐台
形の正四角形上面各辺に内接する円周の内部を、その導
電領域21が上方から露呈されるようにくり抜いた形状
であるが、他の例としては、図示しないが、例えば、導
電領域21が上方から露呈されない程度に、その正四角
錐台形の正四角形上面各辺に内接する円周の内部をくり
抜くようにしてもよい。
形の正四角形上面各辺に内接する円周の内部を、その導
電領域21が上方から露呈されるようにくり抜いた形状
であるが、他の例としては、図示しないが、例えば、導
電領域21が上方から露呈されない程度に、その正四角
錐台形の正四角形上面各辺に内接する円周の内部をくり
抜くようにしてもよい。
【0019】また、図1(c)に示すように、エミッタ
基板20の導電領域21上に設けられた正多角錐台形、
例えば正四角錐台形の正四角形底面各辺の内接円より大
きい直径を有する円周の内部をくり抜いた形状であって
もよい。この場合には、エミッタ電極22は導電領域2
1上にて四つに分割されるものである。
基板20の導電領域21上に設けられた正多角錐台形、
例えば正四角錐台形の正四角形底面各辺の内接円より大
きい直径を有する円周の内部をくり抜いた形状であって
もよい。この場合には、エミッタ電極22は導電領域2
1上にて四つに分割されるものである。
【0020】次に、本発明の上記微細突起状の複数の先
端部22aをもったエミッタ電極22を備える電子放射
素子の製造方法について、図2に示す製造工程に従って
以下に詳細に説明する。
端部22aをもったエミッタ電極22を備える電子放射
素子の製造方法について、図2に示す製造工程に従って
以下に詳細に説明する。
【0021】その製造は異方性エッチング法を用いた工
程によって行われ、まず図2(a)単結晶を用いたエミ
ッタ基板20上に製膜層11を形成し、図2(b)該製
膜層11を円形ドットパターン状にパターニングして第
1マスク層12を形成する。
程によって行われ、まず図2(a)単結晶を用いたエミ
ッタ基板20上に製膜層11を形成し、図2(b)該製
膜層11を円形ドットパターン状にパターニングして第
1マスク層12を形成する。
【0022】続いて、図2(c)該ドットパターン状の
第1マスク層12をエッチングレジストパターンとして
ウエットエッチンク方式にて異方性エッチングを行うこ
とにより、各第1マスク層12の下側に相当するエミッ
タ基板20(単結晶)は、傾斜する台形側面12aをも
った所定の角数の多角錐台形状にエッチング形成され
る。
第1マスク層12をエッチングレジストパターンとして
ウエットエッチンク方式にて異方性エッチングを行うこ
とにより、各第1マスク層12の下側に相当するエミッ
タ基板20(単結晶)は、傾斜する台形側面12aをも
った所定の角数の多角錐台形状にエッチング形成され
る。
【0023】次に、図2(d)多角錐台形状にエッチン
グ形成されたエミッタ基板20(単結晶)上に全面的
に、絶縁層13と、ゲート電極層14(後にゲート電極
1となる層)と、第2マスク層15とをこの順に積層す
る。
グ形成されたエミッタ基板20(単結晶)上に全面的
に、絶縁層13と、ゲート電極層14(後にゲート電極
1となる層)と、第2マスク層15とをこの順に積層す
る。
【0024】続いて、図2(e)第2マスク層15上
に、第3マスク層16(レジスト層)を積層する。この
場合、多角錐台形状にエッチング形成されたエミッタ基
板20の小高い部位にある第1マスク層12上側相当部
分に積層された第3マスク層16の膜厚は比較的薄膜状
に形成されるが、第1マスク層12上側相当部分以外の
部分では比較的厚膜状の第3マスク層16が形成される
ものである。
に、第3マスク層16(レジスト層)を積層する。この
場合、多角錐台形状にエッチング形成されたエミッタ基
板20の小高い部位にある第1マスク層12上側相当部
分に積層された第3マスク層16の膜厚は比較的薄膜状
に形成されるが、第1マスク層12上側相当部分以外の
部分では比較的厚膜状の第3マスク層16が形成される
ものである。
【0025】次に、図2(f)第3マスク層16上よ
り、該第3マスク層16をドライエッチング可能なガス
を用いて均一にドライエッチングすることによって、第
1マスク層12上側相当部分の薄膜状の第3マスク層1
6がエッチング除去され、それによって、続いて第1マ
スク層12上側相当部分の第2マスク層15,ゲート電
極層14,絶縁層13がエッチング除去される。この場
合、第1マスク層12上側相当部分以外の部分にある厚
膜状の第3マスク層16はその表面側がエッチングされ
るだけであってそのまま残存する。
り、該第3マスク層16をドライエッチング可能なガス
を用いて均一にドライエッチングすることによって、第
1マスク層12上側相当部分の薄膜状の第3マスク層1
6がエッチング除去され、それによって、続いて第1マ
スク層12上側相当部分の第2マスク層15,ゲート電
極層14,絶縁層13がエッチング除去される。この場
合、第1マスク層12上側相当部分以外の部分にある厚
膜状の第3マスク層16はその表面側がエッチングされ
るだけであってそのまま残存する。
【0026】次に、第1マスク層12及び第3マスク層
16上より、両マスク層12,16をドライエッチング
可能なガスによってエッチング除去し、さらにドライエ
ッチングを継続しながら、図2(g)第2マスク層15
をその周囲のマスクレジストとして、第1マスク層12
形成部分に相当するエミッタ基板20の小高い多角錐台
形状の多角形上面を、該エミッタ基板20に対して垂直
にエッチングすることにより、適当な深度の平面円形状
の孔設部17(貫通孔1a相当)を孔設する。
16上より、両マスク層12,16をドライエッチング
可能なガスによってエッチング除去し、さらにドライエ
ッチングを継続しながら、図2(g)第2マスク層15
をその周囲のマスクレジストとして、第1マスク層12
形成部分に相当するエミッタ基板20の小高い多角錐台
形状の多角形上面を、該エミッタ基板20に対して垂直
にエッチングすることにより、適当な深度の平面円形状
の孔設部17(貫通孔1a相当)を孔設する。
【0027】これによって、小高い部分のエミッタ基板
20の異方性エッチング傾斜面20aと孔設部17の垂
直方向のエッチング内側面とによる微小突起状の複数の
先端部22aをもつエミッタ電極22(図1(a),
(b),(c)参照)が形成される。
20の異方性エッチング傾斜面20aと孔設部17の垂
直方向のエッチング内側面とによる微小突起状の複数の
先端部22aをもつエミッタ電極22(図1(a),
(b),(c)参照)が形成される。
【0028】なお、上記実施例において垂直方向のエッ
チングにより孔設される前記孔設部17の平面形状及び
直径サイズは、前記第1マスク層12のそれに該当し、
エッチングされるエミッタ基板20の小高い多角錐台形
の多角形上面に内接する内接円の直径相当であって、且
つ底部多角形面の内接円よりも小さいものであり、本発
明の第1図(b)に示すような多角錐台形の底部が連続
した形状のエミッタ電極22が形成される。
チングにより孔設される前記孔設部17の平面形状及び
直径サイズは、前記第1マスク層12のそれに該当し、
エッチングされるエミッタ基板20の小高い多角錐台形
の多角形上面に内接する内接円の直径相当であって、且
つ底部多角形面の内接円よりも小さいものであり、本発
明の第1図(b)に示すような多角錐台形の底部が連続
した形状のエミッタ電極22が形成される。
【0029】例えば図1(c)に示すような多角錐台形
の底部が分割された不連続形状をしたエミッタ電極22
を形成する場合には、孔設部17の直径を拡げるような
操作が必要であり、図2(g)に示した第1マスク層1
2形成部分に相当するエミッタ基板20の小高い多角錐
台形状の多角形上面をエミッタ基板20に対して垂直に
エッチングする際のエッチング条件、エッチング操作を
強化する等の対策が必要である。
の底部が分割された不連続形状をしたエミッタ電極22
を形成する場合には、孔設部17の直径を拡げるような
操作が必要であり、図2(g)に示した第1マスク層1
2形成部分に相当するエミッタ基板20の小高い多角錐
台形状の多角形上面をエミッタ基板20に対して垂直に
エッチングする際のエッチング条件、エッチング操作を
強化する等の対策が必要である。
【0030】続いて、図2(h)第2マスク層15を必
要に応じて剥離除去した後、エミッタ基板20上側より
ゲート電極層14(ゲート電極1となる部分)とエミッ
タ基板20とによって挟まれている絶縁層2を、ゲート
電極層14をエッチングしないエッチャントを用いてエ
ッチングすることにより、孔設部17内側の絶縁層2が
エッチング除去される。
要に応じて剥離除去した後、エミッタ基板20上側より
ゲート電極層14(ゲート電極1となる部分)とエミッ
タ基板20とによって挟まれている絶縁層2を、ゲート
電極層14をエッチングしないエッチャントを用いてエ
ッチングすることにより、孔設部17内側の絶縁層2が
エッチング除去される。
【0031】これによって、ゲート電極層14によるゲ
ート電極1と、該ゲート電極1に対して絶縁層2の膜厚
分だけ下側に離間する微小突起状のエミッタ電極22の
複数の先端部22aが形成され、貫通孔1aを備えたゲ
ート電極1と、貫通孔1aの内周縁部の下側に沿って、
絶縁層2の膜厚分だけ離間して対向する微小突起状の複
数の先端部22aが形成されたエミッタ電極22を備え
たエミッタ基板20とが、絶縁層2を介して積層された
本発明の電子放射素子が得られるものである。
ート電極1と、該ゲート電極1に対して絶縁層2の膜厚
分だけ下側に離間する微小突起状のエミッタ電極22の
複数の先端部22aが形成され、貫通孔1aを備えたゲ
ート電極1と、貫通孔1aの内周縁部の下側に沿って、
絶縁層2の膜厚分だけ離間して対向する微小突起状の複
数の先端部22aが形成されたエミッタ電極22を備え
たエミッタ基板20とが、絶縁層2を介して積層された
本発明の電子放射素子が得られるものである。
【0032】次に本発明の電子放射素子の製造方法につ
いての具体的実施例を以下に示す。
いての具体的実施例を以下に示す。
【0033】<実施例1>エミッタ基板には、結晶構造
面として(100)面を表面とするシリコン単結晶基板
を使用した。
面として(100)面を表面とするシリコン単結晶基板
を使用した。
【0034】まず、エミッタ基板20上に、第1マスク
形成層11として、熱酸化によりSiO2 膜を0.5μ
mの膜厚に形成し(図2(a)参照)、続いてフォトエ
ッチングにより、該第1マスク層12(SiO2 膜)
を、直径4μmの多数の円形ドットパターン状にパター
ニングする。(図2(b)参照)
形成層11として、熱酸化によりSiO2 膜を0.5μ
mの膜厚に形成し(図2(a)参照)、続いてフォトエ
ッチングにより、該第1マスク層12(SiO2 膜)
を、直径4μmの多数の円形ドットパターン状にパター
ニングする。(図2(b)参照)
【0035】次に、この第1マスク層12をエッチング
レジストとして、水酸化カリウム系エッチャントを用い
て適当な条件で深さ1μmの異方性のウエットエッチン
グを行うと、(100)面の方向に正四角形面、(11
1)面の方向に斜面をもつ正四角錐台形に近似した形状
の小高い凸部が形成される。(図2(c)参照)
レジストとして、水酸化カリウム系エッチャントを用い
て適当な条件で深さ1μmの異方性のウエットエッチン
グを行うと、(100)面の方向に正四角形面、(11
1)面の方向に斜面をもつ正四角錐台形に近似した形状
の小高い凸部が形成される。(図2(c)参照)
【0036】次に、絶縁層2として、SiO2 を膜厚
0.2μm、ゲート電極層14(後にゲート電極1とな
る)として、Mo(モリブデン)を膜厚0.2μm、第
2マスク層15として、アルミニウムを膜厚0.1μm
それぞれ製膜する。(図2(d)参照
0.2μm、ゲート電極層14(後にゲート電極1とな
る)として、Mo(モリブデン)を膜厚0.2μm、第
2マスク層15として、アルミニウムを膜厚0.1μm
それぞれ製膜する。(図2(d)参照
【0037】次に、第1マスク層12上の第2マスク層
15(アルミニウム)のみを除去するため、まず、レジ
ストをスピンコートして第3マスク層16を形成し(図
2(e)参照)、続いて塩素系ガスでドライエッチング
を行って、第1マスク層12上の第2マスク層15をエ
ッチング除去する。(図2(f)参照)
15(アルミニウム)のみを除去するため、まず、レジ
ストをスピンコートして第3マスク層16を形成し(図
2(e)参照)、続いて塩素系ガスでドライエッチング
を行って、第1マスク層12上の第2マスク層15をエ
ッチング除去する。(図2(f)参照)
【0038】第1マスク層12上の第2マスク層15
(アルミニウム)を除去した後、フッ素系ガスを用いて
ドライエッチングを行う。その場合、第2マスク層15
のアルミニウムがマスクとなり、先ほどの第1マスク層
12があった部分のみがエミッタ基板20に対して垂直
方向にエッチングされ、所定の深度の孔設部17が形成
される。(図2(g)参照)
(アルミニウム)を除去した後、フッ素系ガスを用いて
ドライエッチングを行う。その場合、第2マスク層15
のアルミニウムがマスクとなり、先ほどの第1マスク層
12があった部分のみがエミッタ基板20に対して垂直
方向にエッチングされ、所定の深度の孔設部17が形成
される。(図2(g)参照)
【0039】最後に、エミッタ基板20の先端部22a
付近の絶縁層2を、フッ酸系エッチャントを用いて除去
することにより、電子放射素子が完成した。(図2
(h)参照)
付近の絶縁層2を、フッ酸系エッチャントを用いて除去
することにより、電子放射素子が完成した。(図2
(h)参照)
【0040】上記具体的実施例1においては、エミッタ
基板20のエミッタ電極22に適宜イオン注入法によっ
て導電性を付与するか、若しくは前記第1マスク形成層
11を形成する以前に、エミッタ電極22となる領域の
エミッタ基板20に対して適宜イオン注入法によって導
電性を付与するようにしてもよいし、あるいは、前記第
1マスク形成層11を形成する以前に、ニッケル(N
i)等の導電性材料を0.2μm蒸着して積層し、フォ
トリソグラフ法によってエミッタ電極22の形成される
領域にストライプ状にパターニング加工して導電領域2
1(通電領域)を設けるようにしてもよい。
基板20のエミッタ電極22に適宜イオン注入法によっ
て導電性を付与するか、若しくは前記第1マスク形成層
11を形成する以前に、エミッタ電極22となる領域の
エミッタ基板20に対して適宜イオン注入法によって導
電性を付与するようにしてもよいし、あるいは、前記第
1マスク形成層11を形成する以前に、ニッケル(N
i)等の導電性材料を0.2μm蒸着して積層し、フォ
トリソグラフ法によってエミッタ電極22の形成される
領域にストライプ状にパターニング加工して導電領域2
1(通電領域)を設けるようにしてもよい。
【0041】エミッタ基板20に用いる基板材料として
は、シリコンの(100)面に限らず他の面や、あるい
はGaAs基板等を用いてもよい。ただし、その場合基
板に合わせてエッチャントやエッチング条件を変更する
必要があることは言うまでもない。第1マスク層、絶縁
層、ゲート電極層、第2マスク層に関しても、上記の材
料に限定されるものではない。例えば、ゲート電極層に
は、W,Nb,Au等が、また、第2マスク層にはCr
(クロム)が使用できる。
は、シリコンの(100)面に限らず他の面や、あるい
はGaAs基板等を用いてもよい。ただし、その場合基
板に合わせてエッチャントやエッチング条件を変更する
必要があることは言うまでもない。第1マスク層、絶縁
層、ゲート電極層、第2マスク層に関しても、上記の材
料に限定されるものではない。例えば、ゲート電極層に
は、W,Nb,Au等が、また、第2マスク層にはCr
(クロム)が使用できる。
【0042】こうして作製した電子放射素子と、透明電
極と電子線励起の蛍光体とを具備する透明基板とを組み
合わせることにより、発光素子や画像表示素子を作製で
きることは言うまでもない。
極と電子線励起の蛍光体とを具備する透明基板とを組み
合わせることにより、発光素子や画像表示素子を作製で
きることは言うまでもない。
【0043】
【作用】本発明の電子放射素子は、貫通孔1aを有する
ゲート電極1と、該貫通孔1aと離間対向して電子放出
用微小突起状のエミッタ電極22を有するエミッタ基板
20とを互いに絶縁層2を介して積層した電子放射素子
において、微小突起状のエミッタ電極22の突起先端部
22aが前記貫通孔1aの内周縁部の下側相当部に沿う
ように複数設けられているので、エミッタ電極22の微
小突起状の複数の先端部22aがゲート電極1に近いこ
とにより、突起先端にかかる電界が大きいという作用が
ある。これにより電子放射素子の電子放射開始電圧の閾
値の低下、電流量の増大化等の電気的特性の改善ができ
る。
ゲート電極1と、該貫通孔1aと離間対向して電子放出
用微小突起状のエミッタ電極22を有するエミッタ基板
20とを互いに絶縁層2を介して積層した電子放射素子
において、微小突起状のエミッタ電極22の突起先端部
22aが前記貫通孔1aの内周縁部の下側相当部に沿う
ように複数設けられているので、エミッタ電極22の微
小突起状の複数の先端部22aがゲート電極1に近いこ
とにより、突起先端にかかる電界が大きいという作用が
ある。これにより電子放射素子の電子放射開始電圧の閾
値の低下、電流量の増大化等の電気的特性の改善ができ
る。
【0044】また、本発明の電子放射素子の製造方法
は、高精度のリソグラフィを用いることなく、結晶の異
方性を利用したウエットエッチング方式により、比較的
に容易に複数の微小突起状の先端部22aをもつエミッ
タ電極22を備え、且つ該エミッタ電極22の先端部2
2aに対して絶縁層2の膜厚分だけ僅かに離間対向させ
た状態のゲート電極1を備えた電子放射素子を作製でき
る。
は、高精度のリソグラフィを用いることなく、結晶の異
方性を利用したウエットエッチング方式により、比較的
に容易に複数の微小突起状の先端部22aをもつエミッ
タ電極22を備え、且つ該エミッタ電極22の先端部2
2aに対して絶縁層2の膜厚分だけ僅かに離間対向させ
た状態のゲート電極1を備えた電子放射素子を作製でき
る。
【0045】
【発明の効果】本発明の電子放射素子は、電子放射開始
電圧の閾値の低下を図ることができ、電流量の増大化等
の電気的特性の改善ができるという効果があり、また本
発明の製造方法では、このような電子放射素子を高精度
のリソグラフィを用いることなく結晶の異方性を利用し
たウエットエッチング法により比較的容易に形成できる
効果がある。
電圧の閾値の低下を図ることができ、電流量の増大化等
の電気的特性の改善ができるという効果があり、また本
発明の製造方法では、このような電子放射素子を高精度
のリソグラフィを用いることなく結晶の異方性を利用し
たウエットエッチング法により比較的容易に形成できる
効果がある。
【図1】(a)は本発明の電子放射素子の一実施例の構
造を示す側断面図、(b)はその部分斜視図、(c)は
その他の実施例の部分斜視図である。
造を示す側断面図、(b)はその部分斜視図、(c)は
その他の実施例の部分斜視図である。
【図2】(a)〜(h)は本発明の電子放射素子の製造
工程を示す説明図である。
工程を示す説明図である。
【図3】従来の電子放射素子の構造の一例を示す説明図
である。
である。
1 …ゲート電極 1a…貫通孔 2…絶縁層 11…第1マスク形成層 12…第一マスク層 14…ゲート電極層 15…第2マスク層 16…第3
マスク層 17…孔設部 20…エミッタ基板 20a…傾斜面 21…導電領域
22…エミッタ電極 22a…エミッタ電極の先端部
マスク層 17…孔設部 20…エミッタ基板 20a…傾斜面 21…導電領域
22…エミッタ電極 22a…エミッタ電極の先端部
Claims (2)
- 【請求項1】多数の貫通孔1aを有するゲート電極1
と、貫通孔1aと対向する部位に微小突起状のエミッタ
電極22を有するエミッタ基板20とを絶縁層13を介
して積層した電子放射素子であって、微小突起状のエミ
ッタ電極22の突起先端部22aが前記貫通孔1aの内
周縁部の下側相当部に沿うように複数設けられているこ
とを特徴とする電子放射素子。 - 【請求項2】エミッタ基板上に、第1マスク層を多数の
円形ドットパターン状にパターニングする第1マスク層
形成工程と、第1マスク層を介してエミッタ基板表面を
異方性エッチング法にてエッチングして正四角錐台形を
形成する異方性エッチング工程と、該エミッタ基板表面
に絶縁層とゲート電極層と第2マスク層とをこの順に製
膜する製膜工程と、前記第1マスク層上の第2マスク層
のみを除去するために第3マスク層を形成する第3マス
ク層形成工程と、貫通孔を形成するためにドライエッチ
ングにより第1マスク層上の第2マスク層のみを部分エ
ッチング除去する第2マスク層部分エッチング除去工程
と、除去された第2マスク層部分のエミッタ基板を垂直
方向にドライエッチングして貫通孔を孔設し且つエミッ
タ基板に微小突起状の複数の先端部を備えたエミッタ電
極を形成するエミッタ電極形成工程と、孔設した貫通孔
内周側の絶縁層のみを部分エッチング除去してゲート電
極層とエミッタ電極との間を離間させる絶縁層部分エッ
チング除去工程を含むことを特徴とする電子放射素子の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5073993A JPH06290703A (ja) | 1993-03-31 | 1993-03-31 | 電子放射素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5073993A JPH06290703A (ja) | 1993-03-31 | 1993-03-31 | 電子放射素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06290703A true JPH06290703A (ja) | 1994-10-18 |
Family
ID=13534161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5073993A Pending JPH06290703A (ja) | 1993-03-31 | 1993-03-31 | 電子放射素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06290703A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6057642A (en) * | 1996-06-19 | 2000-05-02 | Nec Corporation | Field emission device with tilted cathodes |
| KR100434533B1 (ko) * | 1998-06-12 | 2004-07-16 | 삼성에스디아이 주식회사 | 필드 에미터 어레이의 제조방법 |
-
1993
- 1993-03-31 JP JP5073993A patent/JPH06290703A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6057642A (en) * | 1996-06-19 | 2000-05-02 | Nec Corporation | Field emission device with tilted cathodes |
| KR100434533B1 (ko) * | 1998-06-12 | 2004-07-16 | 삼성에스디아이 주식회사 | 필드 에미터 어레이의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2724084B2 (ja) | フィールドエミッションディスプレイの製造方法 | |
| JPH03252025A (ja) | プレーナ型冷陰極の製造方法 | |
| US6010918A (en) | Gate electrode structure for field emission devices and method of making | |
| JP3249288B2 (ja) | 微小真空管およびその製造方法 | |
| JPH0982213A (ja) | 電界放出型冷陰極装置およびその製造方法 | |
| US5502314A (en) | Field-emission element having a cathode with a small radius | |
| EP0696814A1 (en) | Field emission type electron emitting device and method of producing the same | |
| US5449435A (en) | Field emission device and method of making the same | |
| JPH06196086A (ja) | 電界放出陰極及びその形成方法 | |
| JPH06290703A (ja) | 電子放射素子及びその製造方法 | |
| JP5004241B2 (ja) | 電界放出素子用エミッタの作製方法 | |
| JP3211572B2 (ja) | 電界放射型電子素子およびその製造方法 | |
| KR100846704B1 (ko) | 네거티브 홀 형성 방법 이 홀을 갖는 전계 방출 표시 소자 | |
| JP3184890B2 (ja) | 電子放出素子及びその製造方法 | |
| JP2987372B2 (ja) | 電子放出素子 | |
| JP3354405B2 (ja) | 電界放出型冷陰極の製造方法 | |
| JP2000173892A (ja) | 転写マスクの製造方法 | |
| JPH06111712A (ja) | 電界放出陰極およびその製法 | |
| JP3143679B2 (ja) | 電子放出素子及びその製造方法 | |
| JPH0465048A (ja) | 電子放出素子 | |
| JPH07160204A (ja) | 電子放出素子の製造方法 | |
| JPH06290702A (ja) | 電子放射素子及びその製造方法 | |
| JP2738197B2 (ja) | 電子放出素子 | |
| JPH06310029A (ja) | 電子銃および量子細線の製造方法 | |
| KR100292829B1 (ko) | 3극구조의몰리브덴팁전계효과전자방출표시소자제조방법 |