JPH06291934A - イメージセンサ - Google Patents
イメージセンサInfo
- Publication number
- JPH06291934A JPH06291934A JP5074849A JP7484993A JPH06291934A JP H06291934 A JPH06291934 A JP H06291934A JP 5074849 A JP5074849 A JP 5074849A JP 7484993 A JP7484993 A JP 7484993A JP H06291934 A JPH06291934 A JP H06291934A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- output
- image sensor
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Abstract
(57)【要約】
【構成】 ｎチャネルの受光素子で光電変換された信号
をクロック立下りに同期してクロックＬｏｗの期間出力
するイメージセンサＩＣ１４−１において、マルチチッ
プで構成する場合次のチップをスタートさせるための走
査用信号φＳＯをｎ−１チャネルの信号が出力後、叉
は、最終ｎチャネルの信号が出力後のクロック立上りに
同期して１クロック分出力する。さらに、スタート信号
をクロックＬｏｗ期間にデータを取り込む構成とした。 【効果】マルチチップ構成で基板に実装する場合、走査
用信号線２０とＳＩＧ配線１７との間に寄生容量２１が
存在しても、走査用信号φＳＯはＩＣ内部のクロックの
遅延により立上り、立下りとも信号出力期間には重なら
ないため、スイッチングノイズが混入することはない。
をクロック立下りに同期してクロックＬｏｗの期間出力
するイメージセンサＩＣ１４−１において、マルチチッ
プで構成する場合次のチップをスタートさせるための走
査用信号φＳＯをｎ−１チャネルの信号が出力後、叉
は、最終ｎチャネルの信号が出力後のクロック立上りに
同期して１クロック分出力する。さらに、スタート信号
をクロックＬｏｗ期間にデータを取り込む構成とした。 【効果】マルチチップ構成で基板に実装する場合、走査
用信号線２０とＳＩＧ配線１７との間に寄生容量２１が
存在しても、走査用信号φＳＯはＩＣ内部のクロックの
遅延により立上り、立下りとも信号出力期間には重なら
ないため、スイッチングノイズが混入することはない。
Description
【０００１】
【産業上の利用分野】この発明は、ファクシミリや複写
機やイメージスキャナ等の画像読取に用いられるイメー
ジセンサに関する。
機やイメージスキャナ等の画像読取に用いられるイメー
ジセンサに関する。
【０００２】
【従来の技術】従来、特開平１−２９８８６３公報に記
載されてるような入出力信号のタイムチャートが記載さ
れている。図５は従来のイメージセンサＩＣのタイムチ
ャートである。第５図に示すようなタイムチャートのも
とで、クロックφＣＫの立下りに同期したスタート信号
φＳＩ入力直後に１チャネルの信号を出力し、ｎチャネ
ルの受光素子により光電変換された信号φＳＩＧをクロ
ックφＣＫ立下りに同期してクロックＬｏｗ期間中に出
力し、ｎチャネルの信号が出力後、次のチップをスター
トさせるための走査信号φＳＯが、クロックφＣＫ立上
りに同期してクロックＨｉｇｈの期間Ｔ３２からＴ３４
の間出力していた。
載されてるような入出力信号のタイムチャートが記載さ
れている。図５は従来のイメージセンサＩＣのタイムチ
ャートである。第５図に示すようなタイムチャートのも
とで、クロックφＣＫの立下りに同期したスタート信号
φＳＩ入力直後に１チャネルの信号を出力し、ｎチャネ
ルの受光素子により光電変換された信号φＳＩＧをクロ
ックφＣＫ立下りに同期してクロックＬｏｗ期間中に出
力し、ｎチャネルの信号が出力後、次のチップをスター
トさせるための走査信号φＳＯが、クロックφＣＫ立上
りに同期してクロックＨｉｇｈの期間Ｔ３２からＴ３４
の間出力していた。
【０００３】
【発明が解決しようとする課題】しかし、従来のイメー
ジセンサＩＣおいては、マルチチップ構成でカスケード
接続した場合、次のチップをスタートさせるための走査
用信号の立下りはＩＣ内部のクロックの遅延により次の
チップの１チャネルの信号出力期間と重なるため、走査
用信号の配線と信号出力用の配線間の寄生容量を介し、
信号出力端子に走査用信号のスイッチングノイズが混入
し次のチップの１チャネルの信号出力低下が起こるとい
う課題があった。
ジセンサＩＣおいては、マルチチップ構成でカスケード
接続した場合、次のチップをスタートさせるための走査
用信号の立下りはＩＣ内部のクロックの遅延により次の
チップの１チャネルの信号出力期間と重なるため、走査
用信号の配線と信号出力用の配線間の寄生容量を介し、
信号出力端子に走査用信号のスイッチングノイズが混入
し次のチップの１チャネルの信号出力低下が起こるとい
う課題があった。
【０００４】さらに、従来のイメージセンサＩＣにおい
ては、スタート信号はクロックのＨｉｇｈの期間を利用
して信号を取り込むためマルチチップ構成でカスケード
接続した場合、次のチップをスタートさせるための走査
用信号は前のチップの最終ｎチャネルの信号が出力後、
クロック立上りに同期してクロックＨｉｇｈの期間分出
力するためＩＣ内部のクロックの遅延による遅延時間Ｔ
ＰＬＨとデータセットアップ時間ＴＳＵの和がクロック
パルス幅１／ｆＣＬＫのＨｉｇｈ期間１／（ｆＣＬＫ
×［１００−ＬＤＵＴＹ（％）］／１００）以下になる
と動作が正しく行われない。このため信号出力期間を長
くとる場合クロックのＨｉｇｈ期間が短くなり、さらに
走査用信号のＨｉｇｈも短くなり最高駆動周波数が低く
なるという課題があった。そこで、この発明の目的は、
従来のこのような課題を解決するため１チャネルの信号
出力低下の阻止と高速動作を得ることである。
ては、スタート信号はクロックのＨｉｇｈの期間を利用
して信号を取り込むためマルチチップ構成でカスケード
接続した場合、次のチップをスタートさせるための走査
用信号は前のチップの最終ｎチャネルの信号が出力後、
クロック立上りに同期してクロックＨｉｇｈの期間分出
力するためＩＣ内部のクロックの遅延による遅延時間Ｔ
ＰＬＨとデータセットアップ時間ＴＳＵの和がクロック
パルス幅１／ｆＣＬＫのＨｉｇｈ期間１／（ｆＣＬＫ
×［１００−ＬＤＵＴＹ（％）］／１００）以下になる
と動作が正しく行われない。このため信号出力期間を長
くとる場合クロックのＨｉｇｈ期間が短くなり、さらに
走査用信号のＨｉｇｈも短くなり最高駆動周波数が低く
なるという課題があった。そこで、この発明の目的は、
従来のこのような課題を解決するため１チャネルの信号
出力低下の阻止と高速動作を得ることである。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、この発明はｎチャネルの受光素子で光電変換された
信号をクロック立下りに同期して出力するイメージセン
サＩＣにおいて、次のチップをスタートさせるためのス
タート信号をｎ−１チャネルの信号が出力後、叉は、最
終ｎチャネルの信号が出力後のクロック立下りに同期し
て１クロック分出力し、スタート信号をクロックＬｏｗ
期間にデータを取り込む構成とした。
に、この発明はｎチャネルの受光素子で光電変換された
信号をクロック立下りに同期して出力するイメージセン
サＩＣにおいて、次のチップをスタートさせるためのス
タート信号をｎ−１チャネルの信号が出力後、叉は、最
終ｎチャネルの信号が出力後のクロック立下りに同期し
て１クロック分出力し、スタート信号をクロックＬｏｗ
期間にデータを取り込む構成とした。
【０００６】
【作用】上記のように構成されたイメージセンサＩＣに
おいては、マルチチップ構成でカスケード接続した場
合、次のチップをスタートさせるための走査用信号は、
クロックの立上りに同期して１クロック分出力するた
め、走査用信号の立下りは、次のチップの１チャネルの
信号出力期間とは重ならないため信号出力端子にスイッ
チングノイズが加わることがなくなる。
おいては、マルチチップ構成でカスケード接続した場
合、次のチップをスタートさせるための走査用信号は、
クロックの立上りに同期して１クロック分出力するた
め、走査用信号の立下りは、次のチップの１チャネルの
信号出力期間とは重ならないため信号出力端子にスイッ
チングノイズが加わることがなくなる。
【０００７】さらに、次のチップをスタートさせるため
のスタート信号を、ｎ−１チャネルの信号出力後のクロ
ックの立上りに同期して１クロック分出力し、スタート
信号をクロックＬｏｗ の期間を利用して信号を取り込
む。この時信号出力期間を長くとる場合には、クロック
Ｌｏｗの期間は長くなるためＩＣ内部のクロックの遅延
による遅延時間ＴＰＬＨとデータセットアップ時間ＴＳ
Ｕ のによる制限に対しては十分に余裕が有り最高駆動
周波数は高くなることとなる。
のスタート信号を、ｎ−１チャネルの信号出力後のクロ
ックの立上りに同期して１クロック分出力し、スタート
信号をクロックＬｏｗ の期間を利用して信号を取り込
む。この時信号出力期間を長くとる場合には、クロック
Ｌｏｗの期間は長くなるためＩＣ内部のクロックの遅延
による遅延時間ＴＰＬＨとデータセットアップ時間ＴＳ
Ｕ のによる制限に対しては十分に余裕が有り最高駆動
周波数は高くなることとなる。
【０００８】
【実施例】以下に、この発明の実施例を図に基づいて説
明する。図１は本発明の実施例のイメージセンサＩＣの
ブロック図である。受光素子１からの信号をスイッチン
グ素子列２を介して共通信号線３に接続する。クロック
信号端子４はデータフリップフロップ回路５と走査回路
６に接続する。スタート信号端子７はデータフリップフ
ロップ回路５のデータ端子８に接続する。データフリッ
プフロップ回路５のマスター出力端子９は走査回路６に
接続する。データフリップフロップ回路５はクロック信
号立上り動作のものを用いクロックＬｏｗ期間を利用し
てデータを取り込む。
明する。図１は本発明の実施例のイメージセンサＩＣの
ブロック図である。受光素子１からの信号をスイッチン
グ素子列２を介して共通信号線３に接続する。クロック
信号端子４はデータフリップフロップ回路５と走査回路
６に接続する。スタート信号端子７はデータフリップフ
ロップ回路５のデータ端子８に接続する。データフリッ
プフロップ回路５のマスター出力端子９は走査回路６に
接続する。データフリップフロップ回路５はクロック信
号立上り動作のものを用いクロックＬｏｗ期間を利用し
てデータを取り込む。
【０００９】図２は本発明の実施例のイメージセンサＩ
Ｃのタイムチャートである。本発明では図２のタイムチ
ャートに示すようにクロックφＣＫの立下りに同期した
スタート信号φＳＩをスタート信号端子７に入力する
と、データフリップフロップ回路５を介してマスター出
力端子９の出力信号が走査回路６に入力され走査回路６
の出力信号によりスイッチング素子２を順次導通し、受
光素子１より光電変換された出力信号φＳＩＧは共通信
号線３よりスイッチング素子１０を介して信号出力端子
１１よりスタート信号φＳＩ入力直後に１チャネルの信
号を出力し、クロックφＣＫ立下りに同期してクロック
Ｌｏｗ期間にｎチャネルの信号を出力する。また、ｎ−
１チャネルの信号を出力後、走査用信号φＳＯは走査用
信号ＳＯ形成回路１２を介しＳＯ端子１３より出力す
る。
Ｃのタイムチャートである。本発明では図２のタイムチ
ャートに示すようにクロックφＣＫの立下りに同期した
スタート信号φＳＩをスタート信号端子７に入力する
と、データフリップフロップ回路５を介してマスター出
力端子９の出力信号が走査回路６に入力され走査回路６
の出力信号によりスイッチング素子２を順次導通し、受
光素子１より光電変換された出力信号φＳＩＧは共通信
号線３よりスイッチング素子１０を介して信号出力端子
１１よりスタート信号φＳＩ入力直後に１チャネルの信
号を出力し、クロックφＣＫ立下りに同期してクロック
Ｌｏｗ期間にｎチャネルの信号を出力する。また、ｎ−
１チャネルの信号を出力後、走査用信号φＳＯは走査用
信号ＳＯ形成回路１２を介しＳＯ端子１３より出力す
る。
【００１０】図３はこの発明のイメージセンサＩＣをマ
ルチチップ構成した場合の構成図である、図３に示すよ
うにｎチャネルの受光素子１を主走査方向に配列したイ
メージセンサＩＣ１４−１・・１４−ｎを主走査方向に
複数ｎ個配列するマルチチップ型ラインセンサにおいて
は、イメージセンサＩＣ１４−１・・１４−ｎのＣＬＫ
端子４はそれぞれ共通のＣＬＫ配線１５に接続され端子
１６に接続されている。信号出力ＳＩＧ端子１１はそれ
ぞれ共通の信号出力ＳＩＧ配線１７に接続され端子１８
に接続されている。初段のイメージセンサＩＣ１４−１
のスタート信号ＳＩ端子７−１は端子１９に接続されて
いる。走査用信号ＳＯ端子１３−１は次のチップのスタ
ート信号ＳＩ端子７−２に走査信号用配線２１で接続さ
れており２チップ目以降のイメージセンサＩＣ１４−２
・・１４−ｎの間で同様に接続される。この構成で基板
に実装した場合信号出力ＳＩＧ配線１７と走査信号用配
線２１との間には必ず寄生容量２１が存在する。
ルチチップ構成した場合の構成図である、図３に示すよ
うにｎチャネルの受光素子１を主走査方向に配列したイ
メージセンサＩＣ１４−１・・１４−ｎを主走査方向に
複数ｎ個配列するマルチチップ型ラインセンサにおいて
は、イメージセンサＩＣ１４−１・・１４−ｎのＣＬＫ
端子４はそれぞれ共通のＣＬＫ配線１５に接続され端子
１６に接続されている。信号出力ＳＩＧ端子１１はそれ
ぞれ共通の信号出力ＳＩＧ配線１７に接続され端子１８
に接続されている。初段のイメージセンサＩＣ１４−１
のスタート信号ＳＩ端子７−１は端子１９に接続されて
いる。走査用信号ＳＯ端子１３−１は次のチップのスタ
ート信号ＳＩ端子７−２に走査信号用配線２１で接続さ
れており２チップ目以降のイメージセンサＩＣ１４−２
・・１４−ｎの間で同様に接続される。この構成で基板
に実装した場合信号出力ＳＩＧ配線１７と走査信号用配
線２１との間には必ず寄生容量２１が存在する。
【００１１】しかし図２のタイムチャートに示すよう
に、次のチップをスタートさせる走査用信号φＳＯはは
ＩＣ内部のクロックの遅延によりクロック立上りのポイ
ントＴ１１からＴ１２までＴＰＬＨの期間、クロック立
上りのポイントＴ１３からＴ１４までＴＰＨＬの期間遅
延することにより従来の波形と比べて信号φＳＯの立下
りはクロックＬｏｗの期間つまり信号φＳＩＧ出力期間
中とは重ならないため走査用信号配線２０と信号出力用
ＳＩＧ配線１７との間に寄生容量２１が存在しても、信
号出力φＳＩＧ出力期間中は信号出力ＳＩＧ配線１７に
走査用信号φＳＯのスイッチングノイズが混入すること
はない。
に、次のチップをスタートさせる走査用信号φＳＯはは
ＩＣ内部のクロックの遅延によりクロック立上りのポイ
ントＴ１１からＴ１２までＴＰＬＨの期間、クロック立
上りのポイントＴ１３からＴ１４までＴＰＨＬの期間遅
延することにより従来の波形と比べて信号φＳＯの立下
りはクロックＬｏｗの期間つまり信号φＳＩＧ出力期間
中とは重ならないため走査用信号配線２０と信号出力用
ＳＩＧ配線１７との間に寄生容量２１が存在しても、信
号出力φＳＩＧ出力期間中は信号出力ＳＩＧ配線１７に
走査用信号φＳＯのスイッチングノイズが混入すること
はない。
【００１２】さらに、走査用信号φＳＯは立上りに同期
して出力するため、走査用信号φＳＯを次のチップのス
タート信号端子ＳＩに入力した場合、スタート信号端子
ＳＩはクロックＬｏｗの期間を利用して信号を取り込む
ため、信号出力期間を長くとるためクロックＬｏｗの期
間を長くする場合、走査用信号φＳＯを取り込む期間は
長くなりＩＣ内部のクロックの遅延による遅延時間ＴＰ
ＬＨとデータのセットアップ時間Ｔ１４からＴ１５の期
間ＴＳＵによる制限は従来に比べて十分に余裕が有り最
高駆動周波数は高くなることとなる。
して出力するため、走査用信号φＳＯを次のチップのス
タート信号端子ＳＩに入力した場合、スタート信号端子
ＳＩはクロックＬｏｗの期間を利用して信号を取り込む
ため、信号出力期間を長くとるためクロックＬｏｗの期
間を長くする場合、走査用信号φＳＯを取り込む期間は
長くなりＩＣ内部のクロックの遅延による遅延時間ＴＰ
ＬＨとデータのセットアップ時間Ｔ１４からＴ１５の期
間ＴＳＵによる制限は従来に比べて十分に余裕が有り最
高駆動周波数は高くなることとなる。
【００１３】次に図４にこの発明の第２の実施例を図に
基づいて説明する。図４はこの発明の第２の実施例によ
るイメージセンサＩＣのタイムチャートである。本発明
では図４のタイムチャートに示すようにクロックφＣＫ
の立下りに同期したスタート信号φＳＩ入力直後に１チ
ャネルの信号を出力し、ｎチャネルの受光素子により光
電変換された信号φＳＩＧをクロックφＣＫ立下りに同
期してクロックＬｏｗ期間中に出力し最終ｎチャネルの
信号を出力後、クロックφＣＫの立上りに同期した１ク
ロック分の次のチップをスタートさせるための走査用信
号φＳＯを出力する。
基づいて説明する。図４はこの発明の第２の実施例によ
るイメージセンサＩＣのタイムチャートである。本発明
では図４のタイムチャートに示すようにクロックφＣＫ
の立下りに同期したスタート信号φＳＩ入力直後に１チ
ャネルの信号を出力し、ｎチャネルの受光素子により光
電変換された信号φＳＩＧをクロックφＣＫ立下りに同
期してクロックＬｏｗ期間中に出力し最終ｎチャネルの
信号を出力後、クロックφＣＫの立上りに同期した１ク
ロック分の次のチップをスタートさせるための走査用信
号φＳＯを出力する。
【００１４】ここで本発明においても第１の実施例と同
様に、図２に示すようにマルチチップ構成とした場合、
走査用信号φＳＯはＩＣ内部のクロックの遅延によりク
ロック立上りのポイントＴ２１からＴ２２までＴＰＬＨ
の期間、クロック立上りのポイントＴ２３からＴ２４ま
でＴＰＨＬの期間遅延することにより従来の波形と比べ
て信号φＳＯの立下りはクロックＬｏｗの期間つまり信
号φＳＩＧ出力期間中とは重ならないため走査用信号配
線２０と信号出力用ＳＩＧ配線１７との間に寄生容量２
１が存在しても、信号出力φＳＩＧ 出力期間中は信号
出力ＳＩＧ配線１７に走査用信号φＳＯのスイッチング
ノイズが混入することはない。
様に、図２に示すようにマルチチップ構成とした場合、
走査用信号φＳＯはＩＣ内部のクロックの遅延によりク
ロック立上りのポイントＴ２１からＴ２２までＴＰＬＨ
の期間、クロック立上りのポイントＴ２３からＴ２４ま
でＴＰＨＬの期間遅延することにより従来の波形と比べ
て信号φＳＯの立下りはクロックＬｏｗの期間つまり信
号φＳＩＧ出力期間中とは重ならないため走査用信号配
線２０と信号出力用ＳＩＧ配線１７との間に寄生容量２
１が存在しても、信号出力φＳＩＧ 出力期間中は信号
出力ＳＩＧ配線１７に走査用信号φＳＯのスイッチング
ノイズが混入することはない。
【００１５】又、便宜上信号出力はクロック立下りに同
期してクロックＬｏｗ 期間中に出力するとしたが、ク
ロック立上りに同期してクロックＨｉｇｈ期間中に出力
しても良くその時はそれに合わせ回路変更できる。又、
便宜上スタート信号はクロック立下りに同期とした１ク
ロック分としたが、パルス幅１クロック以上でも良く、
またクロック立上りに同期しても良くその時はそれに合
わせ回路変更できる。
期してクロックＬｏｗ 期間中に出力するとしたが、ク
ロック立上りに同期してクロックＨｉｇｈ期間中に出力
しても良くその時はそれに合わせ回路変更できる。又、
便宜上スタート信号はクロック立下りに同期とした１ク
ロック分としたが、パルス幅１クロック以上でも良く、
またクロック立上りに同期しても良くその時はそれに合
わせ回路変更できる。
【００１６】なお、本発明にかかるイメージセンサは、
個体撮像装置、画像入力装置、ファクシミリ、ワークス
テーション、デジタル複写機、ワープロ等の画像入力装
置、ＯＣＲ、バーコード読取り装置、カメラ、ビデオカ
メラ、８ミリ等のオートフォーカス用の光電変換被写体
検出装置等に応用でき、効果がある。
個体撮像装置、画像入力装置、ファクシミリ、ワークス
テーション、デジタル複写機、ワープロ等の画像入力装
置、ＯＣＲ、バーコード読取り装置、カメラ、ビデオカ
メラ、８ミリ等のオートフォーカス用の光電変換被写体
検出装置等に応用でき、効果がある。
【００１７】
【発明の効果】この発明は、以上説明したように、走査
用出力信号を信号出力期間と重ならない期間に発生させ
ることで、走査用出力信号のノイズが信号出力に加わる
ことを防ぎ、さらにスタート信号をクロックＬｏｗ期間
にデータを取り込む構成とし、マルチチップ構成とした
場合、今までと入力信号を変えずに装置のＳ／Ｎ比を向
上させ、さらに最大駆動周波数効果を高める効果があ
る。
用出力信号を信号出力期間と重ならない期間に発生させ
ることで、走査用出力信号のノイズが信号出力に加わる
ことを防ぎ、さらにスタート信号をクロックＬｏｗ期間
にデータを取り込む構成とし、マルチチップ構成とした
場合、今までと入力信号を変えずに装置のＳ／Ｎ比を向
上させ、さらに最大駆動周波数効果を高める効果があ
る。
【図１】本発明の実施例のイメージセンサＩＣのブロッ
ク図である。
ク図である。
【図２】本発明の実施例のイメージセンサＩＣをマルチ
チップ構成した場合の構成図である。
チップ構成した場合の構成図である。
【図３】本発明の実施例のイメージセンサＩＣのタイム
チャートを示した図である。
チャートを示した図である。
【図４】本発明の第２実施例のイメージセンサＩＣのタ
イムチャートを示した図である。
イムチャートを示した図である。
【図５】従来のイメージセンサＩＣのタイムチャートを
示した図である。
示した図である。
１ 受光素子 ４ クロックＣＬＫ端子 ５ データフリップ・フロップ回路 ７ スタート信号用ＳＩ端子 １１ 信号出力ＳＩＧ端子 １３ 走査信号用ＳＯ端子 １７ 信号出力ＳＩＧ配線 ２０ 走査信号用配線 ２１ 寄生容量
Claims (3)
- 【請求項１】 ｎチャネルの受光素子が主走査方向に配
列し光電変換された信号をクロック立下りに同期して出
力するイメージセンサおいて、前記イメージセンサにク
ロック立下がりに同期したスタート信号入力直後に１チ
ャネルの信号を出力するイメージセンサ。 - 【請求項２】 請求項１記載イメージセンサにおい
て、最終ｎチャネルの信号が出力後、叉はｎ−１チャネ
ルの信号が出力後、次のチップをスタートさせるための
信号が、１クロック分出力することを特徴とするイメー
ジセンサ。 - 【請求項３】 請求項１記載イメージセンサにおい
て、スタート信号を信号出力期間、叉はクロックＬｏｗ
の期間に取り込むことを特徴とするイメージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5074849A JP2976320B2 (ja) | 1993-03-31 | 1993-03-31 | イメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5074849A JP2976320B2 (ja) | 1993-03-31 | 1993-03-31 | イメージセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06291934A true JPH06291934A (ja) | 1994-10-18 |
| JP2976320B2 JP2976320B2 (ja) | 1999-11-10 |
Family
ID=13559181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5074849A Expired - Lifetime JP2976320B2 (ja) | 1993-03-31 | 1993-03-31 | イメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2976320B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008193584A (ja) * | 2007-02-07 | 2008-08-21 | Seiko Epson Corp | 画像処理装置、その制御方法及びそのプログラム |
| JP2019102968A (ja) * | 2017-12-01 | 2019-06-24 | 三菱電機株式会社 | イメージセンサ |
-
1993
- 1993-03-31 JP JP5074849A patent/JP2976320B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008193584A (ja) * | 2007-02-07 | 2008-08-21 | Seiko Epson Corp | 画像処理装置、その制御方法及びそのプログラム |
| JP2019102968A (ja) * | 2017-12-01 | 2019-06-24 | 三菱電機株式会社 | イメージセンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2976320B2 (ja) | 1999-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100542225C (zh) | 图像拾取设备和使用图像拾取设备的图像读取设备 | |
| JP4974930B2 (ja) | タイミング信号発生器及びそれを備えた画像読取装置 | |
| US5592222A (en) | Sensor chip and photo-electric conversion apparatus using the same | |
| US5311319A (en) | Solid state image pickup device having feedback voltage to amplifier | |
| US5777671A (en) | Solid state imager having high frequency transfer mode | |
| US5136402A (en) | Read-out apparatus for solid state imaging device and image scanner using the same | |
| JP2000101803A (ja) | 光電変換装置、及びそれを用いたイメージセンサ／及びそれを用いた画像入力システム | |
| JP2976320B2 (ja) | イメージセンサ | |
| JP2002271571A (ja) | マルチチップ型イメージセンサ装置およびマルチチップ型イメージセンサの信号読み出し方法 | |
| JP2744968B2 (ja) | 画像読取り装置 | |
| US4965671A (en) | Picture pick-up device including a solid-state sensor and an electronic shutter operating with a minimum and maximum number of reset pulses | |
| JP3253833B2 (ja) | 画像処理装置 | |
| US4857996A (en) | Image pickup device with reduced fixed pattern noise | |
| US6724497B1 (en) | Image processing device which can perform a plurality of types of image processing at high speed | |
| JP3792441B2 (ja) | 信号処理装置 | |
| EP4492812A1 (en) | Solid-state imaging element and electronic device | |
| JPH10290399A (ja) | 画像読み取り装置 | |
| JP2830028B2 (ja) | フアクシミリ装置の読み取り回路 | |
| KR930006231B1 (ko) | 광전 변환장치 | |
| KR900009570Y1 (ko) | 고체촬상장치의 주사회로 | |
| TWI390951B (zh) | 光電轉換設備及其驅動方法 | |
| JP2876553B2 (ja) | 光電変換装置および画像読取装置 | |
| JPH10126595A (ja) | 画像データ処理装置 | |
| JPH0583645A (ja) | 電荷結合素子の出力信号処理回路 | |
| JPH0279567A (ja) | イメージセンサ駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 14 |