JPH06292152A - 映像信号変換装置 - Google Patents

Abstract

(57)【要約】 【目的】 切り出し表示機能に使用するメモリ及びフリ
ッカ除去用のフィルタに使用するラインメモリを小容量
とすること。 【構成】 コンピュータ１からのノンインタレースの映
像信号はＮＴＳＣ１ライン分のラインメモリを備える水
平切り出し回路１０で水平方向に切り出される。更に、
フィルタ１１でラインフリッカが除去された後、２つの
ＮＴＳＣ１フィールド分のフィールドメモリを備える垂
直切り出し回路１２で垂直方向に切り出されると共に時
間軸伸張されて、コンピュータ画面の１部を表す１フィ
ールド２４０ラインのインタレースのＮＴＳＣ信号に変
換される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はパーソナルコンピュータ
等のコンピュータからの映像信号をＮＴＳＣ方式の映像
信号等に変換する映像信号変換装置に関する。

【０００２】

【従来の技術】従来、コンピュータからの映像信号をＮ
ＴＳＣモニタに表示するための映像信号変換装置は例え
ば特開昭６３−８２１８０号公報に記載されている。

【０００３】この種、映像信号変換装置においては、コ
ンピュータの画面内に任意の大きさの領域を設定し、こ
の領域の画像を切り出してＮＴＳＣモニタに表示する切
り出し表示機能がある。

【０００４】図８にこの切り出し表示機能を有する従来
の映像信号変換装置を示す。コンピュータ１からのノン
インタレースの映像信号はＡＤ変換器２でＡＤ変換され
る。

【０００５】このＡＤ変換出力は垂直ローパスフィルタ
で構成されるフィルタ３でインタレースによるラインフ
リッカが除去される。

【０００６】次に、フィルタ３出力は２個のフィールド
メモリで構成されるフレームメモリ４に書き込まれる。
このフレームメモリは例えば、コンピュータ１画面分の
画素１２８０（Ｈ）×１０２４（Ｖ）に相当する容量を
有し、コンピュータ１からの同期信号に基づく書き込み
制御回路５により書き込みが制御される。

【０００７】そして、フレームメモリ４からの読み出し
はＮＴＳＣ用の外部同期信号に基づく読み出し制御回路
６によりインタレースによる読み出しが実行される。

【０００８】ここで、コンピュータ画面の一部を切り出
して表示したい場合は、切り出し領域指定信号を読み出
し制御回路に供給することにより切り出し領域に対応す
るデータのみを前記フレームメモリ４から読み出す。

【０００９】フレームメモリ４から読み出されたデータ
はＤＡ変換器７でアナログ信号に変換される。

【００１０】尚、コンピュータ１からの映像信号はＲＧ
Ｂ並列信号であり、図面ではＡＤ変換器からＤＡ変換器
までは１系統しか示していないが実際は３系統備わって
いる。

【００１１】そして、ＤＡ変換器７からのＲＧＢ信号は
マトリクス回路８で輝度信号Ｙ、色差信号Ｒ−Ｙ、Ｂ−
Ｙが作成された後、エンコーダでＮＴＳＣ信号にエンコ
ードされる。このエンコードされたＮＴＳＣ信号はＮＴ
ＳＣモニタに直接供給されたり、ＶＴＲ等に記録されて
使用される。

【００１２】

【発明が解決しようとする課題】ところで、通常コンピ
ュータ１画面分の画素はＮＴＳＣ１画面分に比べて多い
ため上記装置におけるフレームメモリ４はＮＴＳＣ用に
比べて大容量のものが必要であった。

【００１３】また、フィルタ３を構成するラインメモリ
もコンピュータ画面１ライン分の大容量のものが必要で
あった。

【００１４】本発明は、切り出し表示機能に使用するフ
レームメモリをコンピュータ１画面分よりも小容量とす
ることができ、またフリッカ除去用のフィルタに使用す
るラインメモリも小容量とすることができる映像信号変
換装置を提供するものである。

【００１５】

【課題を解決するための手段】本発明は、第１の規格の
第１映像信号をこの第１の規格より１画面のデータが少
ない第２の規格の第２映像信号に変換する映像信号変換
装置において、前記第２映像信号の１画面分のデータを
記憶する画像メモリと、前記第１映像信号の１画面内の
任意の位置における前記第２映像信号の１画面分の大き
さに相当する領域を指定する領域指定手段と、この領域
指定手段により指定された領域に相当するデータを前記
画像メモリに書き込む書き込み手段と、前記画像メモリ
からデータを前記第２の規格に従い読み出す読み出し手
段とを備えてなる映像信号変換装置である。

【００１６】

【作用】本発明では、書き込み手段は領域指定手段が指
定した領域のデータのみを画像メモリに書き込み、読み
出し手段は第２の規格に従い読み出すことにより、第１
映像信号はその一部が切り出されると共に、第２映像信
号に変換される。

【００１７】

【実施例】以下、図面に従って本発明の一実施例を説明
する。

【００１８】図１は本実施例における切り出し表示機能
の模式図を示す。即ち、１２８０×１０２４画素のコン
ピュータ画面Ｐ１の一部の領域Ｐ２を切り出してＮＴＳ
Ｃモニタに表示する。この領域Ｐ２は６４０×４８０画
素のＮＴＳＣ１画面分に相当する画素数であり、切り出
されたデータは拡大（補間）あるいは縮小（間引き）処
理を行うことなくＮＴＳＣモニタに表示される。また、
領域Ｐ２の大きさはＮＴＳＣ１画面分の大きさで一定で
あるが、切り出し位置は任意に設定できる。

【００１９】図２に本実施例装置の概略ブロック図を示
し、図８と同一部分には同一符号を付し説明を省略す
る。

【００２０】ＡＤ変換後のコンピュータの映像信号は、
まず、水平切り出し回路１０に供給される。この水平切
り出し回路１０は後述するようにＮＴＳＣ１ライン分の
ラインメモリを備えており、切り出し領域における１ラ
インのデータの内ＮＴＳＣ相当分を高速（９６ＭＨｚ）
で書き込み、低速（４８ＭＨｚ）で読み出す。この処理
により後述の垂直切り出し回路での処理を低速で行うこ
とができる。

【００２１】そして、水平切り出し回路１０出力はＮＴ
ＳＣ１ライン分のラインメモリを有するフリッカ除去用
のフィルタ１１を経由して垂直切り出し回路１２に供給
される。

【００２２】この垂直切り出し回路１２はＮＴＳＣの１
フレーム分のメモリを有し、水平切り出し回路１０によ
り水平方向に切り出されたコンピュータからのデータの
内、垂直方向に４８０ライン分切り出したデータを選択
して４８ＭＨｚの速度で且つノンインタレースで書き込
まれ、１２ＭＨｚの速度で且つインタレースで読み出さ
れる。

【００２３】尚、水平切り出し回路１０を垂直切り出し
回路１２とは別に設けたのは前述したように垂直切り出
し回路１２の処理速度を低速で行うためであり、垂直切
り出し回路１２の処理を高速で行えれば、水平切り出し
回路１０を省略し、水平及び垂直方向の切り出し処理を
同時に垂直切り出し回路で行うことも可能である。

【００２４】また、１５は切り出し位置設定回路であ
り、水平切り出し回路１０内のラインメモリ及び垂直切
り出し回路１２内のメモリへの書き込みタイミングを制
御して切り出し位置を設定する。

【００２５】次に本実施例の特徴である水平切り出し回
路１０の詳細について図３に従って説明する。

【００２６】水平切り出し回路１０はラインメモリＬＭ
１、このラインメモリの書き込みを制御するライトアド
レスカウンタ１００、読みだしを制御するリードアドレ
スカウンタ１０１、後述するラインメモリアドレスリセ
ット信号を遅延する遅延回路１０２及び９６ＭＨｚのラ
イトクロックを１／２分周して４８ＭＨｚのリードクロ
ックを作成する分周回路１０３とで構成される。

【００２７】書き込み制御回路１３はコンピュータ１か
らの複合同期信号から水平同期信号及び垂直同期信号を
分離する同期分離回路１３０、水平同期信号によりリセ
ットされ前記ライトクロックを所定数カウントするとラ
インメモリアドレスリセット信号を発生する第１カウン
タ１３１及び垂直同期信号によりリセットされ前記第１
カウンタの出力パルスを所定数カウントするとフレーム
メモリアドレスリセット信号を発生する第２カウンタ１
３２とで構成される。

【００２８】また、フィルタ１１はラインメモリＬＭ
２、係数器１１０、１１１、及び加算器１１２により垂
直ローパスフィルタを構成している。

【００２９】尚、コンピュータの水平同期信号はＮＴＳ
Ｃの約４倍の周波数である６０ｋＨｚ、垂直同期信号は
ＮＴＳＣと同一の６０Ｈｚである。

【００３０】次に上記回路の動作について図４に従って
説明する。

【００３１】まず、第１カウンタ１３１は水平同期信号
でリセットされ、ライトクロックのカウントを開始す
る。この第１カウンタは切り出し位置設定回路１５から
の水平切り出し位置データによりカウント数が設定され
ており、設定数だけカウントするとラインメモリアドレ
スリセット信号を発生する。このラインメモリアドレス
リセット信号によりライトアドレスカウンタ１００はリ
セットされ、前記ライトクロックに従いライトアドレス
をラインメモリＬＭ１に供給する。

【００３２】従って、ラインメモリＬＭ１は入力データ
を順次アドレス１から書き込みを開始する。そして、ラ
イトアドレスカウンタ１００は６４０カウントするとカ
ウント動作を停止し、書き込みが停止される。即ち、ラ
インメモリＬＭ１にはコンピュータ信号の１水平走査期
間にＮＴＳＣ１ライン分のデータが書き込まれる。

【００３３】一方、前記ラインメモリアドレスリセット
信号は遅延回路１０２で少なくともリードクロック１ク
ロック分遅延される。この遅延信号によりリードアドレ
スカウンタ１０１はリセットされ、リードアドレスをラ
インメモリＬＭ１に供給する。

【００３４】そして、ラインメモリＬＭ１に書き込まれ
たデータは４８ＭＨＺのリードクロックによりアドレス
１から順に読み出される。リードアドレスカウンタ１０
１は６４０カウントするとカウント動作を停止し、読み
出しが停止される。即ち、ラインメモリＬＭ１からは書
き込みの倍の時間でＮＴＳＣ１ライン分のデータが読み
出され時間軸が２倍に伸張される。

【００３５】よって、水平切り出し回路１０はコンピュ
ータ画面のうち水平方向にＮＴＳＣ分の幅の画面を切り
出して出力したことになる。

【００３６】そして、この水平切り出し回路１０出力は
フィルタ１１でラインフリッカが除去された後、垂直切
り出し回路１２へ供給される。

【００３７】また、前記第２カウンタ１３２は切り出し
位置設定回路１５からの垂直切り出し位置データに基づ
きカウント数が設定されており、所定数カウントすると
フレームメモリアドレスリセット信号を発生する。そし
て、この信号は垂直切り出し回路１２へ供給される。

【００３８】更に、遅延回路１０２出力はＨリセット信
号として垂直切り出し回路１２に供給される。

【００３９】次に、垂直切り出し回路１２の詳細につい
て図５に従って説明する。

【００４０】垂直切り出し回路１２は、前記水平切り出
し回路１０からのＨリセット信号により入力データを１
ライン毎に選択して出力する第１セレクタ１２０、ＮＴ
ＳＣ１フィールド分の容量を有し、奇数ラインのみ書き
込まれる第１フィールドメモリＦＭ１、同じく偶数ライ
ンのみ書き込まれる第２フィールドメモリＦＭ２、第１
及び第２ライトアドレスカウンタ１２１、１２３、第１
及び第２リードアドレスカウンタ１２２、１２４及びフ
ィールドメモリ出力を１フィールド毎に選択してインタ
レース信号として出力する第２セレクタ１２６とで構成
される。

【００４１】次に上記回路の動作について図６に従って
説明する。

【００４２】入力データは第１セレクタ１２０で１ライ
ン毎に選択されてそれぞれ第１フィールドメモリＦＭ
１、第２フィールドメモリＦＭ２に供給される。

【００４３】まず、第１ライトアドレスカウンタ１２１
はフレームアドレスリセット信号及びＨリセット信号に
より垂直及び水平アドレスがリセットされてアドレスを
カウントする。このフレームアドレスリセット信号は垂
直方向の切り出し開始のタイミングを示し、第１フィー
ルドメモリＦＭ１はカウント開始後のラインからＮＴＳ
Ｃの奇数フィールド分２４０ラインのデータを書き込
む。即ち、第１ライトアドレスカウンタ１２１からの第
１ライトイネーブル信号により、切りだし開始ラインを
１とすると、１、３〜４７９までの奇数ライン２４０本
分のデータを書き込んだ後、書き込み動作を停止する。

【００４４】一方、第２フィールドメモリＦＭ２にも同
様にして２、４〜４８０までの偶数ライン２４０本分の
データが書き込まれる。

【００４５】そして、第１及び第２フィールドメモリか
らの読み出しは書き込みとは非同期で行われる。即ち、
第１及び第２リードアドレスカウンタ１２２、１２４に
はＮＴＳＣ外部同期信号に基づき読み出し制御回路１４
で作成された垂直リセット信号、水平リセット信号及び
リードクロックが供給されており、垂直リセット信号に
より書き込みとは非同期に読み出しが開始される。ま
た、リードクロックの周波数はライトクロックの１／４
の１２ＭＨｚであり、読み出されるデータは時間軸が４
倍に伸張されている。第１及び第２フィールドメモリＦ
Ｍ１、ＦＭ２からは奇数ライン及び偶数ラインのデータ
が同時に読み出されるが、第２セレクタ１２６は、奇数
フィールド時は第１フィールドメモリＦＭ１出力を、偶
数フィールド時は第２フィールドメモリＦＭ２出力を選
択して出力する。

【００４６】従って、この第２セレクタ出力にはインタ
レースのＮＴＳＣ信号が得られることになる。

【００４７】尚、本実施例ではＡＤ変換器２からＤＡ変
換器７までを１系統で示したが、実際にはＲＧＢ３系統
必要であり、各ラインメモリ及びフィールドメモリも３
系統必要である。

【００４８】また、図７に示すごとく、フリッカ除去用
のフィルタ１１を垂直切り出し回路１２の後段に配置す
ることによりフィルタのラインメモリを省略することが
できる。即ち、垂直切り出し回路１２に第２セレクタ１
２６と並列に第３セレクタ１２７を設け、両セレクタを
相補的に動作せることにより１フィールド隔てた２つの
信号が同時に得られるため、この両信号を使用すれば図
３と等価な垂直フィルタを構成することができる。

【００４９】図８は、本発明の第２の実施例における映
像信号変換装置のブロック図を示し、第１の実施例と異
なる点は、マトリクス回路８をＡＤ変換器２の前段に配
置し、ＲＧＢ信号から輝度信号と２つの色差信号を形成
した後に切り出し処理及びフリッカ除去を行う点であ
る。

【００５０】従って、切りだし処理に必要なメモリの容
量は同じであるが、フリッカ除去は輝度信号に対しての
み行えばよいため、フィルタ１１は輝度信号用だけで済
ますことができる。更に、エンコーダ９において色信号
の帯域を落とす場合は垂直切り出し回路１２の色差信号
用のフィールドメモリの容量を若干減らすことも可能と
なる。

【００５１】

【発明の効果】上述の如く本発明によれば、切り出し表
示機能に使用するフィールドメモリをコンピュータ１画
面分よりも小容量とすることができ、またフリッカ除去
用のフィルタに使用するラインメモリも小容量とするこ
とができ、回路規模を大幅に削減することができる。

【図面の簡単な説明】

【図１】本発明における切り出し表示機能の模式図であ
る。

【図２】本発明の一実施例における映像信号変換装置の
概略ブロック図である。

【図３】水平切り出し回路の回路図である。

【図４】図４のタイムチャートである。

【図５】垂直切り出し回路の回路図である。

【図６】図５のタイムチャートである。

【図７】垂直切り出し回路及びフィルタの他の実施例を
示す図である。

【図８】本発明の他の実施例における映像信号変換装置
の概略ブロック図である。

【図９】従来の映像信号変換装置の概略ブロック図であ
る。

【符号の説明】 １ コンピュータ １０ 水平切り出し回路 ＬＭ１ ラインメモリ ＬＭ２ ラインメモリ １１ フィルタ １２ 垂直切り出し回路 ＦＭ１ 第１フィールドメモリ ＦＭ２ 第１フィールドメモリ １３ 書き込み制御回路 １４ 読み出し制御回路 １５ 切り出し位置設定回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 塚畝 勲 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 第１の規格の第１映像信号をこの第１の
   規格より１画面のデータが少ない第２の規格の第２映像
   信号に変換する映像信号変換装置において、 前記第２映像信号の１画面分のデータを記憶する画像メ
   モリと、 前記第１映像信号の１画面内の任意の位置における前記
   第２映像信号の１画面分の大きさに相当する領域を指定
   する領域指定手段と、 この領域指定手段により指定された領域に相当するデー
   タを前記画像メモリに書き込む書き込み手段と、 前記画像メモリからデータを前記第２の規格に従い読み
   出す読み出し手段とを備えてなる映像信号変換装置。
2. 【請求項２】 前記画像メモリの前段に、前記第２映像
   信号の１ライン分のデータが高速で書き込まれ低速で読
   み出されるラインメモリを設けてなる請求項１記載の映
   像信号変換装置。
3. 【請求項３】 前記画像メモリの前段若しくは後段にラ
   インフリッカ除去用の垂直フィルタを設けてなる請求項
   １または２記載の映像信号変換装置。
4. 【請求項４】 前記垂直フィルタは前記第２映像信号１
   ライン分のデータを記憶する少なくとも１個のラインメ
   モリを備えてなる請求項３記載の映像信号変換装置。
5. 【請求項５】 前記画像メモリの書き込みはノンインタ
   レースで、読み出しはインタレースで行われる請求項１
   記載の映像信号変換装置。
6. 【請求項６】 前記垂直フィルタには輝度信号のみが供
   給されることを特徴とする請求項３記載の映像信号変換
   装置。