JPH0629236A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0629236A
JPH0629236A JP4179503A JP17950392A JPH0629236A JP H0629236 A JPH0629236 A JP H0629236A JP 4179503 A JP4179503 A JP 4179503A JP 17950392 A JP17950392 A JP 17950392A JP H0629236 A JPH0629236 A JP H0629236A
Authority
JP
Japan
Prior art keywords
film
reduction reaction
reaction
reduction
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4179503A
Other languages
English (en)
Inventor
Susumu Matsumoto
晋 松本
Toyokazu Fujii
豊和 藤居
Tomoyasu Murakami
友康 村上
Hideji Hirao
秀司 平尾
Yuka Terai
由佳 寺井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4179503A priority Critical patent/JPH0629236A/ja
Publication of JPH0629236A publication Critical patent/JPH0629236A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 表面モフォロジーが良く、かつカバレージの
良い配線形成用金属薄膜、特にCVD−W薄膜のコンタ
クト孔における形成方法を提供する。 【構成】 Si基板1上に形成された層間絶縁膜2上、
および前記層間絶縁膜2の所定の位置に開口されたコン
タクト孔の内壁および底部全面にバリアメタル3を形成
し、バリアメタル3上の全面に表面反応律速である第1
還元反応と供給反応律速である第2還元反応とをこの順
序で交互に繰り返し複数回行う。第1還元反応はカバレ
ージは良いが表面モフォロジーの悪い表面反応律速のH
2 還元としてW膜A1 〜A4 を成膜し、表面反応律速と
なるようにH2 /WF6 の流量比を10以下に設定す
る。前記第2還元反応はカバレージは悪いが表面モフォ
ロジーの良いSiH4 還元としてW膜B1 〜B4 を成膜
する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置のコンタクト
孔において化学気相成長(以下、CVDと略す)法によ
り金属薄膜を形成する半導体装置の製造方法に関するも
のである。
【0002】
【従来の技術】図5の(a)〜(c)は、従来のブラン
ケットW−CVD法により成膜したW膜の半導体装置の
コンタクト部の断面図である。図5の(a)〜(c)に
おいて、4,5,6はW膜で、このW膜4,5,6はい
ずれもバリアメタル3上の全面に成膜されている。な
お、Si基板1上に層間絶縁膜2が形成され、この層間
絶縁膜2の所定の位置にコンタクト孔2aが開口されて
いる。
【0003】以下、これらの従来のW膜4,5,6の成
膜方法について図5の(a)〜(c)に基づいて説明す
る。まず、図5の(a)の場合について以下に説明す
る。図5の(a)に示すように、Si基板1上の層間絶
縁膜2に形成されたコンタクト孔2aの内壁および底部
全面に、密着層を兼ねたバリアメタル3、例えばTiN
/Ti、TiW、W、WSi2 などを形成する。そし
て、その上にWF6 とH2 の還元反応を用いたブランケ
ットW−CVD法によりW膜4をコンタクト孔2aを埋
め込むように成膜する。
【0004】この際の代表的な成膜条件を表1の(a)
に示し、その時の導入ガス、圧力、および成膜温度のシ
ーケンスを図6に示す。
【0005】
【表1】
【0006】この反応系においては、H2 /WF6 の流
量比を6、圧力を80torrに調整することにより、
表面反応律速とし、カバレージ((ta1/ta2)×10
0%)が非常に良くなっている。しかしこの条件では、
図5の(a)に示すように、W膜4の表面モフォロジー
が非常に悪くなる。
【0007】次に図5の(b)に示す場合は、バリアメ
タル3を形成した後に、WF6 とH 2 の還元反応を用い
たブランケットW−CVD法によりW膜5をコンタクト
孔2aを埋め込むように成膜するものである。この際の
代表的な成膜条件を表1の(b)に示し、その際の導入
ガス、圧力、および成膜温度のシーケンスを図7に示
す。この反応系においては、H2 /WF6 の流量比を約
50、圧力を80torrに調整することにより、供給
反応律速とし、図5の(b)に示すように、表面モフォ
ロジーが良くなるようしている。しかしこの条件ではW
膜5のカバレージ((tb1/tb2)×100%)が悪く
なる。
【0008】最後に、図5の(c)に示す場合は、バリ
アメタル3を形成した後に、WF6とSiH4 との還元
反応を用いたブランケットW−CVD法によりW膜6を
コンタクト孔2aを埋め込むように成膜する。この際の
代表的な成膜条件を表1の(c)に示し、その際の導入
ガス、圧力、および成膜温度のシーケンスを図8に示
す。この反応系においては、SiH4 /WF6 の流量比
を約50、圧力を80に調整することにより、供給反応
律速とし、図5の(c)に示すように、表面モフォロジ
ーが良くなるようにしている。しかし、この条件ではW
膜6のカバレージ((tc1/tc2)×100%)が悪く
なる。
【0009】なお、各成膜法におけるカバレージ(ta1
/ta2,tb1/tb2,tc1/tc2)の違い、および表面
モフォロジー(表面あらさ)の違いは、文献J.E.J.Schm
idtz,R.C.Ellwanger,and A.J.M/van Dijk , Tungsten a
nd other Refractory Metalsfor VLSI applications
(III),1988,pp55 〜61、Thomas E.Clark et.al., solid
state technology (日本語版)December 1989,pp33〜
41、およびAlbert Hasper,et.al.,Tungsten and other
Advanced Metals for ULSI applications 1990,1990,pp
317 〜325 を参照するとよい。
【0010】また、H2 還元によるW膜の表面荒さの改
善方法として、文献Albert Hasper,et.al.,Tungsten an
d other Advanced Metals for ULSI applications 199
0,1990,pp317 〜325 では、H2 還元にSiH4 による
核再形成ステップを入れることにより、表面の凹凸を無
くす手法が記載されている。このときのガスのシーケン
スを図9に示す。これによると、H2 還元後、WF6
供給を止め、SiH4 を流してW表面で解離させ、表面
に約2nmのSi層を形成させ、その後SiH4を止
め、その後再びWF6 を供給し、前記Si層とSi還元
を行い、H2 還元反応の核とすることにより、グレイン
の成長を一旦止め、その再形成された核を基に再びグレ
インを成長を行い、グレインサイズを小さくすることに
より、W膜表面の凹凸を小さくしている。
【0011】
【発明が解決しようとする課題】ところで、半導体装置
の高集積化および微細化が進むに従い、配線の微細パタ
ーンの形成、特にフォトリソグラフィーによる微細パタ
ーン形成が必要となる。この際、乱反射などが生じる
と、配線の段切れ、パターニング不良、アライメントず
れなどが起こる。したがって、良好な微細パターンを得
るためには配線形成用金属薄膜の表面モフォロジーを良
くしなければならない。
【0012】また、コンタクト孔の径の微細化、高アス
ペクト比化が進んできているため、コンタクト電極の高
アスペクト比なコンタクト孔でのカバレージを良くする
必要がある。
【0013】そのため、表面モフォロジーが良く、カバ
レージの良い配線形成用金属薄膜が必要であるが、その
中でもブランケットW−CVD法による配線形成技術は
最も有望な技術である。しかし上記従来例で示したよう
に、カバレージが良好な膜である表面反応律速のH2
元によるW膜4では表面モフォロジーが非常に悪く、表
面モフォロジーの良好な供給反応律速のH2 還元による
W膜5、およびSiH 4 還元によるW膜6ではカバレー
ジが悪いという問題があった。
【0014】また、従来例に示したH2 還元にSiH4
による核再形成のステップを入れる手法ではSi層の形
成が約2nmで飽和してしまい、このためにそのSi層
によるSi還元により形成されたW膜は表面の凹凸を充
分低減できるほどの充分な膜厚を得ることができない。
【0015】本発明は上記問題を解決するもので、表面
モフォロジーが良く、かつカバレージの良い配線形成用
金属薄膜、特にCVD−W薄膜のコンタクト孔における
形成方法を提供することを目的とする。
【0016】
【課題を解決するための手段】上記問題を解決するため
に本発明は、半導体基板上に形成された層間絶縁膜上
と、この層間絶縁膜の所定の位置に開口されたコンタク
ト孔の内壁および底部全面とにバリアメタルを形成し、
このバリアメタル上の全面に化学気相成長法によりW膜
を形成し、このW膜の化学気相成長法による形成に際し
て、表面反応律速である第1還元反応と供給反応律速で
ある第2還元反応とをこの順序で交互に複数回行うもの
である。
【0017】また、前記第1還元反応をWF6 とH2
の還元反応とし、表面反応律速とするためにWF6 に対
するH2 のガス流量比を10以下とし、1回で成膜する
W膜は平坦上で200nm以下の厚さで製造し、また前
記第2還元反応をWF6 とSiH4 との還元反応とし、
1回で成膜したW膜を平坦上で5nm以上50nm以下
の厚さで製造するとものである。
【0018】あるいは、前記第1還元反応をWF6 とH
2 との還元反応とし、表面反応律速とするためにWF6
に対するH2 のガス流量比を10以下とし、1回で成膜
するW膜は平坦上で200nm以下の厚さで製造し、ま
た前記第2還元反応をWF6とH2 との還元反応とし、
WF6 に対するH2 のガス流量比を10以上として供給
反応律速とし、1回で成膜したW膜を平坦上で5nm以
上50nm以下の厚さで製造するものである。
【0019】
【作用】上記構成において、第1還元反応として、WF
6 に対するH2 のガス流量比を10以下とした表面反応
律速のWF6 とH2 との還元反応によるW膜を1回に2
00nm以下の厚さで成膜することにより、カバレージ
の良いW膜を形成でき、また膜厚も薄いため、表面の凹
凸を、充分ではないが比較的小さくすることができる。
その後、第2還元反応として、カバレージは悪いが表面
モフォロジーの良いWF6 とSiH4 との供給反応律速
の還元反応によるW膜を1回に5nm以上50nm以下
の厚さで成膜することにより、前記第1還元反応により
できたW膜表面の凹凸を小さくできるとともに、表面モ
フォロジーを良好に保てる。したがって、前記第1還元
反応と第2還元反応とを交互に複数回繰り返すことによ
り、カバレージが良く、かつ表面モフォロジーの良いW
膜を形成できる。
【0020】また、第1還元反応としてWF6 に対する
2 のガス流量比を10以下とした表面反応律速のWF
6 とH2 との還元反応によるW膜を1回に200nm以
下の厚さで成膜することにより、カバレージの良いW膜
を形成でき、また膜厚も薄いため、表面の凹凸を、充分
ではないが比較的小さくすることができる。その後、第
2還元反応として、カバレージは悪いが表面モフォロジ
ーの良い供給反応律速のWF6 とH2 の還元反応による
W膜を、WF6 に対するH2 のガス流量比を10以上
で、かつ5nm以上50nm以下の厚さで成膜すること
により、前記第1還元反応によりできたW膜表面の凹凸
を小さくできるとともに、表面モフォロジーを良好に保
てる。したがって、前記第1還元反応と前記第2還元反
応とをこの順序で交互に複数回繰り返すことにより、カ
バレージおよび表面モフォロジーの良いW膜を形成で
き、また膜中にSiの混入することがなく、比抵抗の低
いW膜を形成することができる。
【0021】
【実施例】以下、本発明の実施例を図面に基づき説明す
る。図1は本発明の第1の実施例におけるコンタクト孔
部分の断面図を示し、図2は本発明におけるW膜の形成
時の導入ガス、圧力、および成膜温度のシーケンスを示
し、表2は成膜条件を示すものである。なお、図1にお
いて、従来(図5の(a)〜(c))と同機能のものに
は同符号を付し、その説明は省略する。
【0022】
【表2】
【0023】図1に示すように、バリアメタル3上の全
面に、まず、カバレージは良いが表面モフォロジーの悪
い表面反応律速の、WF6 とH2 との還元反応によるW
膜A 1 を成膜し、次に、カバレージは悪いが表面モフォ
ロジーの良い供給反応律速の、WF6 とSiH4 との還
元反応によるW膜B1 を成膜し、さらに、この順序およ
び条件で交互に複数回(この実施例ではさらに3回)、
W膜A2 〜A4 とW膜B2 〜B4 とを成膜する。
【0024】ここで、表面反応律速のH2 還元によるW
膜A1 〜A4 (以下、A1-4 と略す)の製造条件として
は、図2および表2に示すように、表面反応律速となる
ようにH2 /WF6 の流量比を900/75=6と10
以下に設定している。
【0025】また、表面の凹凸は膜厚を厚くするにした
がって大きくなるので、表面反応律速のH2 還元による
W膜A1-4 の厚さはそれぞれ200nm以下として表面
の凹凸があまり大きくならないようにし、その後カバレ
ージが悪くて表面の凹凸の小さな供給反応律速のSiH
4 還元によるW膜B1 〜B4 (以下、B1-4 と略す)を
膜厚5nm以上50nm以下の厚さで堆積し、下地のH
2 還元によるW膜A1- 4 の表面モフォロジーを良くする
のに充分な膜厚を堆積する。このとき、SiH 4 還元に
よるW膜B1-4 の膜厚をあまり厚くすると、W膜A
1-4 ,B1-4 全体のコンタクト孔2a内のカバレージが
悪くなるため、膜厚はなるべく薄くすると良い。本実施
例ではW膜A1-4 の厚さはそれぞれ80nm、W膜B
1-4 の厚さを15nmに設定してある。
【0026】図3は本発明の第2の実施例におけるコン
タクト孔部分の断面図を示し、図4は本発明におけるW
膜の形成時の導入ガス、圧力、および成膜温度のシーケ
ンスを示し、表3は成膜条件を示すものである。
【0027】
【表3】
【0028】図3に示すように、バリアメタル3上の全
面に、まず、カバレージは良いが表面モフォロジーの悪
い表面反応律速の、WF6 とH2 との還元反応によるW
膜C 1 を成膜し、次に、カバレージは悪いが表面モフォ
ロジーの良い供給反応律速の、WF6 とH2 との還元反
応によるW膜D1 を成膜し、さらに、この順序および条
件で交互に複数回(この実施例ではさらに3回)、W膜
2 〜C4 とW膜D2〜D4 とを成膜する。
【0029】この場合に、図4に示すように、W膜C1
〜C4 (以下、C1-4 と略す),D 1 〜D4 (以下、D
1-4 と略す)のW膜成膜条件はH2 /WF6 の流量比を
変えているだけで、W膜C1-4 では表面反応律速になる
よう10以下の6に設定しており、W膜D1-4 では供給
反応律速になるように10以上の約60に設定してい
る。
【0030】ここで、表面の凹凸は膜厚を厚くするに従
い大きくなるので、W膜C1-4 はそれぞれ200nm以
下の厚さとして表面の凹凸があまり大きくならないよう
にし、その後、カバレージが悪くて表面の凹凸の小さな
W膜D1-4 を膜厚5nm以上50nm以下の厚さで堆積
し、表面モフォロジーを良くするのに充分な膜厚を堆積
する。このとき、W膜D1-4 の膜厚を厚くすると、W膜
1-4 ,D1-4 全体のコンタクト孔2a内のカバレージ
が悪くなるため、W膜D1-4 の膜厚はなるべく薄くする
と良い。本実施例ではW膜C1-4 の厚さはそれぞれ80
nm、W膜D1- 4 の厚さは15nmに設定してある。
【0031】また、本実施例では第1の実施例と違って
SiH4 還元を用いていないので、W膜C1-4 ,D1-4
中にSiが混入することがなく、W膜C1-4 ,D1-4
比抵抗が低くできる利点を有する。
【0032】
【発明の効果】以上説明したように本発明によれば、半
導体基板上に形成された層間絶縁膜上、および前記層間
絶縁膜の所定の位置に開口されたコンタクト孔の内壁お
よび底部全面にバリアメタルを形成し、このバリアメタ
ル上の全面に化学気相成長法によりW膜を形成し、この
W膜の化学気相成長法による形成に際して、WF6 とH
2 との第1還元反応と、WF6 とSiH4 との第2還元
反応とをこの順序で交互に複数回行い、前記第1還元反
応はWF6 に対するH2 のガス流量比を10以下とする
ことにより表面反応律速として、カバレージの良いWF
6 とH2 の還元反応によるW膜を形成し、1回で成膜す
るW膜の厚さは平坦上で200nm以下とし、また、前
記第2還元反応は供給反応律速として、表面モフォロジ
ーの良いWF6 とSiH4 の還元反応によるW膜を形成
し、1回で成膜したW膜の厚さは平坦上で5nm以上5
0nm以下とすることにより、カバレージが良く、表面
モフォロジーの良いW膜を形成することができ、この結
果、微細なパターンを形成可能とすると共に、高アスペ
クト比のコンタクト孔を埋めることができる。
【0033】また、半導体基板上に形成された層間絶縁
膜上、およびコンタクト孔の内壁および底部全面にバリ
アメタルを形成し、このバリアメタル上の全面に化学気
相成長法によりW膜を形成し、このW膜の化学気相成長
法による形成に際して、WF 6 とH2 の第1還元反応と
WF6 とH2 の第2還元反応とをこの順序で交互に複数
回行い、前記第1還元反応はWF6 に対するH2 のガス
流量比を10以下とすることによりカバレージの良い表
面反応律速のH2 還元によるW膜を形成し、1回で成膜
するW膜の厚さは平坦上で200nm以下とし、また前
記第2反応はWF6 に対するH2 のガス流量比を10以
上として表面モフォロジーの良い供給反応律速のH2
元によるW膜を形成し、1回で成膜したW膜の厚さは平
坦上で5nm以上50nm以下とすることにより、カバ
レージおよび表面モフォロジーが良くすることができ、
微細なパターンを形成可能とすると共に、高アスペクト
比のコンタクト孔を埋めることができる。さらに、この
製造方法によればW膜中にSiが混入することがない比
抵抗の低いW膜の形成ができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例における半導体装置のコ
ンタクト部の断面図である。
【図2】本発明の第1の実施例におけるW膜形成時のガ
ス、圧力、および成膜温度のシーケンスを示した図であ
る。
【図3】本発明の第2の実施例における半導体装置のコ
ンタクト部の断面図である。
【図4】本発明の第2の実施例におけるW膜形成時のガ
ス、圧力、および成膜温度のシーケンスを示した図であ
る。
【図5】従来方法を用いた場合の半導体装置のコンタク
ト部の断面図で、(a)は表面反応律速のH2 還元によ
りW膜形成を行った場合の半導体装置のコンタクト部の
断面図、(b)は供給反応律速のH2 還元によりW膜形
成を行った場合の半導体装置のコンタクト部の断面図、
(c)はSiH4 還元によりW膜形成を行った場合の半
導体装置のコンタクト部の断面図である。
【図6】従来方法における表面反応律速のH2 還元によ
りW膜形成を行った場合のガス、圧力、および成膜温度
のシーケンスを示した図である。
【図7】従来方法における供給反応律速のH2 還元によ
りW膜形成を行った場合のガス、圧力、および成膜温度
のシーケンスを示した図である。
【図8】従来方法におけるSiH4 還元によりW膜形成
を行った場合のガス、圧力、および成膜温度のシーケン
スを示した図である。
【図9】従来のH2 還元にSiH4 による核再形成ステ
ップをいれた手法によりW膜形成を行った場合のガス、
圧力、および成膜温度のシーケンスを示した図である。
【符号の説明】
1 Si基板(半導体基板) 2 層間絶縁膜 3 バリアメタル A1 〜A4 表面反応律速のH2 還元によるW膜 B1 〜B4 供給反応律速のSiH4 還元によるW膜 C1 〜C4 表面反応律速のH2 還元によるW膜 D1 〜D4 供給反応律速のH2 還元によるW膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 平尾 秀司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 寺井 由佳 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に形成された層間絶縁膜上
    と、この層間絶縁膜の所定の位置に開口されたコンタク
    ト孔の内壁および底部全面とにバリアメタルを形成し、
    このバリアメタル上の全面に化学気相成長法によりW膜
    を形成する半導体装置の製造方法であって、W膜の化学
    気相成長法による形成に際して、表面反応律速である第
    1還元反応と供給反応律速である第2還元反応とをこの
    順序で交互に複数回行う半導体装置の製造方法。
  2. 【請求項2】 第1還元反応はWF6 とH2 との還元反
    応であり、第2還元反応はWF6 とSiH4 との還元反
    応である請求項1記載の半導体装置の製造方法。
  3. 【請求項3】 第1還元反応はWF6 に対するH2 の流
    量比が10以下である請求項2記載の半導体装置の製造
    方法。
  4. 【請求項4】 第1還元反応はWF6 とH2 との還元反
    応であり、第2還元反応はWF6 とH2 との還元反応で
    ある請求項1記載の半導体装置の製造方法。
  5. 【請求項5】 第1還元反応はWF6 に対するH2 の流
    量比が10以下であり、第2還元反応はWF6 に対する
    2 のガス流量比が10以上である請求項4記載の半導
    体装置の製造方法。
  6. 【請求項6】 第1還元反応において1回で成膜するW
    膜の厚さは平坦上で200nm以下である請求項1記載
    の半導体装置の製造方法。
  7. 【請求項7】 第2還元反応において1回で成膜するW
    膜の厚さは平坦上で5nm以上でかつ50nm以下であ
    る請求項1記載の半導体装置の製造方法。
JP4179503A 1992-07-07 1992-07-07 半導体装置の製造方法 Pending JPH0629236A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4179503A JPH0629236A (ja) 1992-07-07 1992-07-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4179503A JPH0629236A (ja) 1992-07-07 1992-07-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0629236A true JPH0629236A (ja) 1994-02-04

Family

ID=16066957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4179503A Pending JPH0629236A (ja) 1992-07-07 1992-07-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0629236A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102433546A (zh) * 2010-09-29 2012-05-02 东京毅力科创株式会社 成膜方法和成膜装置
KR20210158854A (ko) * 2019-05-23 2021-12-31 도쿄엘렉트론가부시키가이샤 3d 로직 및 메모리를 위한 동축 접점
JP2024543595A (ja) * 2021-12-09 2024-11-21 インターナショナル・ビジネス・マシーンズ・コーポレーション テクスチャ抑制層を有する上部ビア相互接続構造

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102433546A (zh) * 2010-09-29 2012-05-02 东京毅力科创株式会社 成膜方法和成膜装置
KR101290957B1 (ko) * 2010-09-29 2013-07-30 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
KR20210158854A (ko) * 2019-05-23 2021-12-31 도쿄엘렉트론가부시키가이샤 3d 로직 및 메모리를 위한 동축 접점
JP2024543595A (ja) * 2021-12-09 2024-11-21 インターナショナル・ビジネス・マシーンズ・コーポレーション テクスチャ抑制層を有する上部ビア相互接続構造

Similar Documents

Publication Publication Date Title
US5525543A (en) Method of making a semiconductor device using a titanium-rich silicide film
JP2593821B2 (ja) 集積半導体回路とその製法
US5844318A (en) Aluminum film for semiconductive devices
US5963827A (en) Method for producing via contacts in a semiconductor device
EP0794568A2 (en) Blanket-selective deposition of cvd aluminum and reflectivity improvement using a self-aligning ultra-thin layer
US20020090811A1 (en) Method of fabricating metal lines in a semiconductor device
KR100302215B1 (ko) 반도체장치의배선
JPH08241895A (ja) 半導体装置及びその製造方法
JPH04280425A (ja) 配線形成方法
US5851581A (en) Semiconductor device fabrication method for preventing tungsten from removing
US6844627B2 (en) Metal film semiconductor device and a method for forming the same
KR970003717B1 (ko) 반도체 장치의 금속배선 형성방법
JPH0629236A (ja) 半導体装置の製造方法
JP2000332106A (ja) 半導体装置およびその製造方法
JP2591450B2 (ja) 半導体装置の製造方法
US5641993A (en) Semiconductor IC with multilayered Al wiring
KR100269926B1 (ko) 배선형성 방법
JPH11260920A (ja) 半導体素子の配線形成方法
JP3328359B2 (ja) 半導体装置の製造方法
JP3246046B2 (ja) 高融点金属膜の堆積方法
JP3328358B2 (ja) 半導体装置の製造方法
JP2684960B2 (ja) 半導体装置の製造方法
JP3082683B2 (ja) タングステンcvd成膜方法
US5324536A (en) Method of forming a multilayered structure
KR100395906B1 (ko) 반도체소자의 금속층 형성 방법